STM32F205xx STM32F207xx ® ARM -based 32-bit MCU, 150DMIPs, up to 1 MB Flash/128+4KB RAM, USB OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm. interfaces & camera Datasheet - production data Features (cid:38)(cid:34)(cid:39)(cid:33) • Core: ARM® 32-bit Cortex®-M3 CPU (120 MHz max) with Adaptive real-time accelerator (ART Accelerator™) allowing 0-wait state execution performance from Flash memory, MPU, LQFP64 (10 × 10 mm) UFBGA176 WLCSP64+2 150 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1) LQFP100 (14 × 14 mm) (10 × 10 mm) (0.400 mm pitch) • Memories LQFP144 (20 × 20 mm) LQFP176 (24 × 24 mm) – Up to 1 Mbyte of Flash memory • • Debug mode: Serial wire debug (SWD), JTAG, – 512 bytes of OTP memory and Cortex®-M3 Embedded Trace Macrocell™ – Up to 128 + 4 Kbytes of SRAM • Up to 140 I/O ports with interrupt capability: – Flexible static memory controller that supports Compact Flash, SRAM, PSRAM, – Up to 136 fast I/Os up to 60 MHz NOR and NAND memories – Up to 138 5 V-tolerant I/Os – LCD parallel interface, 8080/6800 modes • Up to 15 communication interfaces • Clock, reset and supply management – Up to 3 × I2C interfaces (SMBus/PMBus) – From 1.8 to 3.6 V application supply + I/Os – Up to four USARTs and two UARTs – POR, PDR, PVD and BOR (7.5 Mbit/s, ISO 7816 interface, LIN, IrDA, modem control) – 4 to 26 MHz crystal oscillator – Up to three SPIs (30 Mbit/s), two with – Internal 16 MHz factory-trimmed RC muxed I2S to achieve audio class accuracy – 32 kHz oscillator for RTC with calibration via audio PLL or external PLL – Internal 32 kHz RC with calibration – 2 × CAN interfaces (2.0B Active) • Low-power modes – SDIO interface – Sleep, Stop and Standby modes • Advanced connectivity – V supply for RTC, 20 × 32 bit backup BAT – USB 2.0 full-speed device/host/OTG registers, and optional 4 KB backup SRAM controller with on-chip PHY • 3 × 12-bit, 0.5 µs ADCs with up to 24 channels – USB 2.0 high-speed/full-speed and up to 6 MSPS in triple interleaved mode device/host/OTG controller with dedicated • 2 × 12-bit D/A converters DMA, on-chip full-speed PHY and ULPI • General-purpose DMA: 16-stream controller – 10/100 Ethernet MAC with dedicated DMA: with centralized FIFOs and burst support supports IEEE 1588v2 hardware, MII/RMII • Up to 17 timers • 8- to 14-bit parallel camera interface (48 Mbyte/s max.) – Up to twelve 16-bit and two 32-bit timers, up to 120 MHz, each with up to four • CRC calculation unit IC/OC/PWM or pulse counter and • 96-bit unique ID quadrature (incremental) encoder input August 2016 DocID15818 Rev 15 1/184 This is information on a product in full production. www.st.com

STM32F20xxx Table 1. Device summary Reference Part numbers STM32F205RB, STM32F205RC, STM32F205RE, STM32F205RF, STM32F205RG STM32F205xx STM32F205VB, STM32F205VC, STM32F205VE, STM32F205VF, STM32F205VG STM32F205ZC, STM32F205ZE, STM32F205ZF, STM32F205ZG STM32F207IC, STM32F207IE, STM32F207IF, STM32F207IG STM32F207xx STM32F207VC, STM32F207VE, STM32F207VF, STM32F207VG STM32F207ZC, STM32F207ZE, STM32F207ZF, STM32F207ZG 2/184 DocID15818 Rev 15

STM32F20xxx Contents Contents 1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.1 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . 18 3 Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.1 ARM® Cortex®-M3 core with embedded Flash and SRAM . . . . . . . . . . . 21 3.2 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . . 21 3.3 Memory protection unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.4 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3.5 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . . 22 3.6 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3.7 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3.8 DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.9 Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . . . . 24 3.10 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . . 24 3.11 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . . 25 3.12 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 3.13 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 3.14 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 3.15 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 3.16 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 3.16.1 Regulator ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 3.16.2 Regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 3.16.3 Regulator ON/OFF and internal reset ON/OFF availability . . . . . . . . . . 31 3.17 Real-time clock (RTC), backup SRAM and backup registers . . . . . . . . . . 31 3.18 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 3.19 V operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 BAT 3.20 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.20.1 Advanced-control timers (TIM1, TIM8) . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.20.2 General-purpose timers (TIMx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 3.20.3 Basic timers TIM6 and TIM7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 DocID15818 Rev 15 3/184 6

Contents STM32F20xxx 3.20.4 Independent watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.20.5 Window watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.20.6 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.21 Inter-integrated circuit interface (I²C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.22 Universal synchronous/asynchronous receiver transmitters (UARTs/USARTs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.23 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 3.24 Inter-integrated sound (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 3.25 SDIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 3.26 Ethernet MAC interface with dedicated DMA and IEEE 1588 support . . . 37 3.27 Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 3.28 Universal serial bus on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . . 38 3.29 Universal serial bus on-the-go high-speed (OTG_HS) . . . . . . . . . . . . . . . 38 3.30 Audio PLL (PLLI2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.31 Digital camera interface (DCMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.32 True random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.33 GPIOs (general-purpose inputs/outputs) . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.34 ADCs (analog-to-digital converters) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.35 DAC (digital-to-analog converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.36 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.37 Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.38 Embedded Trace Macrocell™ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 4 Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 5 Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 6 Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 4/184 DocID15818 Rev 15

STM32F20xxx Contents 6.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 6.3.2 VCAP1/VCAP2 external capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 6.3.3 Operating conditions at power-up / power-down (regulator ON) . . . . . . 76 6.3.4 Operating conditions at power-up / power-down (regulator OFF) . . . . . 76 6.3.5 Embedded reset and power control block characteristics . . . . . . . . . . . 77 6.3.6 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 6.3.7 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 6.3.8 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 6.3.9 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 6.3.10 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 6.3.11 PLL spread spectrum clock generation (SSCG) characteristics . . . . . . 98 6.3.12 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 6.3.13 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 6.3.14 Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . 103 6.3.15 I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 6.3.16 I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 6.3.17 NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 6.3.18 TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 6.3.19 Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 6.3.20 12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 6.3.21 DAC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 6.3.22 Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 6.3.23 V monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 BAT 6.3.24 Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 6.3.25 FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 6.3.26 Camera interface (DCMI) timing specifications . . . . . . . . . . . . . . . . . . 150 6.3.27 SD/SDIO MMC card host interface (SDIO) characteristics . . . . . . . . . 150 6.3.28 RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 7 Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 7.1 LQFP64 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 7.2 WLCSP64+2 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 7.3 LQFP100 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 DocID15818 Rev 15 5/184 6

Contents STM32F20xxx 7.4 LQFP144 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 7.5 LQFP176 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163 7.6 UFBGA176+25 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . 166 7.7 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 8 Ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 9 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 6/184 DocID15818 Rev 15

STM32F20xxx List of tables List of tables Table 1. Device summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 Table 2. STM32F205xx features and peripheral counts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 Table 3. STM32F207xx features and peripheral counts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Table 4. Regulator ON/OFF and internal reset ON/OFF availability. . . . . . . . . . . . . . . . . . . . . . . . . 31 Table 5. Timer feature comparison. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Table 6. USART feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 Table 7. Legend/abbreviations used in the pinout table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Table 8. STM32F20x pin and ball definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Table 9. FSMC pin definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Table 10. Alternate function mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Table 11. Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Table 12. Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Table 13. Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Table 14. General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Table 15. Limitations depending on the operating power supply range. . . . . . . . . . . . . . . . . . . . . . . 74 Table 16. VCAP1/VCAP2 operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 Table 17. Operating conditions at power-up / power-down (regulator ON) . . . . . . . . . . . . . . . . . . . . 76 Table 18. Operating conditions at power-up / power-down (regulator OFF). . . . . . . . . . . . . . . . . . . . 76 Table 19. Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 77 Table 20. Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator enabled) or RAM . . . . . . . . . . . . . . . . . . . 79 Table 21. Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator disabled). . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 22. Typical and maximum current consumption in Sleep mode. . . . . . . . . . . . . . . . . . . . . . . . 83 Table 23. Typical and maximum current consumptions in Stop mode. . . . . . . . . . . . . . . . . . . . . . . . 85 Table 24. Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 86 Table 25. Typical and maximum current consumptions in V mode. . . . . . . . . . . . . . . . . . . . . . . . 86 BAT Table 26. Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Table 27. Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Table 28. High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 Table 29. Low-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 Table 30. HSE 4-26 MHz oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Table 31. LSE oscillator characteristics (f = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 LSE Table 32. HSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Table 33. LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Table 34. Main PLL characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Table 35. PLLI2S (audio PLL) characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Table 36. SSCG parameters constraint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Table 37. Flash memory characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Table 38. Flash memory programming. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Table 39. Flash memory programming with V PP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101 Table 40. Flash memory endurance and data retention. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 Table 41. EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Table 42. EMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 Table 43. ESD absolute maximum ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 Table 44. Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Table 45. I/O current injection susceptibility. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Table 46. I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 DocID15818 Rev 15 7/184 9

List of tables STM32F20xxx Table 47. Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 Table 48. I/O AC characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 Table 49. NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 Table 50. Characteristics of TIMx connected to the APB1 domain . . . . . . . . . . . . . . . . . . . . . . . . . 111 Table 51. Characteristics of TIMx connected to the APB2 domain . . . . . . . . . . . . . . . . . . . . . . . . . 112 Table 52. I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 Table 53. SCL frequency (f = 30 MHz.,V = 3.3 V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 PCLK1 DD Table 54. SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 Table 55. I2S characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 Table 56. USB OTG FS startup time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 Table 57. USB OTG FS DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 Table 58. USB OTG FS electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 Table 59. USB HS DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 Table 60. Clock timing parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 Table 61. ULPI timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 Table 62. Ethernet DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 Table 63. Dynamics characteristics: Ethernet MAC signals for SMI. . . . . . . . . . . . . . . . . . . . . . . . . 123 Table 64. Dynamics characteristics: Ethernet MAC signals for RMII . . . . . . . . . . . . . . . . . . . . . . . . 123 Table 65. Dynamics characteristics: Ethernet MAC signals for MII . . . . . . . . . . . . . . . . . . . . . . . . . 124 Table 66. ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 Table 67. ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 Table 68. DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 Table 69. Temperature sensor characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Table 70. V monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 BAT Table 71. Embedded internal reference voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Table 72. Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . . . . . . . . . . 133 Table 73. Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . . . . . . . . . . . 134 Table 74. Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Table 75. Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . . . . . . . . . . . . . . 136 Table 76. Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 Table 77. Synchronous multiplexed PSRAM write timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 Table 78. Synchronous non-multiplexed NOR/PSRAM read timings. . . . . . . . . . . . . . . . . . . . . . . . 140 Table 79. Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 Table 80. Switching characteristics for PC Card/CF read and write cycles in attribute/common space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146 Table 81. Switching characteristics for PC Card/CF read and write cycles in I/O space . . . . . . . . . 147 Table 82. Switching characteristics for NAND Flash read cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . 149 Table 83. Switching characteristics for NAND Flash write cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . 150 Table 84. DCMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150 Table 85. SD/MMC characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Table 86. RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Table 87. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 Table 88. WLCSP64+2 - 66-ball, 4.539 x 4.911 mm, 0.4 mm pitch wafer level chip scale package mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 Table 89. WLCSP64 recommended PCB design rules (0.4 mm pitch) . . . . . . . . . . . . . . . . . . . . . . 155 Table 90. LQPF100 - 100-pin, 14 x 14 mm low-profile quad flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 Table 91. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160 Table 92. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163 8/184 DocID15818 Rev 15

STM32F20xxx List of tables Table 93. UFBGA176+25, - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . 166 Table 94. UFBGA176+25 recommended PCB design rules (0.65 mm pitch BGA) . . . . . . . . . . . . . 167 Table 95. Package thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 Table 96. Ordering information scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 Table 97. Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 DocID15818 Rev 15 9/184 9

List of figures STM32F20xxx List of figures Figure 1. Compatible board design between STM32F10x and STM32F2xx for LQFP64 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 Figure 2. Compatible board design between STM32F10x and STM32F2xx for LQFP100 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Figure 3. Compatible board design between STM32F10x and STM32F2xx for LQFP144 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Figure 4. STM32F20x block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Figure 5. Multi-AHB matrix. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Figure 6. Regulator OFF/internal reset ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Figure 7. Regulator OFF/internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 Figure 8. Startup in regulator OFF: slow V slope, DD power-down reset risen after V /V stabilization . . . . . . . . . . . . . . . . . . . . . . . . . 30 CAP_1 CAP_2 Figure 9. Startup in regulator OFF: fast V slope, DD power-down reset risen before V /V stabilization. . . . . . . . . . . . . . . . . . . . . . . . 30 CAP_1 CAP_2 Figure 10. STM32F20x LQFP64 pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Figure 11. STM32F20x WLCSP64+2 ballout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Figure 12. STM32F20x LQFP100 pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Figure 13. STM32F20x LQFP144 pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Figure 14. STM32F20x LQFP176 pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Figure 15. STM32F20x UFBGA176 ballout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Figure 16. Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 Figure 17. Pin loading conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 Figure 18. Pin input voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 Figure 19. Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 Figure 20. Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Figure 21. Number of wait states versus f and V range. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 CPU DD Figure 22. External capacitor C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 EXT Figure 23. Typical current consumption vs. temperature, Run mode, code with data processing running from RAM, and peripherals ON. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Figure 24. Typical current consumption vs. temperature, Run mode, code with data processing running from RAM, and peripherals OFF. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Figure 25. Typical current consumption vs. temperature, Run mode, code with data processing running from Flash, ART accelerator OFF, peripherals ON. . . . . . . . . . . . . . . 82 Figure 26. Typical current consumption vs. temperature, Run mode, code with data processing running from Flash, ART accelerator OFF, peripherals OFF. . . . . . . . . . . . . . 82 Figure 27. Typical current consumption vs. temperature in Sleep mode, peripherals ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Figure 28. Typical current consumption vs. temperature in Sleep mode, peripherals OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Figure 29. Typical current consumption vs. temperature in Stop mode. . . . . . . . . . . . . . . . . . . . . . . . 85 Figure 30. High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Figure 31. Low-speed external clock source AC timing diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Figure 32. Typical application with an 8 MHz crystal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Figure 33. Typical application with a 32.768 kHz crystal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Figure 34. ACC versus temperature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 HSI Figure 35. ACC versus temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 LSI Figure 36. PLL output clock waveforms in center spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Figure 37. PLL output clock waveforms in down spread mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 10/184 DocID15818 Rev 15

STM32F20xxx List of figures Figure 38. FT I/O input characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 Figure 39. I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 Figure 40. Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 Figure 41. I2C bus AC waveforms and measurement circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 Figure 42. SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Figure 43. SPI timing diagram - slave mode and CPHA = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Figure 44. SPI timing diagram - master mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 Figure 45. I2S slave timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 Figure 46. I2S master timing diagram (Philips protocol)(1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 Figure 47. USB OTG FS timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . 121 Figure 48. ULPI timing diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 Figure 49. Ethernet SMI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Figure 50. Ethernet RMII timing diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Figure 51. Ethernet MII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 Figure 52. ADC accuracy characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Figure 53. Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Figure 54. Power supply and reference decoupling (V not connected to V ). . . . . . . . . . . . . 128 REF+ DDA Figure 55. Power supply and reference decoupling (V connected to V ). . . . . . . . . . . . . . . . 129 REF+ DDA Figure 56. 12-bit buffered/non-buffered DAC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Figure 57. Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms . . . . . . . . . . . . . . 133 Figure 58. Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms . . . . . . . . . . . . . . 134 Figure 59. Asynchronous multiplexed PSRAM/NOR read waveforms. . . . . . . . . . . . . . . . . . . . . . . . 135 Figure 60. Asynchronous multiplexed PSRAM/NOR write waveforms . . . . . . . . . . . . . . . . . . . . . . . 136 Figure 61. Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 Figure 62. Synchronous multiplexed PSRAM write timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 Figure 63. Synchronous non-multiplexed NOR/PSRAM read timings. . . . . . . . . . . . . . . . . . . . . . . . 140 Figure 64. Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 Figure 65. PC Card/CompactFlash controller waveforms for common memory read access. . . . . . 143 Figure 66. PC Card/CompactFlash controller waveforms for common memory write access. . . . . . 143 Figure 67. PC Card/CompactFlash controller waveforms for attribute memory read access . . . . . . 144 Figure 68. PC Card/CompactFlash controller waveforms for attribute memory write access . . . . . . 145 Figure 69. PC Card/CompactFlash controller waveforms for I/O space read access . . . . . . . . . . . . 145 Figure 70. PC Card/CompactFlash controller waveforms for I/O space write access. . . . . . . . . . . . 146 Figure 71. NAND controller waveforms for read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Figure 72. NAND controller waveforms for write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Figure 73. NAND controller waveforms for common memory read access. . . . . . . . . . . . . . . . . . . . 149 Figure 74. NAND controller waveforms for common memory write access. . . . . . . . . . . . . . . . . . . . 149 Figure 75. SDIO high-speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150 Figure 76. SD default mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Figure 77. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package outline . . . . . . . . . . . . . . . . 152 Figure 78. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 Figure 79. WLCSP64+2 - 66-ball, 3.639 x 3.971 mm, 0.4 mm pitch wafer level chip scale package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 Figure 80. WLCSP64+2 - 66-ball, 4.539 x 4.911 mm, 0.4 mm pitch wafer level chip scale package recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 Figure 81. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat package outline . . . . . . . . . . . . . . 156 Figure 82. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 Figure 83. LQFP100 marking (package top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 Figure 84. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package outline . . . . . . . . . . . . . . 159 Figure 85. LQFP144 - 144-pin,20 x 20 mm low-profile quad flat package DocID15818 Rev 15 11/184 12

List of figures STM32F20xxx recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Figure 86. LQFP144 marking (package top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 Figure 87. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package outline . . . . . . . . . . . . . . 163 Figure 88. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165 Figure 89. UFBGA176+25 - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166 Figure 90. UFBGA176+25 - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 Figure 91. UFBGA176+25 marking (package top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168 12/184 DocID15818 Rev 15

STM32F20xxx Introduction 1 Introduction This datasheet provides the description of the STM32F205xx and STM32F207xx lines of microcontrollers. For more details on the whole STMicroelectronics STM32 family, refer to Section 2.1: Full compatibility throughout the family. The STM32F205xx and STM32F207xx datasheet should be read in conjunction with the STM32F20x/STM32F21x reference manual. They will be referred to as STM32F20x devices throughout the document. For information on programming, erasing and protection of the internal Flash memory, refer to the STM32F20x/STM32F21x Flash programming manual (PM0059). The reference and Flash programming manuals are both available from the STMicroelectronics website www.st.com. For information on the Cortex®-M3 core refer to the Cortex®-M3 Technical Reference Manual, available from the www.arm.com website. DocID15818 Rev 15 13/184 183

Description STM32F20xxx 2 Description The STM32F20x family is based on the high-performance ARM® Cortex®-M3 32-bit RISC core operating at a frequency of up to 120 MHz. The family incorporates high-speed embedded memories (Flash memory up to 1 Mbyte, up to 128 Kbytes of system SRAM), up to 4 Kbytes of backup SRAM, and an extensive range of enhanced I/Os and peripherals connected to two APB buses, three AHB buses and a 32-bit multi-AHB bus matrix. The devices also feature an adaptive real-time memory accelerator (ART Accelerator™) that allows to achieve a performance equivalent to 0 wait state program execution from Flash memory at a CPU frequency up to 120 MHz. This performance has been validated using the CoreMark® benchmark. All devices offer three 12-bit ADCs, two DACs, a low-power RTC, twelve general-purpose 16-bit timers including two PWM timers for motor control, two general-purpose 32-bit timers. a true number random generator (RNG). They also feature standard and advanced communication interfaces. New advanced peripherals include an SDIO, an enhanced flexible static memory control (FSMC) interface (for devices offered in packages of 100 pins and more), and a camera interface for CMOS sensors. The devices also feature standard peripherals. • Up to three I2Cs • Three SPIs, two I2Ss. To achieve audio class accuracy, the I2S peripherals can be clocked via a dedicated internal audio PLL or via an external PLL to allow synchronization. • Four USARTs and two UARTs • A USB OTG high-speed with full-speed capability (with the ULPI) • A second USB OTG (full-speed) • Two CANs • An SDIO interface • Ethernet and camera interface available on STM32F207xx devices only. Note: The STM32F205xx and STM32F207xx devices operate in the –40 to +105 °C temperature range from a 1.8 V to 3.6 V power supply. On devices in WLCSP64+2 package, if IRROFF is set to V the supply voltage can drop to 1.7 V when the device operates in the 0 to DD, 70 °C temperature range using an external power supply supervisor (see Section 3.16). A comprehensive set of power-saving modes allow the design of low-power applications. STM32F205xx and STM32F207xx devices are offered in various packages ranging from 64 pins to 176 pins. The set of included peripherals changes with the device chosen.These features make the STM32F205xx and STM32F207xx microcontroller family suitable for a wide range of applications: • Motor drive and application control • Medical equipment • Industrial applications: PLC, inverters, circuit breakers • Printers, and scanners • Alarm systems, video intercom, and HVAC • Home audio appliances Figure 4 shows the general block diagram of the device family. 14/184 DocID15818 Rev 15

S Table 2. STM32F205xx features and peripheral counts T M Peripherals STM32F205Rx STM32F205Vx STM32F205Zx 3 2 F Flash memory in Kbytes 128 256 512 768 1024 128 256 512 768 1024 256 512 768 1024 2 0 x System 64 96 128 64 96 128 96 128 x SRAM in Kbytes (SRAM1+SRAM2) (48+16) (80+16) (112+16) (48+16) (80+16) (112+16) (80+16) (112+16) x Backup 4 4 4 FSMC memory controller No Yes(1) Ethernet No General-purpose 10 Advanced-control 2 Timers Basic 2 IWDG Yes WWDG Yes D RTC Yes o c Random number generator Yes ID 1 SPI/(I2S) 3/(2)(2) 5 8 1 I2C 3 8 R USART 4 ev Comm. UART 2 1 interfaces 5 USB OTG FS Yes USB OTG HS Yes CAN 2 Camera interface No GPIOs 51 82 114 SDIO Yes 12-bit ADC 3 Number of channels 16 16 24 12-bit DAC Yes Number of channels 2 Maximum CPU frequency 120 MHz D Operating voltage 1.8 V to 3.6 V(3) e s c r 1 ip 5/1 tio 0 n

1 Table 2. STM32F205xx features and peripheral counts (continued) D 6/1 es 0 Peripherals STM32F205Rx STM32F205Vx STM32F205Zx c r Ambient temperatures: –40 to +85 °C /–40 to +105 °C ip Operating temperatures tio Junction temperature: –40 to + 125 °C n LQFP64 LQFP64 LQFP6 Package LQFP64 WLCSP64 WLCSP6 LQFP100 LQFP144 4 +2 4+2 1. For the LQFP100 package, only FSMC Bank1 or Bank2 are available. Bank1 can only support a multiplexed NOR/PSRAM memory using the NE1 Chip Select. Bank2 can only support a 16- or 8-bit NAND Flash memory using the NCE2 Chip Select. The interrupt line cannot be used since Port G is not available in this package. 2. The SPI2 and SPI3 interfaces give the flexibility to work in an exclusive way in either the SPI mode or the I2S audio mode. 3. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device operates in the 0 to 70 °C temperature DD range using an external power supply supervisor (see Section 3.16). Table 3. STM32F207xx features and peripheral counts D Peripherals STM32F207Vx STM32F207Zx STM32F207Ix o c ID Flash memory in Kbytes 256 512 768 1024 256 512 768 1024 256 512 768 1024 1 5 System 128 8 1 SRAM in Kbytes (SRAM1+SRAM2) (112+16) 8 R Backup 4 e v 1 FSMC memory controller Yes(1) 5 Ethernet Yes General-purpose 10 Advanced-control 2 Timers Basic 2 IWDG Yes WWDG Yes RTC Yes Random number generator Yes S T M 3 2 F 2 0 x x x

Table 3. STM32F207xx features and peripheral counts (continued) S T M Peripherals STM32F207Vx STM32F207Zx STM32F207Ix 3 2 SPI/(I2S) 3/(2)(2) F 2 I2C 3 0 x x USART 4 x UART 2 Comm. interfaces USB OTG FS Yes USB OTG HS Yes CAN 2 Camera interface Yes GPIOs 82 114 140 SDIO Yes 12-bit ADC 3 Number of channels 16 24 24 Do 12-bit DAC Yes c Number of channels 2 ID 1 Maximum CPU frequency 120 MHz 5 8 1 Operating voltage 1.8 V to 3.6 V(3) 8 R Ambient temperatures: –40 to +85 °C/–40 to +105 °C ev Operating temperatures 1 Junction temperature: –40 to + 125 °C 5 LQFP176/ Package LQFP100 LQFP144 UFBGA176 1. For the LQFP100 package, only FSMC Bank1 or Bank2 are available. Bank1 can only support a multiplexed NOR/PSRAM memory using the NE1 Chip Select. Bank2 can only support a 16- or 8-bit NAND Flash memory using the NCE2 Chip Select. The interrupt line cannot be used since Port G is not available in this package. 2. The SPI2 and SPI3 interfaces give the flexibility to work in an exclusive way in either the SPI mode or the I2S audio mode. 3. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device operates in the 0 to 70 °C temperature DD range using an external power supply supervisor (see Section 3.16). D e s c r 1 ip 7/1 tio 0 n

Description STM32F20xxx 2.1 Full compatibility throughout the family The STM32F205xx and STM32F207xx constitute the STM32F20x family whose members are fully pin-to-pin, software and feature compatible, allowing the user to try different memory densities and peripherals for a greater degree of freedom during the development cycle. The STM32F205xx and STM32F207xx devices maintain a close compatibility with the whole STM32F10xxx family. All functional pins are pin-to-pin compatible. The STM32F205xx and STM32F207xx, however, are not drop-in replacements for the STM32F10xxx devices: the two families do not have the same power scheme, and so their power pins are different. Nonetheless, transition from the STM32F10xxx to the STM32F20x family remains simple as only a few pins are impacted. Figure 1, Figure 2 and Figure 3 provide compatible board designs between the STM32F20x and the STM32F10xxx family. Figure 1. Compatible board design between STM32F10x and STM32F2xx for LQFP64 package (cid:57) (cid:57) (cid:54)(cid:54) (cid:54)(cid:54) (cid:23)(cid:27) (cid:22)(cid:22) (cid:19)(cid:3)(cid:525)(cid:3)(cid:85)(cid:72)(cid:86)(cid:76)(cid:86)(cid:87)(cid:82)(cid:85)(cid:3)(cid:82)(cid:85)(cid:3)(cid:86)(cid:82)(cid:79)(cid:71)(cid:72)(cid:85)(cid:76)(cid:81)(cid:74)(cid:3)(cid:69)(cid:85)(cid:76)(cid:71)(cid:74)(cid:72)(cid:3) (cid:23)(cid:28) (cid:23)(cid:26) (cid:22)(cid:21) (cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:3) (cid:22)(cid:20) (cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91)(cid:3)(cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:3) (cid:47)(cid:52)(cid:41)(cid:51)(cid:25)(cid:23) (cid:57) (cid:57) (cid:54)(cid:54) (cid:54)(cid:54) (cid:25)(cid:23) (cid:20)(cid:26) (cid:20) (cid:20)(cid:25) (cid:48)(cid:54)(cid:23)(cid:20)(cid:23)(cid:27)(cid:25)(cid:57)(cid:20) 18/184 DocID15818 Rev 15

STM32F20xxx Description Figure 2. Compatible board design between STM32F10x and STM32F2xx for LQFP100 package (cid:19)(cid:3)(cid:525)(cid:3)(cid:85)(cid:72)(cid:86)(cid:76)(cid:86)(cid:87)(cid:82)(cid:85)(cid:3)(cid:82)(cid:85)(cid:3)(cid:86)(cid:82)(cid:79)(cid:71)(cid:72)(cid:85)(cid:76)(cid:81)(cid:74)(cid:3)(cid:69)(cid:85)(cid:76)(cid:71)(cid:74)(cid:72)(cid:3) (cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:3) (cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3) (cid:57) (cid:54)(cid:54) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91)(cid:3)(cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:3) (cid:26)(cid:24) (cid:24)(cid:20) (cid:26)(cid:25) (cid:26)(cid:22) (cid:24)(cid:19) (cid:23)(cid:28) (cid:55)(cid:90)(cid:82)(cid:3)(cid:19)(cid:3)(cid:525)(cid:3)(cid:85)(cid:72)(cid:86)(cid:76)(cid:86)(cid:87)(cid:82)(cid:85)(cid:86)(cid:3)(cid:70)(cid:82)(cid:81)(cid:81)(cid:72)(cid:70)(cid:87)(cid:72)(cid:71)(cid:3)(cid:87)(cid:82) (cid:16)(cid:3)(cid:57) (cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91) (cid:47)(cid:52)(cid:41)(cid:51)(cid:20)(cid:19)(cid:19) (cid:54)(cid:54) (cid:57) (cid:57) (cid:16)(cid:3)(cid:57) (cid:15)(cid:3)(cid:57) (cid:3)(cid:82)(cid:85)(cid:3)(cid:49)(cid:38)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91) (cid:54)(cid:54) (cid:54)(cid:54) (cid:39)(cid:39) (cid:54)(cid:54) (cid:28)(cid:28)(cid:3)(cid:11)(cid:53)(cid:41)(cid:56)(cid:12) (cid:20)(cid:19)(cid:19) (cid:20)(cid:28) (cid:21)(cid:19) (cid:21)(cid:25) (cid:20) (cid:21)(cid:24) (cid:57) (cid:39)(cid:39) (cid:57) (cid:54)(cid:54) (cid:57) (cid:54)(cid:54) (cid:57) (cid:57)(cid:54)(cid:54)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:15)(cid:3) (cid:39)(cid:39) (cid:57) (cid:57) (cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91) (cid:54)(cid:54) (cid:39)(cid:39) (cid:48)(cid:54)(cid:23)(cid:20)(cid:23)(cid:27)(cid:26)(cid:57)(cid:20) 1. RFU = reserved for future use. Figure 3. Compatible board design between STM32F10x and STM32F2xx for LQFP144 package (cid:19)(cid:3)(cid:525)(cid:3)(cid:85)(cid:72)(cid:86)(cid:76)(cid:86)(cid:87)(cid:82)(cid:85)(cid:3)(cid:82)(cid:85)(cid:3)(cid:86)(cid:82)(cid:79)(cid:71)(cid:72)(cid:85)(cid:76)(cid:81)(cid:74)(cid:3)(cid:69)(cid:85)(cid:76)(cid:71)(cid:74)(cid:72)(cid:3) (cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:3) (cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:15)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:83)(cid:85)(cid:72)(cid:86)(cid:72)(cid:81)(cid:87)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91)(cid:3)(cid:70)(cid:82)(cid:81)(cid:73)(cid:76)(cid:74)(cid:88)(cid:85)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:3) (cid:57) (cid:54)(cid:54) (cid:20)(cid:19)(cid:27) (cid:26)(cid:22) (cid:20)(cid:19)(cid:28) (cid:20)(cid:19)(cid:25) (cid:26)(cid:21) (cid:26)(cid:20) (cid:47)(cid:52)(cid:41)(cid:51)(cid:20)(cid:23)(cid:23) (cid:57) (cid:57) (cid:54)(cid:54) (cid:54)(cid:54) (cid:20)(cid:23)(cid:22)(cid:3)(cid:11)(cid:53)(cid:41)(cid:56)(cid:12) (cid:20)(cid:23)(cid:23) (cid:22)(cid:19) (cid:22)(cid:20) (cid:22)(cid:26) (cid:57) (cid:20) (cid:22)(cid:25) (cid:39)(cid:39) (cid:57) (cid:54)(cid:54) (cid:57) (cid:54)(cid:54) (cid:55)(cid:90)(cid:82)(cid:3)(cid:19)(cid:3)(cid:525)(cid:3)(cid:85)(cid:72)(cid:86)(cid:76)(cid:86)(cid:87)(cid:82)(cid:85)(cid:86)(cid:3)(cid:70)(cid:82)(cid:81)(cid:81)(cid:72)(cid:70)(cid:87)(cid:72)(cid:71)(cid:3)(cid:87)(cid:82) (cid:57) (cid:16)(cid:3)(cid:57)(cid:54)(cid:54)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91) (cid:39)(cid:39) (cid:57)(cid:54)(cid:54) (cid:16)(cid:3)(cid:57) (cid:15)(cid:3)(cid:57) (cid:3)(cid:82)(cid:85)(cid:3)(cid:49)(cid:38)(cid:3)(cid:73)(cid:82)(cid:85)(cid:3)(cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:91)(cid:91) (cid:39)(cid:39) (cid:54)(cid:54) (cid:48)(cid:54)(cid:23)(cid:20)(cid:23)(cid:27)(cid:27)(cid:57)(cid:20) 1. RFU = reserved for future use. DocID15818 Rev 15 19/184 183

Description STM32F20xxx Figure 4. STM32F20x block diagram (cid:46)(cid:42)(cid:52)(cid:42)(cid:35)(cid:52)(cid:43)(cid:50)(cid:15)(cid:51)(cid:51)(cid:52)(cid:55)(cid:12)(cid:0)(cid:42)(cid:35)(cid:52)(cid:44)(cid:36)(cid:43)(cid:41)(cid:12)(cid:0) (cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:77)(cid:69)(cid:77)(cid:79)(cid:82)(cid:89) (cid:35)(cid:36)(cid:59)(cid:44)(cid:19)(cid:43)(cid:17)(cid:12)(cid:26)(cid:0)(cid:16)(cid:46)(cid:61)(cid:12)(cid:37)(cid:0)(cid:47)(cid:0)(cid:59)(cid:19)(cid:37)(cid:26)(cid:46)(cid:16)(cid:61)(cid:12)(cid:12)(cid:0)(cid:0)(cid:55)(cid:33)(cid:59)(cid:37)(cid:18)(cid:46)(cid:19)(cid:26)(cid:12)(cid:16)(cid:0)(cid:61) (cid:42)(cid:52)(cid:36)(cid:47)(cid:52)(cid:15)(cid:52)(cid:50)(cid:52)(cid:42)(cid:50)(cid:33)(cid:50)(cid:52)(cid:33)(cid:35)(cid:36)(cid:33)(cid:35)(cid:37)(cid:35)(cid:47)(cid:37)(cid:36)(cid:37)(cid:15)(cid:51)(cid:51)(cid:59)(cid:35)(cid:19)(cid:55)(cid:55)(cid:44)(cid:26)(cid:16)(cid:47)(cid:43)(cid:36)(cid:61) (cid:33)(cid:42)(cid:52)(cid:50)(cid:37)(cid:33)(cid:52)(cid:45)(cid:39)(cid:45)(cid:0)(cid:6)(cid:0)(cid:35)(cid:0)(cid:51)(cid:79)(cid:55)(cid:82)(cid:84)(cid:69)(cid:88)(cid:13)(cid:45)(cid:46)(cid:19)(cid:45)(cid:54)(cid:0)(cid:48)(cid:41)(cid:35)(cid:53) (cid:33)(cid:40)(cid:34)(cid:19) (cid:48)(cid:51)(cid:35)(cid:50)(cid:67)(cid:0)(cid:33)(cid:79)(cid:35)(cid:45)(cid:78)(cid:65)(cid:12)(cid:82)(cid:84)(cid:0)(cid:68)(cid:82)(cid:48)(cid:79)(cid:0)(cid:8)(cid:51)(cid:33)(cid:76)(cid:50)(cid:76)(cid:52)(cid:69)(cid:33)(cid:33)(cid:82)(cid:9)(cid:45)(cid:0)(cid:12)(cid:8)(cid:0)(cid:38)(cid:12)(cid:46)(cid:0)(cid:46)(cid:51)(cid:33)(cid:47)(cid:45)(cid:46)(cid:50)(cid:36)(cid:35)(cid:0)(cid:0)(cid:38)(cid:38)(cid:9)(cid:76)(cid:76)(cid:65)(cid:65)(cid:83)(cid:83)(cid:72)(cid:72)(cid:12) (cid:46)(cid:46)(cid:0)(cid:46)(cid:55)(cid:41)(cid:34)(cid:47)(cid:44)(cid:33)(cid:50)(cid:59)(cid:19)(cid:41)(cid:36)(cid:52)(cid:26)(cid:16)(cid:15)(cid:12)(cid:41)(cid:0)(cid:61)(cid:47)(cid:41)(cid:12)(cid:47)(cid:0)(cid:46)(cid:50)(cid:55)(cid:44)(cid:36)(cid:12)(cid:50)(cid:57)(cid:0)(cid:46)(cid:12)(cid:12)(cid:0)(cid:0)(cid:50)(cid:41)(cid:35)(cid:46)(cid:37)(cid:36)(cid:52)(cid:39)(cid:59)(cid:18)(cid:26)(cid:19)(cid:61) (cid:53)(cid:51)(cid:44)(cid:35)(cid:48)(cid:44)(cid:41)(cid:26)(cid:15)(cid:0)(cid:51)(cid:35)(cid:36)(cid:43)(cid:33)(cid:12)(cid:0)(cid:12)(cid:36)(cid:0)(cid:41)(cid:8)(cid:46)(cid:23)(cid:52)(cid:26)(cid:16)(cid:46)(cid:45)(cid:9)(cid:12)(cid:12)(cid:41)(cid:0)(cid:0)(cid:41)(cid:41)(cid:36)(cid:36)(cid:0)(cid:79)(cid:41)(cid:12)(cid:50)(cid:82)(cid:45)(cid:0)(cid:0)(cid:54)(cid:50)(cid:12)(cid:36)(cid:0)(cid:34)(cid:51)(cid:45)(cid:41)(cid:53)(cid:52)(cid:47)(cid:36)(cid:41)(cid:48)(cid:41)(cid:51)(cid:0)(cid:0)(cid:48)(cid:65)(cid:12)(cid:65)(cid:12)(cid:0)(cid:0)(cid:83)(cid:46)(cid:83)(cid:12)(cid:51)(cid:0)(cid:0)(cid:0)(cid:36)(cid:56)(cid:33)(cid:33)(cid:47)(cid:45)(cid:52)(cid:38)(cid:38)(cid:38) (cid:48)(cid:40)(cid:57)(cid:33)(cid:37)(cid:50)(cid:84)(cid:72)(cid:52)(cid:17)(cid:69)(cid:0)(cid:47)(cid:17)(cid:18)(cid:65)(cid:82)(cid:36)(cid:16)(cid:16)(cid:78)(cid:52)(cid:67)(cid:53)(cid:45)(cid:15)(cid:69)(cid:0)(cid:67)(cid:39)(cid:17)(cid:45)(cid:51)(cid:69)(cid:84)(cid:33)(cid:16)(cid:0)(cid:0)(cid:34)(cid:76)(cid:45)(cid:40)(cid:40)(cid:16)(cid:69)(cid:18)(cid:90)(cid:82)(cid:51)(cid:33)(cid:65)(cid:35)(cid:84)(cid:79)(cid:24)(cid:82)(cid:0)(cid:51)(cid:51)(cid:36)(cid:36)(cid:0)(cid:36)(cid:0)(cid:84)(cid:41)(cid:38)(cid:38)(cid:38)(cid:82)(cid:13)(cid:13)(cid:13)(cid:69)(cid:45)(cid:45)(cid:34)(cid:34)(cid:34)(cid:41)(cid:41)(cid:41)(cid:65)(cid:38)(cid:38)(cid:38)(cid:53)(cid:53)(cid:53)(cid:77)(cid:33)(cid:33)(cid:47)(cid:47)(cid:47)(cid:51)(cid:51)(cid:51)(cid:83)(cid:15)(cid:15) (cid:33)(cid:40)(cid:34)(cid:0)(cid:66)(cid:85)(cid:83)(cid:13)(cid:77)(cid:65)(cid:84)(cid:82)(cid:73)(cid:88)(cid:0)(cid:24)(cid:51)(cid:23)(cid:45) (cid:33)(cid:40)(cid:33)(cid:35)(cid:35)(cid:37)(cid:44)(cid:15)(cid:34)(cid:51)(cid:51)(cid:18)(cid:50)(cid:35)(cid:33)(cid:35)(cid:40)(cid:37)(cid:0)(cid:50)(cid:17)(cid:33)(cid:18)(cid:33)(cid:16)(cid:45)(cid:0)(cid:45)(cid:45)(cid:0)(cid:40)(cid:0)(cid:17)(cid:17)(cid:17)(cid:90)(cid:17)(cid:38)(cid:0)(cid:22)(cid:45)(cid:18)(cid:0)(cid:76)(cid:65)(cid:43)(cid:0)(cid:66)(cid:43)(cid:83)(cid:34)(cid:89)(cid:34)(cid:72)(cid:84)(cid:69) (cid:38)(cid:41)(cid:38)(cid:47)(cid:38)(cid:41)(cid:38)(cid:47) (cid:47)(cid:35)(cid:73)(cid:78)(cid:50)(cid:52)(cid:53)(cid:65)(cid:84)(cid:39)(cid:46)(cid:69)(cid:51)(cid:77)(cid:82)(cid:0)(cid:39)(cid:70)(cid:34)(cid:38)(cid:69)(cid:65)(cid:51)(cid:82)(cid:67)(cid:65)(cid:69)(cid:48)(cid:40)(cid:57) (cid:51)(cid:36)(cid:36)(cid:40)(cid:48)(cid:41)(cid:35)(cid:48)(cid:45)(cid:46)(cid:41)(cid:51)(cid:56)(cid:44)(cid:52)(cid:57)(cid:12)(cid:35)(cid:0)(cid:46)(cid:46)(cid:51)(cid:44)(cid:12)(cid:36)(cid:35)(cid:0)(cid:43)(cid:46)(cid:33)(cid:12)(cid:12)(cid:0)(cid:0)(cid:41)(cid:54)(cid:36)(cid:41)(cid:12)(cid:51)(cid:0)(cid:51)(cid:41)(cid:59)(cid:46)(cid:17)(cid:17)(cid:57)(cid:22)(cid:19)(cid:52)(cid:46)(cid:26)(cid:0)(cid:46)(cid:65)(cid:16)(cid:35)(cid:83)(cid:61)(cid:12)(cid:0)(cid:0)(cid:41)(cid:33)(cid:36)(cid:38)(cid:12)(cid:0)(cid:54)(cid:34)(cid:53)(cid:51)(cid:12)(cid:0)(cid:51)(cid:47)(cid:38) (cid:33)(cid:40)(cid:34)(cid:17)(cid:0)(cid:17)(cid:18)(cid:16)(cid:0)(cid:45)(cid:40)(cid:90) (cid:36)(cid:45)(cid:33)(cid:17) (cid:24)(cid:0)(cid:51)(cid:84)(cid:38)(cid:82)(cid:69)(cid:41)(cid:65)(cid:38)(cid:77)(cid:47)(cid:83) (cid:54)(cid:36)(cid:36)(cid:17)(cid:18) (cid:48)(cid:79)(cid:87)(cid:0)(cid:54)(cid:69)(cid:79)(cid:82)(cid:0)(cid:76)(cid:77)(cid:84)(cid:65)(cid:65)(cid:71)(cid:78)(cid:69)(cid:65)(cid:71)(cid:77)(cid:84) (cid:54)(cid:36)(cid:36)(cid:0)(cid:29)(cid:0)(cid:17)(cid:14)(cid:24)(cid:0)(cid:84)(cid:79)(cid:0)(cid:19)(cid:14)(cid:22)(cid:0)(cid:54) (cid:19)(cid:14)(cid:19)(cid:82)(cid:0)(cid:69)(cid:54)(cid:71)(cid:0)(cid:84)(cid:85)(cid:79)(cid:76)(cid:0)(cid:65)(cid:17)(cid:84)(cid:14)(cid:79)(cid:18)(cid:82)(cid:0)(cid:54) (cid:54)(cid:51)(cid:51) (cid:32)(cid:54)(cid:36)(cid:36)(cid:33) (cid:32)(cid:54)(cid:36)(cid:36) (cid:54)(cid:35)(cid:33)(cid:48)(cid:17)(cid:12)(cid:0)(cid:54)(cid:35)(cid:33)(cid:48)(cid:18) (cid:48)(cid:33)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:33) (cid:50)(cid:35)(cid:0)(cid:40)(cid:51) (cid:50)(cid:48)(cid:69)(cid:47)(cid:83)(cid:69)(cid:50)(cid:84) (cid:83)(cid:85)(cid:51)(cid:80)(cid:85)(cid:69)(cid:80)(cid:82)(cid:80)(cid:86)(cid:76)(cid:73)(cid:89)(cid:83)(cid:73)(cid:79)(cid:78) (cid:48)(cid:34)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:34) (cid:50)(cid:35)(cid:0)(cid:44)(cid:51) (cid:41)(cid:78)(cid:84) (cid:48)(cid:47)(cid:34)(cid:50)(cid:47)(cid:15)(cid:48)(cid:50)(cid:36)(cid:50)(cid:15) (cid:54)(cid:36)(cid:36)(cid:33)(cid:12)(cid:0)(cid:54)(cid:51)(cid:51)(cid:33) (cid:48)(cid:44)(cid:44)(cid:17)(cid:6)(cid:18) (cid:46)(cid:50)(cid:51)(cid:52) (cid:48)(cid:54)(cid:36) (cid:48)(cid:35)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:35) (cid:32)(cid:54)(cid:36)(cid:36)(cid:33)(cid:32)(cid:54)(cid:36)(cid:36) (cid:48)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:36) (cid:56)(cid:52)(cid:33)(cid:44)(cid:0)(cid:47)(cid:51)(cid:35)(cid:0) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:20)(cid:13)(cid:18)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90) (cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:48)(cid:37)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:37) (cid:50)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0)(cid:6) (cid:41)(cid:55)(cid:36)(cid:39)(cid:0) (cid:48)(cid:38)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:45)(cid:33)(cid:67)(cid:76)(cid:46)(cid:79)(cid:67)(cid:33)(cid:75)(cid:39)(cid:52) (cid:48)(cid:39)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:39)(cid:48)(cid:41)(cid:47)(cid:0)(cid:48)(cid:47)(cid:50)(cid:52)(cid:0)(cid:38) (cid:67)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76) (cid:73)(cid:78)(cid:84)(cid:48)(cid:69)(cid:55)(cid:82)(cid:70)(cid:65)(cid:50)(cid:67)(cid:69) (cid:54)(cid:34)(cid:33)(cid:52)(cid:0)(cid:29)(cid:0)(cid:17)(cid:14)(cid:22)(cid:21)(cid:0)(cid:84)(cid:79)(cid:0)(cid:19)(cid:14)(cid:22)(cid:0)(cid:54) (cid:48)(cid:48)(cid:40)(cid:41)(cid:59)(cid:59)(cid:17)(cid:17)(cid:21)(cid:17)(cid:26)(cid:26)(cid:16)(cid:16)(cid:61)(cid:61) (cid:39)(cid:39)(cid:39)(cid:48)(cid:48)(cid:48)(cid:41)(cid:41)(cid:41)(cid:47)(cid:47)(cid:47)(cid:0)(cid:0)(cid:0)(cid:48)(cid:48)(cid:48)(cid:47)(cid:47)(cid:47)(cid:50)(cid:50)(cid:50)(cid:52)(cid:52)(cid:52)(cid:0)(cid:0)(cid:0)(cid:39)(cid:41)(cid:40) (cid:38)(cid:35)(cid:44)(cid:43) (cid:40)(cid:35)(cid:44)(cid:43)(cid:88) (cid:48)(cid:35)(cid:44)(cid:43)(cid:88) (cid:44)(cid:51) (cid:56)(cid:52)(cid:33)(cid:50)(cid:33)(cid:55)(cid:52)(cid:32)(cid:44)(cid:53)(cid:35)(cid:0)(cid:54)(cid:19)(cid:18)(cid:34)(cid:0)(cid:33)(cid:75)(cid:52)(cid:40)(cid:90) (cid:50)(cid:47)(cid:47)(cid:52)(cid:51)(cid:51)(cid:35)(cid:35)(cid:35)(cid:63)(cid:19)(cid:19)(cid:33)(cid:18)(cid:18)(cid:38)(cid:63)(cid:63)(cid:17)(cid:41)(cid:47)(cid:46)(cid:53)(cid:52) (cid:51) (cid:34)(cid:65)(cid:67)(cid:75)(cid:85)(cid:80)(cid:0)(cid:82)(cid:69)(cid:71)(cid:73)(cid:83)(cid:84)(cid:69)(cid:82) (cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:17) (cid:44) (cid:20)(cid:0)(cid:43)(cid:34)(cid:0)(cid:34)(cid:43)(cid:51)(cid:48)(cid:50)(cid:33)(cid:45) (cid:52)(cid:41)(cid:45)(cid:18) (cid:19)(cid:18)(cid:66) (cid:20)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83)(cid:12)(cid:0)(cid:37)(cid:52)(cid:50)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:17)(cid:22)(cid:66) (cid:52)(cid:41)(cid:45)(cid:19) (cid:20)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83)(cid:12)(cid:0)(cid:37)(cid:52)(cid:50)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:36)(cid:45)(cid:33)(cid:18) (cid:36)(cid:45)(cid:33)(cid:17) (cid:52)(cid:41)(cid:45)(cid:20) (cid:17)(cid:22)(cid:66) (cid:20)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83)(cid:12)(cid:0)(cid:37)(cid:52)(cid:50)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:33)(cid:40)(cid:34)(cid:15)(cid:33)(cid:48)(cid:34)(cid:18) (cid:33)(cid:40)(cid:34)(cid:15)(cid:33)(cid:48)(cid:34)(cid:17) (cid:52)(cid:41)(cid:45)(cid:21) (cid:19)(cid:18)(cid:66) (cid:20)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83) (cid:17)(cid:20)(cid:16)(cid:0)(cid:33)(cid:38) (cid:37)(cid:56)(cid:52)(cid:0)(cid:41)(cid:52)(cid:14)(cid:0)(cid:55)(cid:43)(cid:53)(cid:48) (cid:52)(cid:41)(cid:45)(cid:17)(cid:18) (cid:17)(cid:22)(cid:66) (cid:18)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:35)(cid:45)(cid:36)(cid:12)(cid:0)(cid:35)(cid:43)(cid:0)(cid:36)(cid:65)(cid:83)(cid:59)(cid:23)(cid:0)(cid:33)(cid:26)(cid:16)(cid:38)(cid:61) (cid:51)(cid:36)(cid:41)(cid:47)(cid:0)(cid:15)(cid:0)(cid:45)(cid:45)(cid:35) (cid:38)(cid:41)(cid:38)(cid:47) (cid:52)(cid:41)(cid:45)(cid:17)(cid:19) (cid:17)(cid:22)(cid:66) (cid:17)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:20)(cid:20)(cid:0)(cid:0)(cid:67)(cid:67)(cid:72)(cid:79)(cid:65)(cid:77)(cid:78)(cid:80)(cid:78)(cid:76)(cid:14)(cid:69)(cid:0)(cid:67)(cid:76)(cid:83)(cid:72)(cid:0)(cid:8)(cid:65)(cid:52)(cid:78)(cid:41)(cid:78)(cid:45)(cid:69)(cid:17)(cid:76)(cid:83)(cid:63)(cid:0)(cid:35)(cid:8)(cid:52)(cid:40)(cid:41)(cid:45)(cid:59)(cid:17)(cid:17)(cid:26)(cid:20)(cid:63)(cid:61)(cid:35)(cid:9)(cid:12)(cid:0)(cid:40)(cid:37)(cid:52)(cid:59)(cid:17)(cid:50)(cid:26)(cid:20)(cid:12)(cid:61)(cid:46)(cid:9) (cid:52)(cid:41)(cid:45)(cid:17)(cid:0)(cid:15)(cid:0)(cid:48)(cid:55)(cid:45) (cid:17)(cid:22)(cid:66) (cid:52)(cid:41)(cid:45)(cid:17)(cid:20) (cid:17)(cid:22)(cid:66) (cid:17)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:20)(cid:20)(cid:34)(cid:0)(cid:0)(cid:67)(cid:43)(cid:67)(cid:72)(cid:79)(cid:41)(cid:46)(cid:65)(cid:77)(cid:78)(cid:0)(cid:80)(cid:65)(cid:78)(cid:76)(cid:83)(cid:14)(cid:69)(cid:0)(cid:0)(cid:67)(cid:76)(cid:33)(cid:83)(cid:72)(cid:38)(cid:0)(cid:8)(cid:65)(cid:52)(cid:78)(cid:41)(cid:78)(cid:45)(cid:69)(cid:17)(cid:76)(cid:83)(cid:63)(cid:0)(cid:35)(cid:8)(cid:52)(cid:40)(cid:41)(cid:45)(cid:59)(cid:17)(cid:17)(cid:26)(cid:20)(cid:63)(cid:61)(cid:35)(cid:9)(cid:12)(cid:0)(cid:40)(cid:37)(cid:52)(cid:59)(cid:17)(cid:50)(cid:26)(cid:20)(cid:12)(cid:61)(cid:46)(cid:9) (cid:52)(cid:41)(cid:45)(cid:24)(cid:0)(cid:15)(cid:0)(cid:48)(cid:55)(cid:45) (cid:17)(cid:22)(cid:66) (cid:55)(cid:55)(cid:36)(cid:39) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:18) (cid:83)(cid:77)(cid:67)(cid:73)(cid:65)(cid:82)(cid:36)(cid:82)(cid:68)(cid:33) (cid:50)(cid:35)(cid:56)(cid:52)(cid:51)(cid:12)(cid:0)(cid:52)(cid:12)(cid:0)(cid:56)(cid:50)(cid:12)(cid:52)(cid:0)(cid:35)(cid:51)(cid:43)(cid:0)(cid:65)(cid:12)(cid:83)(cid:0)(cid:0)(cid:33)(cid:38) (cid:34)(cid:43)(cid:41)(cid:46)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:18)(cid:0)(cid:67)(cid:72)(cid:65)(cid:78)(cid:78)(cid:69)(cid:76)(cid:83)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:52)(cid:41)(cid:45)(cid:25) (cid:17)(cid:22)(cid:66) (cid:40)(cid:90) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:19) (cid:83)(cid:77)(cid:67)(cid:73)(cid:65)(cid:82)(cid:36)(cid:82)(cid:68)(cid:33) (cid:50)(cid:35)(cid:56)(cid:52)(cid:51)(cid:12)(cid:0)(cid:52)(cid:12)(cid:0)(cid:56)(cid:50)(cid:12)(cid:52)(cid:0)(cid:35)(cid:51)(cid:43)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:17)(cid:17)(cid:0)(cid:0)(cid:67)(cid:67)(cid:72)(cid:72)(cid:65)(cid:65)(cid:78)(cid:78)(cid:78)(cid:78)(cid:69)(cid:69)(cid:76)(cid:76)(cid:0)(cid:0)(cid:65)(cid:65)(cid:83)(cid:83)(cid:0)(cid:0)(cid:33)(cid:33)(cid:38)(cid:38) (cid:52)(cid:52)(cid:41)(cid:41)(cid:45)(cid:45)(cid:17)(cid:17)(cid:17)(cid:16) (cid:17)(cid:17)(cid:22)(cid:22)(cid:66)(cid:66) (cid:40)(cid:90)(cid:33)(cid:48)(cid:34)(cid:17)(cid:0)(cid:19)(cid:16)(cid:45) (cid:53)(cid:53)(cid:33)(cid:33)(cid:50)(cid:50)(cid:52)(cid:52)(cid:20)(cid:21) (cid:50)(cid:50)(cid:56)(cid:56)(cid:12)(cid:12)(cid:0)(cid:0)(cid:52)(cid:52)(cid:56)(cid:56)(cid:0)(cid:0)(cid:65)(cid:65)(cid:83)(cid:83)(cid:0)(cid:0)(cid:33)(cid:33)(cid:38)(cid:38) (cid:51)(cid:35)(cid:35)(cid:35)(cid:52)(cid:52)(cid:50)(cid:50)(cid:43)(cid:51)(cid:51)(cid:45)(cid:56)(cid:12)(cid:56)(cid:12)(cid:12)(cid:0)(cid:0)(cid:0)(cid:12)(cid:46)(cid:50)(cid:47)(cid:12)(cid:50)(cid:0)(cid:0)(cid:52)(cid:52)(cid:51)(cid:52)(cid:51)(cid:52)(cid:56)(cid:56)(cid:51)(cid:51)(cid:51)(cid:41)(cid:12)(cid:12)(cid:12)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:65)(cid:65)(cid:35)(cid:45)(cid:65)(cid:35)(cid:83)(cid:83)(cid:83)(cid:43)(cid:43)(cid:41)(cid:0)(cid:0)(cid:51)(cid:0)(cid:33)(cid:33)(cid:12)(cid:33)(cid:12)(cid:47)(cid:38)(cid:38)(cid:38) (cid:83)(cid:83)(cid:73)(cid:73)(cid:82)(cid:82)(cid:77)(cid:77)(cid:36)(cid:36)(cid:33)(cid:33)(cid:67)(cid:67)(cid:65)(cid:65)(cid:82)(cid:82)(cid:68)(cid:68) (cid:51)(cid:53)(cid:53)(cid:48)(cid:51)(cid:51)(cid:41)(cid:33)(cid:33)(cid:17)(cid:50)(cid:50)(cid:52)(cid:52)(cid:0)(cid:0)(cid:17)(cid:22) (cid:33)(cid:48)(cid:34)(cid:18)(cid:0)(cid:22)(cid:16)(cid:45)(cid:40)(cid:90)(cid:33)(cid:48)(cid:34)(cid:18)(cid:0)(cid:22)(cid:16)(cid:45)(cid:40)(cid:90) (cid:52)(cid:52)(cid:41)(cid:41)(cid:45)(cid:45)(cid:22)(cid:23) (cid:17)(cid:17)(cid:22)(cid:22)(cid:66)(cid:66) (cid:33)(cid:48)(cid:34)(cid:17)(cid:0)(cid:19)(cid:16)(cid:45) (cid:41)(cid:18)(cid:35)(cid:51)(cid:51)(cid:48)(cid:48)(cid:17)(cid:15)(cid:41)(cid:41)(cid:51)(cid:18)(cid:19)(cid:15)(cid:15)(cid:45)(cid:41)(cid:41)(cid:18)(cid:18)(cid:34)(cid:51)(cid:51)(cid:53)(cid:18)(cid:19)(cid:51) (cid:45)(cid:46)(cid:45)(cid:46)(cid:51)(cid:35)(cid:51)(cid:51)(cid:47)(cid:47)(cid:44)(cid:51)(cid:51)(cid:51)(cid:51)(cid:12)(cid:15)(cid:15)(cid:0)(cid:41)(cid:41)(cid:55)(cid:55)(cid:51)(cid:15)(cid:15)(cid:36)(cid:36)(cid:36)(cid:51)(cid:51)(cid:47)(cid:47)(cid:33)(cid:12)(cid:12)(cid:0)(cid:0)(cid:53)(cid:53)(cid:45)(cid:45)(cid:12)(cid:0)(cid:52)(cid:52)(cid:51)(cid:35)(cid:35)(cid:12)(cid:12)(cid:45)(cid:0)(cid:0)(cid:43)(cid:43)(cid:45)(cid:45)(cid:34)(cid:0)(cid:0)(cid:65)(cid:65)(cid:41)(cid:41)(cid:33)(cid:51)(cid:51)(cid:83)(cid:83)(cid:0)(cid:47)(cid:47)(cid:0)(cid:0)(cid:65)(cid:33)(cid:33)(cid:83)(cid:15)(cid:15)(cid:38)(cid:38)(cid:36)(cid:36)(cid:0)(cid:33)(cid:41)(cid:41)(cid:46)(cid:46)(cid:38)(cid:12)(cid:12)(cid:0)(cid:0)(cid:51)(cid:51)(cid:35)(cid:35)(cid:43)(cid:43)(cid:15)(cid:15)(cid:35)(cid:35)(cid:43)(cid:43) (cid:32)(cid:54)(cid:36)(cid:36)(cid:33) (cid:41)(cid:18)(cid:35)(cid:18)(cid:15)(cid:51)(cid:45)(cid:34)(cid:53)(cid:51) (cid:51)(cid:35)(cid:44)(cid:12)(cid:0)(cid:51)(cid:36)(cid:33)(cid:12)(cid:0)(cid:51)(cid:45)(cid:34)(cid:33)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:54)(cid:36)(cid:36)(cid:50)(cid:37)(cid:38)(cid:63)(cid:33)(cid:36)(cid:35) (cid:52)(cid:53)(cid:69)(cid:51)(cid:77)(cid:33)(cid:80)(cid:50)(cid:69)(cid:52)(cid:82)(cid:65)(cid:0)(cid:18)(cid:84)(cid:85)(cid:45)(cid:82)(cid:69)(cid:34)(cid:0)(cid:80)(cid:83)(cid:83)(cid:69)(cid:78)(cid:83)(cid:79)(cid:82) (cid:41)(cid:18)(cid:35)(cid:19)(cid:15)(cid:51)(cid:45)(cid:34)(cid:53)(cid:51) (cid:51)(cid:35)(cid:44)(cid:12)(cid:0)(cid:51)(cid:36)(cid:33)(cid:12)(cid:0)(cid:51)(cid:45)(cid:34)(cid:33)(cid:0)(cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:24)(cid:0)(cid:65)(cid:78)(cid:65)(cid:76)(cid:79)(cid:71)(cid:0)(cid:84)(cid:73)(cid:79)(cid:78)(cid:0)(cid:80)(cid:84)(cid:72)(cid:85)(cid:69)(cid:84)(cid:83)(cid:0)(cid:0)(cid:19)(cid:67)(cid:0)(cid:79)(cid:33)(cid:77)(cid:36)(cid:77)(cid:35)(cid:79)(cid:83)(cid:78) (cid:33)(cid:36)(cid:35)(cid:17) (cid:32)(cid:54)(cid:36)(cid:36)(cid:33) (cid:24)(cid:24)(cid:0)(cid:0)(cid:65)(cid:65)(cid:78)(cid:78)(cid:65)(cid:65)(cid:76)(cid:76)(cid:79)(cid:79)(cid:84)(cid:79)(cid:71)(cid:71)(cid:0)(cid:0)(cid:0)(cid:84)(cid:73)(cid:73)(cid:72)(cid:78)(cid:78)(cid:69)(cid:80)(cid:80)(cid:0)(cid:85)(cid:85)(cid:33)(cid:84)(cid:84)(cid:83)(cid:83)(cid:36)(cid:0)(cid:0)(cid:84)(cid:67)(cid:35)(cid:79)(cid:79)(cid:17)(cid:0)(cid:77)(cid:33)(cid:0)(cid:6)(cid:36)(cid:77)(cid:0)(cid:35)(cid:18)(cid:79)(cid:19)(cid:78) (cid:33)(cid:33)(cid:36)(cid:36)(cid:35)(cid:35)(cid:0)(cid:18)(cid:19) (cid:41)(cid:41)(cid:38)(cid:38) (cid:36)(cid:36)(cid:33)(cid:33)(cid:35)(cid:35)(cid:18)(cid:17) (cid:41)(cid:52)(cid:38) (cid:66)(cid:66)(cid:88)(cid:88)(cid:35)(cid:35)(cid:33)(cid:33)(cid:46)(cid:46)(cid:17)(cid:18) (cid:38)(cid:41)(cid:38)(cid:47) (cid:52)(cid:52)(cid:56)(cid:56)(cid:12)(cid:12)(cid:0)(cid:0)(cid:50)(cid:50)(cid:56)(cid:56) (cid:36)(cid:33)(cid:35)(cid:17)(cid:63)(cid:47)(cid:53)(cid:52) (cid:36)(cid:33)(cid:35)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:65)(cid:83)(cid:0)(cid:33)(cid:38) (cid:65)(cid:73)(cid:17)(cid:23)(cid:22)(cid:17)(cid:20)(cid:67) 1. The timers connected to APB2 are clocked from TIMxCLK up to 120 MHz, while the timers connected to APB1 are clocked from TIMxCLK up to 60 MHz. 2. The camera interface and Ethernet are available only in STM32F207xx devices. 20/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3 Functional overview ® ® 3.1 ARM Cortex -M3 core with embedded Flash and SRAM The ARM® Cortex®-M3 processor is the latest generation of ARM processors for embedded systems. It was developed to provide a low-cost platform that meets the needs of MCU implementation, with a reduced pin count and low-power consumption, while delivering outstanding computational performance and an advanced response to interrupts. The ARM® Cortex®-M3 32-bit RISC processor features exceptional code-efficiency, delivering the high-performance expected from an ARM core in the memory size usually associated with 8- and 16-bit devices. With its embedded ARM® core, the STM32F20x family is compatible with all ARM® tools and software. Figure 4 shows the general block diagram of the STM32F20x family. 3.2 Adaptive real-time memory accelerator (ART Accelerator™) The ART Accelerator™ is a memory accelerator which is optimized for STM32 industry- standard ARM® Cortex®-M3 processors. It balances the inherent performance advantage of the ARM® Cortex®-M3 over Flash memory technologies, which normally requires the processor to wait for the Flash memory at higher operating frequencies. To release the processor full 150 DMIPS performance at this frequency, the accelerator implements an instruction prefetch queue and branch cache which increases program execution speed from the 128-bit Flash memory. Based on CoreMark® benchmark, the performance achieved thanks to the ART accelerator is equivalent to 0 wait state program execution from Flash memory at a CPU frequency up to 120 MHz. 3.3 Memory protection unit The memory protection unit (MPU) is used to manage the CPU accesses to memory to prevent one task to accidentally corrupt the memory or resources used by any other active task. This memory area is organized into up to 8 protected areas that can in turn be divided up into 8 subareas. The protection area sizes are between 32 bytes and the whole 4 gigabytes of addressable memory. The MPU is especially helpful for applications where some critical or certified code has to be protected against the misbehavior of other tasks. It is usually managed by an RTOS (real- time operating system). If a program accesses a memory location that is prohibited by the MPU, the RTOS can detect it and take action. In an RTOS environment, the kernel can dynamically update the MPU area setting, based on the process to be executed. The MPU is optional and can be bypassed for applications that do not need it. DocID15818 Rev 15 21/184 183

Functional overview STM32F20xxx 3.4 Embedded Flash memory The STM32F20x devices embed a 128-bit wide Flash memory of 128 Kbytes, 256 Kbytes, 512 Kbytes, 768 Kbytes or 1 Mbyte available for storing programs and data. The devices also feature 512 bytes of OTP memory that can be used to store critical user data such as Ethernet MAC addresses or cryptographic keys. 3.5 CRC (cyclic redundancy check) calculation unit The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit data word and a fixed generator polynomial. Among other applications, CRC-based techniques are used to verify data transmission or storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of verifying the Flash memory integrity. The CRC calculation unit helps compute a software signature during runtime, to be compared with a reference signature generated at link-time and stored at a given memory location. 3.6 Embedded SRAM All STM32F20x products embed: • Up to 128 Kbytes of system SRAM accessed (read/write) at CPU clock speed with 0 wait states • 4 Kbytes of backup SRAM. The content of this area is protected against possible unwanted write accesses, and is retained in Standby or VBAT mode. 3.7 Multi-AHB bus matrix The 32-bit multi-AHB bus matrix interconnects all the masters (CPU, DMAs, Ethernet, USB HS) and the slaves (Flash memory, RAM, FSMC, AHB and APB peripherals) and ensures a seamless and efficient operation even when several high-speed peripherals work simultaneously. 22/184 DocID15818 Rev 15

STM32F20xxx Functional overview Figure 5. Multi-AHB matrix (cid:33)(cid:50)(cid:45) (cid:39)(cid:48) (cid:39)(cid:48) (cid:45)(cid:33)(cid:35) (cid:53)(cid:51)(cid:34)(cid:0)(cid:47)(cid:52)(cid:39) (cid:35)(cid:79)(cid:82)(cid:84)(cid:69)(cid:88)(cid:13)(cid:45)(cid:19) (cid:36)(cid:45)(cid:33)(cid:17) (cid:36)(cid:45)(cid:33)(cid:18) (cid:37)(cid:84)(cid:72)(cid:69)(cid:82)(cid:78)(cid:69)(cid:84) (cid:40)(cid:51) (cid:83) (cid:83) (cid:83) (cid:17) (cid:17) (cid:18) (cid:18) (cid:45) (cid:45) (cid:41)(cid:13)(cid:66)(cid:85) (cid:36)(cid:13)(cid:66)(cid:85) (cid:51)(cid:13)(cid:66)(cid:85) (cid:33)(cid:63)(cid:48) (cid:45)(cid:37)(cid:45) (cid:45)(cid:37)(cid:45) (cid:33)(cid:63)(cid:48) (cid:37)(cid:52)(cid:63) (cid:40)(cid:51)(cid:63) (cid:45) (cid:63) (cid:63) (cid:45) (cid:46) (cid:63) (cid:36) (cid:33) (cid:33) (cid:36) (cid:50) (cid:34) (cid:45) (cid:45) (cid:37) (cid:51) (cid:36) (cid:36) (cid:40) (cid:53) (cid:52) (cid:37) (cid:51)(cid:16) (cid:51)(cid:17) (cid:51)(cid:18) (cid:51)(cid:19) (cid:51)(cid:20) (cid:51)(cid:21) (cid:51)(cid:22) (cid:51)(cid:23) (cid:45)(cid:16) (cid:41)(cid:35)(cid:47)(cid:36)(cid:37) (cid:44)(cid:14) (cid:52)(cid:37) (cid:38)(cid:76)(cid:65)(cid:83)(cid:72) (cid:36)(cid:35)(cid:47)(cid:36)(cid:37) (cid:33)(cid:50)(cid:35)(cid:35) (cid:77)(cid:69)(cid:77)(cid:79)(cid:82)(cid:89) (cid:45)(cid:17) (cid:33) (cid:51)(cid:50)(cid:33)(cid:45)(cid:0) (cid:45)(cid:18) (cid:17)(cid:17)(cid:18)(cid:0)(cid:43)(cid:66)(cid:89)(cid:84)(cid:69) (cid:45)(cid:19) (cid:51)(cid:50)(cid:33)(cid:45) (cid:17)(cid:22)(cid:0)(cid:43)(cid:66)(cid:89)(cid:84)(cid:69) (cid:33)(cid:48)(cid:34)(cid:17) (cid:45)(cid:20) (cid:33)(cid:40)(cid:34)(cid:17) (cid:80)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72) (cid:33)(cid:48)(cid:34)(cid:18) (cid:45)(cid:21) (cid:33)(cid:40)(cid:34)(cid:18) (cid:80)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72) (cid:45)(cid:22) (cid:38)(cid:51)(cid:45)(cid:35) (cid:51)(cid:84)(cid:65)(cid:84)(cid:73)(cid:67)(cid:0)(cid:45)(cid:69)(cid:77)(cid:35)(cid:84)(cid:76) (cid:34)(cid:85)(cid:83)(cid:0)(cid:77)(cid:65)(cid:84)(cid:82)(cid:73)(cid:88)(cid:13)(cid:51) (cid:65)(cid:73)(cid:17)(cid:21)(cid:25)(cid:22)(cid:19)(cid:67) 3.8 DMA controller (DMA) The devices feature two general-purpose dual-port DMAs (DMA1 and DMA2) with 8 streams each. They are able to manage memory-to-memory, peripheral-to-memory and memory-to-peripheral transfers. They share some centralized FIFOs for APB/AHB peripherals, support burst transfer and are designed to provide the maximum peripheral bandwidth (AHB/APB). The two DMA controllers support circular buffer management, so that no specific code is needed when the controller reaches the end of the buffer. The two DMA controllers also have a double buffering feature, which automates the use and switching of two memory buffers without requiring any special code. Each stream is connected to dedicated hardware DMA requests, with support for software trigger on each stream. Configuration is made by software and transfer sizes between source and destination are independent. DocID15818 Rev 15 23/184 183

Functional overview STM32F20xxx The DMA can be used with the main peripherals: • SPI and I2S • I2C • USART and UART • General-purpose, basic and advanced-control timers TIMx • DAC • SDIO • Camera interface (DCMI) • ADC. 3.9 Flexible static memory controller (FSMC) The FSMC is embedded in all STM32F20x devices. It has four Chip Select outputs supporting the following modes: PC Card/Compact Flash, SRAM, PSRAM, NOR Flash and NAND Flash. Functionality overview: • Write FIFO • Code execution from external memory except for NAND Flash and PC Card • Maximum frequency (f ) for external access is 60 MHz HCLK LCD parallel interface The FSMC can be configured to interface seamlessly with most graphic LCD controllers. It supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost- effective graphic applications using LCD modules with embedded controllers or high performance solutions using external controllers with dedicated acceleration. 3.10 Nested vectored interrupt controller (NVIC) The STM32F20x devices embed a nested vectored interrupt controller able to manage 16 priority levels, and handle up to 81 maskable interrupt channels plus the 16 interrupt lines of the Cortex®-M3. The NVIC main features are the following: • Closely coupled NVIC gives low-latency interrupt processing • Interrupt entry vector table address passed directly to the core • Closely coupled NVIC core interface • Allows early processing of interrupts • Processing of late arriving, higher-priority interrupts • Support tail chaining • Processor state automatically saved • Interrupt entry restored on interrupt exit with no instruction overhead This hardware block provides flexible interrupt management features with minimum interrupt latency. 24/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.11 External interrupt/event controller (EXTI) The external interrupt/event controller consists of 23 edge-detector lines used to generate interrupt/event requests. Each line can be independently configured to select the trigger event (rising edge, falling edge, both) and can be masked independently. A pending register maintains the status of the interrupt requests. The EXTI can detect an external line with a pulse width shorter than the Internal APB2 clock period. Up to 140 GPIOs can be connected to the 16 external interrupt lines. 3.12 Clocks and startup On reset the 16 MHz internal RC oscillator is selected as the default CPU clock. The 16 MHz internal RC oscillator is factory-trimmed to offer 1% accuracy. The application can then select as system clock either the RC oscillator or an external 4-26 MHz clock source. This clock is monitored for failure. If failure is detected, the system automatically switches back to the internal RC oscillator and a software interrupt is generated (if enabled). Similarly, full interrupt management of the PLL clock entry is available when necessary (for example if an indirectly used external oscillator fails). The advanced clock controller clocks the core and all peripherals using a single crystal or oscillator. In particular, the ethernet and USB OTG FS peripherals can be clocked by the system clock. Several prescalers and PLLs allow the configuration of the three AHB buses, the high- speed APB (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the three AHB buses is 120 MHz and the maximum frequency the high-speed APB domains is 60 MHz. The maximum allowed frequency of the low-speed APB domain is 30 MHz. The devices embed a dedicate PLL (PLLI2S) that allow them to achieve audio class performance. In this case, the I2S master clock can generate all standard sampling frequencies from 8 kHz to 192 kHz. 3.13 Boot modes At startup, boot pins are used to select one out of three boot options: • Boot from user Flash • Boot from system memory • Boot from embedded SRAM The boot loader is located in system memory. It is used to reprogram the Flash memory by using USART1 (PA9/PA10), USART3 (PC10/PC11 or PB10/PB11), CAN2 (PB5/PB13), USB OTG FS in Device mode (PA11/PA12) through DFU (device firmware upgrade). 3.14 Power supply schemes • V = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator (when DD enabled), provided externally through V pins. On devices in WLCSP64+2 package, if DD IRROFF is set to V , the supply voltage can drop to 1.7 V when the device operates DD DocID15818 Rev 15 25/184 183

Functional overview STM32F20xxx in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). • V , V = 1.8 to 3.6 V: external analog power supplies for ADC, DAC, Reset SSA DDA blocks, RCs and PLL. V and V must be connected to V and V , respectively. DDA SSA DD SS • V = 1.65 to 3.6 V: power supply for RTC, external clock, 32 kHz oscillator and BAT backup registers (through power switch) when V is not present. DD Refer to Figure 19: Power supply scheme for more details. 3.15 Power supply supervisor The devices have an integrated power-on reset (POR) / power-down reset (PDR) circuitry coupled with a Brownout reset (BOR) circuitry. At power-on, POR/PDR is always active and ensures proper operation starting from 1.8 V. After the 1.8 V POR threshold level is reached, the option byte loading process starts, either to confirm or modify default BOR threshold levels, or to disable BOR permanently. Three BOR thresholds are available through option bytes. The device remains in reset mode when V is below a specified threshold, V or DD POR/PDR V , without the need for an external reset circuit. On devices in WLCSP64+2 package, BOR the BOR, POR and PDR features can be disabled by setting IRROFF pin to V . In this DD mode an external power supply supervisor is required (see Section 3.16). The devices also feature an embedded programmable voltage detector (PVD) that monitors the V /V power supply and compares it to the V threshold. An interrupt can be DD DDA PVD generated when V /V drops below the V threshold and/or when V /V is DD DDA PVD DD DDA higher than the V threshold. The interrupt service routine can then generate a warning PVD message and/or put the MCU into a safe state. The PVD is enabled by software. 3.16 Voltage regulator The regulator has five operating modes: • Regulator ON – Main regulator mode (MR) – Low-power regulator (LPR) – Power-down • Regulator OFF – Regulator OFF/internal reset ON – Regulator OFF/internal reset OFF 3.16.1 Regulator ON The regulator ON modes are activated by default on LQFP packages.On WLCSP64+2 package, they are activated by connecting both REGOFF and IRROFF pins to V , while SS only REGOFF must be connected to V on UFBGA176 package (IRROFF is not available). SS V minimum value is 1.8 V. DD 26/184 DocID15818 Rev 15

STM32F20xxx Functional overview There are three power modes configured by software when the regulator is ON: • MR is used in the nominal regulation mode • LPR is used in Stop modes The LP regulator mode is configured by software when entering Stop mode. • Power-down is used in Standby mode. The Power-down mode is activated only when entering Standby mode. The regulator output is in high impedance and the kernel circuitry is powered down, inducing zero consumption. The contents of the registers and SRAM are lost). Two external ceramic capacitors should be connected on V and V pin. Refer to CAP_1 CAP_2 Figure 19: Power supply scheme and Table 16: VCAP1/VCAP2 operating conditions. All packages have the regulator ON feature. 3.16.2 Regulator OFF This feature is available only on packages featuring the REGOFF pin. The regulator is disabled by holding REGOFF high. The regulator OFF mode allows to supply externally a V12 voltage source through V and V pins. CAP_1 CAP_2 The two 2.2 µF ceramic capacitors should be replaced by two 100 nF decoupling capacitors. Refer to Figure 19: Power supply scheme. When the regulator is OFF, there is no more internal monitoring on V12. An external power supply supervisor should be used to monitor the V12 of the logic power domain. PA0 pin should be used for this purpose, and act as power-on reset on V12 power domain. In regulator OFF mode, the following features are no more supported: • PA0 cannot be used as a GPIO pin since it allows to reset the part of the 1.2 V logic power domain which is not reset by the NRST pin. • As long as PA0 is kept low, the debug mode cannot be used at power-on reset. As a consequence, PA0 and NRST pins must be managed separately if the debug connection at reset or pre-reset is required. Regulator OFF/internal reset ON On WLCSP64+2 package, this mode is activated by connecting REGOFF pin to V and DD IRROFF pin to V . On UFBGA176 package, only REGOFF must be connected to V SS DD (IRROFF not available). In this mode, V /V minimum value is 1.8 V. DD DDA The regulator OFF/internal reset ON mode allows to supply externally a 1.2 V voltage source through V and V pins, in addition to V . CAP_1 CAP_2 DD DocID15818 Rev 15 27/184 183

Functional overview STM32F20xxx Figure 6. Regulator OFF/internal reset ON (cid:48)(cid:79)(cid:87)(cid:69)(cid:82)(cid:13)(cid:68)(cid:79)(cid:87)(cid:78)(cid:0)(cid:82)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0)(cid:82)(cid:73)(cid:83)(cid:69)(cid:78)(cid:0) (cid:66)(cid:69)(cid:70)(cid:79)(cid:82)(cid:69)(cid:0)(cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:15)(cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18)(cid:0)(cid:83)(cid:84)(cid:65)(cid:66)(cid:73)(cid:76)(cid:73)(cid:90)(cid:65)(cid:84)(cid:73)(cid:79)(cid:78) (cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:15)(cid:18)(cid:0) (cid:33)(cid:80)(cid:80)(cid:76)(cid:73)(cid:67)(cid:65)(cid:84)(cid:73)(cid:79)(cid:78)(cid:0)(cid:82)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0) (cid:80)(cid:79)(cid:87)(cid:69)(cid:82)(cid:0)(cid:83)(cid:85)(cid:80)(cid:80)(cid:76)(cid:89)(cid:0)(cid:83)(cid:85)(cid:80)(cid:69)(cid:82)(cid:86)(cid:73)(cid:83)(cid:79)(cid:82) (cid:83)(cid:73)(cid:71)(cid:78)(cid:65)(cid:76)(cid:0)(cid:8)(cid:79)(cid:80)(cid:84)(cid:73)(cid:79)(cid:78)(cid:65)(cid:76)(cid:9)(cid:0) (cid:37)(cid:88)(cid:84)(cid:14)(cid:0)(cid:82)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0)(cid:67)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:76)(cid:69)(cid:82)(cid:0)(cid:65)(cid:67)(cid:84)(cid:73)(cid:86)(cid:69)(cid:0) (cid:87)(cid:72)(cid:69)(cid:78)(cid:0)(cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:15)(cid:18)(cid:0)(cid:28)(cid:0)(cid:17)(cid:14)(cid:16)(cid:24)(cid:0)(cid:54)(cid:0) (cid:54)(cid:36)(cid:36) (cid:8)(cid:17)(cid:14)(cid:24)(cid:0)(cid:0)(cid:84)(cid:79)(cid:0)(cid:19)(cid:14)(cid:22)(cid:0)(cid:54)(cid:9) (cid:48)(cid:33)(cid:16) (cid:46)(cid:50)(cid:51)(cid:52)(cid:0) (cid:54)(cid:36)(cid:36) (cid:50)(cid:37)(cid:39)(cid:47)(cid:38)(cid:38) (cid:17)(cid:14)(cid:18)(cid:0)(cid:54) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17) (cid:41)(cid:50)(cid:50)(cid:47)(cid:38)(cid:38) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:65)(cid:73)(cid:17)(cid:24)(cid:20)(cid:23)(cid:22)(cid:66) The following conditions must be respected: • VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection between power domains. • If the time for V and V to reach 1.08 V is faster than the time for V to CAP_1 CAP_2 DD reach 1.8 V, then PA0 should be kept low to cover both conditions: until V and CAP_1 V reach 1.08 V and until V reaches 1.8 V (see Figure 8). CAP_2 DD • Otherwise, If the time for V and V to reach 1.08 V is slower than the time for CAP_1 CAP_2 V to reach 1.8 V, then PA0 should be asserted low externally (see Figure 9). DD • If V and V go below 1.08 V and V is higher than 1.8 V, then a reset must CAP_1 CAP_2 DD be asserted on PA0 pin. Regulator OFF/internal reset OFF On WLCSP64+2 package, this mode activated by connecting REGOFF to V and IRROFF SS to V . IRROFF cannot be activated in conjunction with REGOFF. This mode is available DD only on the WLCSP64+2 package. It allows to supply externally a 1.2 V voltage source through V and V pins. In this mode, the integrated power-on reset (POR)/ power- CAP_1 CAP_2 down reset (PDR) circuitry is disabled. An external power supply supervisor should monitor both the external 1.2 V and the external V supply voltage, and should maintain the device in reset mode as long as they remain DD below a specified threshold. The V specified threshold, below which the device must be DD maintained under reset, is 1.8 V. This supply voltage can drop to 1.7 V when the device operates in the 0 to 70 °C temperature range. A comprehensive set of power-saving modes allows the design of low-power applications. 28/184 DocID15818 Rev 15

STM32F20xxx Functional overview Figure 7. Regulator OFF/internal reset OFF (cid:54)(cid:36)(cid:36) (cid:17)(cid:14)(cid:18)(cid:0)(cid:54) (cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:54)(cid:36)(cid:36)(cid:15)(cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:15)(cid:18)(cid:0) (cid:80)(cid:79)(cid:87)(cid:69)(cid:82)(cid:0)(cid:83)(cid:85)(cid:80)(cid:80)(cid:76)(cid:89)(cid:0)(cid:83)(cid:85)(cid:80)(cid:69)(cid:82)(cid:86)(cid:73)(cid:83)(cid:79)(cid:82) (cid:37)(cid:88)(cid:84)(cid:14)(cid:0)(cid:82)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0)(cid:67)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:76)(cid:69)(cid:82)(cid:0)(cid:65)(cid:67)(cid:84)(cid:73)(cid:86)(cid:69)(cid:0) (cid:87)(cid:72)(cid:69)(cid:78)(cid:0)(cid:54)(cid:36)(cid:36)(cid:28)(cid:17)(cid:14)(cid:23)(cid:54)(cid:0)(cid:65)(cid:78)(cid:68)(cid:0) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:15)(cid:18)(cid:0)(cid:28)(cid:0)(cid:17)(cid:14)(cid:16)(cid:24)(cid:0)(cid:54)(cid:0) (cid:0) (cid:54)(cid:36)(cid:36) (cid:48)(cid:33)(cid:16) (cid:46)(cid:50)(cid:51)(cid:52) (cid:50)(cid:37)(cid:39)(cid:47)(cid:38)(cid:38) (cid:41)(cid:50)(cid:50)(cid:47)(cid:38)(cid:38) (cid:17)(cid:14)(cid:18)(cid:0)(cid:54) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:65)(cid:73)(cid:17)(cid:24)(cid:20)(cid:23)(cid:23)(cid:66) The following conditions must be respected: • V should always be higher than V and V to avoid current injection DD CAP_1 CAP_2 between power domains (see Figure 8). • PA0 should be kept low to cover both conditions: until V and V reach 1.08 V, CAP_1 CAP_2 and until V reaches 1.7 V. DD • NRST should be controlled by an external reset controller to keep the device under reset when V is below 1.7 V (see Figure 9). DD In this mode, when the internal reset is OFF, the following integrated features are no more supported: • The integrated power-on reset (POR) / power-down reset (PDR) circuitry is disabled. • The brownout reset (BOR) circuitry is disabled. • The embedded programmable voltage detector (PVD) is disabled. • VBAT functionality is no more available and VBAT pin should be connected to VDD. DocID15818 Rev 15 29/184 183

Functional overview STM32F20xxx Figure 8. Startup in regulator OFF: slow V slope, DD power-down reset risen after V /V stabilization CAP_1 CAP_2 (cid:57) (cid:39)(cid:39) (cid:51)(cid:39)(cid:53)(cid:32)(cid:20)(cid:17)(cid:27)(cid:3)(cid:57) (cid:57) (cid:18)(cid:3)(cid:57) (cid:38)(cid:36)(cid:51)(cid:66)(cid:20) (cid:38)(cid:36)(cid:51)(cid:66)(cid:21) (cid:20)(cid:17)(cid:21)(cid:3)(cid:57) (cid:20)(cid:17)(cid:19)(cid:27)(cid:3)(cid:57) (cid:87)(cid:76)(cid:80)(cid:72) (cid:51)(cid:36)(cid:19)(cid:3)(cid:87)(cid:76)(cid:72)(cid:71)(cid:3)(cid:87)(cid:82)(cid:3)(cid:49)(cid:53)(cid:54)(cid:55) (cid:49)(cid:53)(cid:54)(cid:55) (cid:87)(cid:76)(cid:80)(cid:72) (cid:68)(cid:76)(cid:20)(cid:27)(cid:23)(cid:26)(cid:22) 1. This figure is valid both whatever the internal reset mode (ON or OFF). Figure 9. Startup in regulator OFF: fast V slope, DD power-down reset risen before V /V stabilization CAP_1 CAP_2 (cid:57) (cid:39)(cid:39) (cid:51)(cid:39)(cid:53)(cid:32)(cid:20)(cid:17)(cid:27)(cid:3)(cid:57) (cid:57) (cid:18)(cid:57) (cid:38)(cid:36)(cid:51)(cid:66)(cid:20) (cid:38)(cid:36)(cid:51)(cid:66)(cid:21) (cid:20)(cid:17)(cid:21)(cid:3)(cid:57) (cid:20)(cid:17)(cid:19)(cid:27)(cid:3)(cid:57) (cid:87)(cid:76)(cid:80)(cid:72) (cid:51)(cid:36)(cid:19)(cid:3)(cid:68)(cid:86)(cid:86)(cid:72)(cid:85)(cid:87)(cid:72)(cid:71)(cid:3)(cid:72)(cid:91)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79)(cid:79)(cid:92)(cid:3)(cid:3) (cid:49)(cid:53)(cid:54)(cid:55) (cid:87)(cid:76)(cid:80)(cid:72) (cid:68)(cid:76)(cid:20)(cid:27)(cid:23)(cid:26)(cid:23) 30/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.16.3 Regulator ON/OFF and internal reset ON/OFF availability Table 4. Regulator ON/OFF and internal reset ON/OFF availability Regulator ON/internal Regulator Regulator OFF/internal Package reset ON OFF/internal reset ON reset OFF LQFP64 LQFP100 Yes No No LQFP144 LQFP176 Yes Yes Yes WLCSP 64+2 REGOFF and IRROFF REGOFF set to V REGOFF set to V and DD SS set to V and IRROFF set to V IRROFF set to V SS SS DD Yes Yes UFBGA176 No REGOFF set to V REGOFF set to V SS DD 3.17 Real-time clock (RTC), backup SRAM and backup registers The backup domain of the STM32F20x devices includes: • The real-time clock (RTC) • 4 Kbytes of backup SRAM • 20 backup registers The real-time clock (RTC) is an independent BCD timer/counter. Its main features are the following: • Dedicated registers contain the second, minute, hour (in 12/24 hour), week day, date, month, year, in BCD (binary-coded decimal) format. • Automatic correction for 28, 29 (leap year), 30, and 31 day of the month. • Programmable alarm and programmable periodic interrupts with wakeup from Stop and Standby modes. • It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low- power RC oscillator or the high-speed external clock divided by 128. The internal low- speed RC has a typical frequency of 32 kHz. The RTC can be calibrated using an external 512 Hz output to compensate for any natural quartz deviation. • Two alarm registers are used to generate an alarm at a specific time and calendar fields can be independently masked for alarm comparison. To generate a periodic interrupt, a 16-bit programmable binary auto-reload downcounter with programmable resolution is available and allows automatic wakeup and periodic alarms from every 120 µs to every 36 hours. • A 20-bit prescaler is used for the time base clock. It is by default configured to generate a time base of 1 second from a clock at 32.768 kHz. • Reference clock detection: a more precise second source clock (50 or 60 Hz) can be used to enhance the calendar precision. The 4-Kbyte backup SRAM is an EEPROM-like area.It can be used to store data which need to be retained in VBAT and standby mode.This memory area is disabled to minimize power consumption (see Section 3.18: Low-power modes). It can be enabled by software. DocID15818 Rev 15 31/184 183

Functional overview STM32F20xxx The backup registers are 32-bit registers used to store 80 bytes of user application data when V power is not present. Backup registers are not reset by a system, a power reset, DD or when the device wakes up from the Standby mode (see Section 3.18: Low-power modes). Like backup SRAM, the RTC and backup registers are supplied through a switch that is powered either from the V supply when present or the V pin. DD BAT 3.18 Low-power modes The STM32F20x family supports three low-power modes to achieve the best compromise between low-power consumption, short startup time and available wakeup sources: • Sleep mode In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can wake up the CPU when an interrupt/event occurs. • Stop mode The Stop mode achieves the lowest power consumption while retaining the contents of SRAM and registers. All clocks in the 1.2 V domain are stopped, the PLL, the HSI RC and the HSE crystal oscillators are disabled. The voltage regulator can also be put either in normal or in low-power mode. The device can be woken up from the Stop mode by any of the EXTI line. The EXTI line source can be one of the 16 external lines, the PVD output, the RTC alarm / wakeup / tamper / time stamp events, the USB OTG FS/HS wakeup or the Ethernet wakeup. • Standby mode The Standby mode is used to achieve the lowest power consumption. The internal voltage regulator is switched off so that the entire 1.2 V domain is powered off. The PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering Standby mode, the SRAM and register contents are lost except for registers in the backup domain and the backup SRAM when selected. The device exits the Standby mode when an external reset (NRST pin), an IWDG reset, a rising edge on the WKUP pin, or an RTC alarm / wakeup / tamper /time stamp event occurs. Note: The RTC, the IWDG, and the corresponding clock sources are not stopped when the device enters the Stop or Standby mode. 3.19 V operation BAT The V pin allows to power the device V domain from an external battery or an BAT BAT external supercapacitor. V operation is activated when V is not present. BAT DD The VBAT pin supplies the RTC, the backup registers and the backup SRAM. Note: When the microcontroller is supplied from V , external interrupts and RTC alarm/events BAT do not exit it from V operation. BAT When using WLCSP64+2 package, if IRROFF pin is connected to V , the V DD BAT functionality is no more available and V pin should be connected to V . BAT DD 32/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.20 Timers and watchdogs The STM32F20x devices include two advanced-control timers, eight general-purpose timers, two basic timers and two watchdog timers. All timer counters can be frozen in debug mode. Table 5 compares the features of the advanced-control, general-purpose and basic timers. Table 5. Timer feature comparison DMA Capture/ Max Max Counter Counter Prescaler Complementary Timer type Timer request compare interface timer resolution type factor output generation channels clock clock Up, Any integer Advanced- TIM1, 60 120 16-bit Down, between 1 Yes 4 Yes control TIM8 MHz MHz Up/down and 65536 Up, Any integer TIM2, 30 60 32-bit Down, between 1 Yes 4 No TIM5 MHz MHz General Up/down and 65536 purpose Up, Any integer TIM3, 30 60 16-bit Down, between 1 Yes 4 No TIM4 MHz MHz Up/down and 65536 Any integer TIM6, 30 60 Basic 16-bit Up between 1 Yes 0 No TIM7 MHz MHz and 65536 Any integer 60 120 TIM9 16-bit Up between 1 No 2 No MHz MHz and 65536 Any integer TIM10, 60 120 16-bit Up between 1 No 1 No TIM11 MHz MHz General and 65536 purpose Any integer 30 60 TIM12 16-bit Up between 1 No 2 No MHz MHz and 65536 Any integer TIM13, 30 60 16-bit Up between 1 No 1 No TIM14 MHz MHz and 65536 3.20.1 Advanced-control timers (TIM1, TIM8) The advanced-control timers (TIM1, TIM8) can be seen as three-phase PWM generators multiplexed on 6 channels. They have complementary PWM outputs with programmable inserted dead times. They can also be considered as complete general-purpose timers. Their 4 independent channels can be used for: • Input capture • Output compare • PWM generation (edge- or center-aligned modes) • One-pulse mode output DocID15818 Rev 15 33/184 183

Functional overview STM32F20xxx If configured as standard 16-bit timers, they have the same features as the general-purpose TIMx timers. If configured as 16-bit PWM generators, they have full modulation capability (0- 100%). The TIM1 and TIM8 counters can be frozen in debug mode. Many of the advanced-control timer features are shared with those of the standard TIMx timers which have the same architecture. The advanced-control timer can therefore work together with the TIMx timers via the Timer Link feature for synchronization or event chaining. 3.20.2 General-purpose timers (TIMx) There are ten synchronizable general-purpose timers embedded in the STM32F20x devices (see Table 5 for differences). TIM2, TIM3, TIM4, TIM5 The STM32F20x include 4 full-featured general-purpose timers. TIM2 and TIM5 are 32-bit timers, and TIM3 and TIM4 are 16-bit timers. The TIM2 and TIM5 timers are based on a 32- bit auto-reload up/downcounter and a 16-bit prescaler. The TIM3 and TIM4 timers are based on a 16-bit auto-reload up/downcounter and a 16-bit prescaler. They all feature 4 independent channels for input capture/output compare, PWM or one-pulse mode output. This gives up to 16 input capture/output compare/PWMs on the largest packages. The TIM2, TIM3, TIM4, TIM5 general-purpose timers can work together, or with the other general-purpose timers and the advanced-control timers TIM1 and TIM8 via the Timer Link feature for synchronization or event chaining. The counters of TIM2, TIM3, TIM4, TIM5 can be frozen in debug mode. Any of these general-purpose timers can be used to generate PWM outputs. TIM2, TIM3, TIM4, TIM5 all have independent DMA request generation. They are capable of handling quadrature (incremental) encoder signals and the digital outputs from 1 to 4 hall- effect sensors. TIM10, TIM11 and TIM9 These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler. TIM10 and TIM11 feature one independent channel, whereas TIM9 has two independent channels for input capture/output compare, PWM or one-pulse mode output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5 full-featured general-purpose timers. They can also be used as simple time bases. TIM12, TIM13 and TIM14 These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler. TIM13 and TIM14 feature one independent channel, whereas TIM12 has two independent channels for input capture/output compare, PWM or one-pulse mode output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5 full-featured general-purpose timers. They can also be used as simple time bases. 3.20.3 Basic timers TIM6 and TIM7 These timers are mainly used for DAC trigger and waveform generation. They can also be used as a generic 16-bit time base. 34/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.20.4 Independent watchdog The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is clocked from an independent 32 kHz internal RC and as it operates independently from the main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog to reset the device when a problem occurs, or as a free-running timer for application timeout management. It is hardware- or software-configurable through the option bytes. The counter can be frozen in debug mode. 3.20.5 Window watchdog The window watchdog is based on a 7-bit downcounter that can be set as free-running. It can be used as a watchdog to reset the device when a problem occurs. It is clocked from the main clock. It has an early warning interrupt capability and the counter can be frozen in debug mode. 3.20.6 SysTick timer This timer is dedicated to real-time operating systems, but could also be used as a standard downcounter. It features: • A 24-bit downcounter • Autoreload capability • Maskable system interrupt generation when the counter reaches 0 • Programmable clock source 3.21 Inter-integrated circuit interface (I²C) Up to three I2C bus interfaces can operate in multimaster and slave modes. They can support the Standard- and Fast-modes. They support the 7/10-bit addressing mode and the 7-bit dual addressing mode (as slave). A hardware CRC generation/verification is embedded. They can be served by DMA and they support SMBus 2.0/PMBus. 3.22 Universal synchronous/asynchronous receiver transmitters (UARTs/USARTs) The STM32F20x devices embed four universal synchronous/asynchronous receiver transmitters (USART1, USART2, USART3 and USART6) and two universal asynchronous receiver transmitters (UART4 and UART5). These six interfaces provide asynchronous communication, IrDA SIR ENDEC support, multiprocessor communication mode, single-wire half-duplex communication mode and have LIN Master/Slave capability. The USART1 and USART6 interfaces are able to communicate at speeds of up to 7.5 Mbit/s. The other available interfaces communicate at up to 3.75 Mbit/s. USART1, USART2, USART3 and USART6 also provide hardware management of the CTS and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication capability. All interfaces can be served by the DMA controller. DocID15818 Rev 15 35/184 183

Functional overview STM32F20xxx Table 6. USART feature comparison Max baud rate Max baud rate USART Standard Modem SPI Smartcard in Mbit/s in Mbit/s APB LIN irDA name features (RTS/CTS) master (ISO 7816) (oversampling (oversampling mapping by 16) by 8) APB2 (max. USART1 X X X X X X 1.87 7.5 60 MHz) APB1 (max. USART2 X X X X X X 1.87 3.75 30 MHz) APB1 (max. USART3 X X X X X X 1.87 3.75 30 MHz) APB1 (max. UART4 X - X - X - 1.87 3.75 30 MHz) APB1 (max. UART5 X - X - X - 3.75 3.75 30 MHz) APB2 (max. USART6 X X X X X X 3.75 7.5 60 MHz) 3.23 Serial peripheral interface (SPI) The STM32F20x devices feature up to three SPIs in slave and master modes in full-duplex and simplex communication modes. SPI1 can communicate at up to 30 Mbits/s, while SPI2 and SPI3 can communicate at up to 15 Mbit/s. The 3-bit prescaler gives 8 master mode frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC generation/verification supports basic SD Card/MMC modes. All SPIs can be served by the DMA controller. The SPI interface can be configured to operate in TI mode for communications in master mode and slave mode. 2 3.24 Inter-integrated sound (I S) Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available. They can operate in master or slave mode, in half-duplex communication modes, and can be configured to operate with a 16-/32-bit resolution as input or output channels. Audio sampling frequencies from 8 kHz up to 192 kHz are supported. When either or both of the I2S interfaces is/are configured in master mode, the master clock can be output to the external DAC/CODEC at 256 times the sampling frequency. All I2Sx interfaces can be served by the DMA controller. 3.25 SDIO An SD/SDIO/MMC host interface is available, that supports MultiMediaCard System Specification Version 4.2 in three different databus modes: 1-bit (default), 4-bit and 8-bit. 36/184 DocID15818 Rev 15

STM32F20xxx Functional overview The interface allows data transfer at up to 48 MHz in 8-bit mode, and is compliant with the SD Memory Card Specification Version 2.0. The SDIO Card Specification Version 2.0 is also supported with two different databus modes: 1-bit (default) and 4-bit. The current version supports only one SD/SDIO/MMC4.2 card at any one time and a stack of MMC4.1 or previous. In addition to SD/SDIO/MMC, this interface is fully compliant with the CE-ATA digital protocol Rev1.1. 3.26 Ethernet MAC interface with dedicated DMA and IEEE 1588 support Peripheral available only on the STM32F207xx devices. The STM32F207xx devices provide an IEEE-802.3-2002-compliant media access controller (MAC) for ethernet LAN communications through an industry-standard medium- independent interface (MII) or a reduced medium-independent interface (RMII). The STM32F207xx requires an external physical interface device (PHY) to connect to the physical LAN bus (twisted-pair, fiber, etc.). the PHY is connected to the STM32F207xx MII port using 17 signals for MII or 9 signals for RMII, and can be clocked using the 25 MHz (MII) or 50 MHz (RMII) output from the STM32F207xx. The STM32F207xx includes the following features: • Supports 10 and 100 Mbit/s rates • Dedicated DMA controller allowing high-speed transfers between the dedicated SRAM and the descriptors (see the STM32F20x and STM32F21x reference manual for details) • Tagged MAC frame support (VLAN support) • Half-duplex (CSMA/CD) and full-duplex operation • MAC control sublayer (control frames) support • 32-bit CRC generation and removal • Several address filtering modes for physical and multicast address (multicast and group addresses) • 32-bit status code for each transmitted or received frame • Internal FIFOs to buffer transmit and receive frames. The transmit FIFO and the receive FIFO are both 2 Kbytes, that is 4 Kbytes in total • Supports hardware PTP (precision time protocol) in accordance with IEEE 1588 2008 (PTP V2) with the time stamp comparator connected to the TIM2 input • Triggers interrupt when system time becomes greater than target time 3.27 Controller area network (CAN) The two CANs are compliant with the 2.0A and B (active) specifications with a bitrate up to 1 Mbit/s. They can receive and transmit standard frames with 11-bit identifiers as well as extended frames with 29-bit identifiers. Each CAN has three transmit mailboxes, two receive FIFOS with 3 stages and 28 shared scalable filter banks (all of them can be used even if one DocID15818 Rev 15 37/184 183

Functional overview STM32F20xxx CAN is used). The 256 bytes of SRAM which are allocated for each CAN are not shared with any other peripheral. 3.28 Universal serial bus on-the-go full-speed (OTG_FS) The devices embed an USB OTG full-speed device/host/OTG peripheral with integrated transceivers. The USB OTG FS peripheral is compliant with the USB 2.0 specification and with the OTG 1.0 specification. It has software-configurable endpoint setting and supports suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock that is generated by a PLL connected to the HSE oscillator. The major features are: • Combined Rx and Tx FIFO size of 320 × 35 bits with dynamic FIFO sizing • Supports the session request protocol (SRP) and host negotiation protocol (HNP) • 4 bidirectional endpoints • 8 host channels with periodic OUT support • HNP/SNP/IP inside (no need for any external resistor) • For OTG/Host modes, a power switch is needed in case bus-powered devices are connected • Internal FS OTG PHY support 3.29 Universal serial bus on-the-go high-speed (OTG_HS) The STM32F20x devices embed a USB OTG high-speed (up to 480 Mb/s) device/host/OTG peripheral. The USB OTG HS supports both full-speed and high-speed operations. It integrates the transceivers for full-speed operation (12 MB/s) and features a UTMI low-pin interface (ULPI) for high-speed operation (480 MB/s). When using the USB OTG HS in HS mode, an external PHY device connected to the ULPI is required. The USB OTG HS peripheral is compliant with the USB 2.0 specification and with the OTG 1.0 specification. It has software-configurable endpoint setting and supports suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock that is generated by a PLL connected to the HSE oscillator. The major features are: • Combined Rx and Tx FIFO size of 1024× 35 bits with dynamic FIFO sizing • Supports the session request protocol (SRP) and host negotiation protocol (HNP) • 6 bidirectional endpoints • 12 host channels with periodic OUT support • Internal FS OTG PHY support • External HS or HS OTG operation supporting ULPI in SDR mode. The OTG PHY is connected to the microcontroller ULPI port through 12 signals. It can be clocked using the 60 MHz output. • Internal USB DMA • HNP/SNP/IP inside (no need for any external resistor) • For OTG/Host modes, a power switch is needed in case bus-powered devices are connected 38/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.30 Audio PLL (PLLI2S) The devices feature an additional dedicated PLL for audio I2S application. It allows to achieve error-free I2S sampling clock accuracy without compromising on the CPU performance, while using USB peripherals. The PLLI2S configuration can be modified to manage an I2S sample rate change without disabling the main PLL (PLL) used for CPU, USB and Ethernet interfaces. The audio PLL can be programmed with very low error to obtain sampling rates ranging from 8 kHz to 192 kHz. In addition to the audio PLL, a master clock input pin can be used to synchronize the I2S flow with an external PLL (or Codec output). 3.31 Digital camera interface (DCMI) The camera interface is not available in STM32F205xx devices. STM32F207xx products embed a camera interface that can connect with camera modules and CMOS sensors through an 8-bit to 14-bit parallel interface, to receive video data. The camera interface can sustain up to 27 Mbyte/s at 27 MHz or 48 Mbyte/s at 48 MHz. It features: • Programmable polarity for the input pixel clock and synchronization signals • Parallel data communication can be 8-, 10-, 12- or 14-bit • Supports 8-bit progressive video monochrome or raw Bayer format, YCbCr 4:2:2 progressive video, RGB 565 progressive video or compressed data (like JPEG) • Supports continuous mode or snapshot (a single frame) mode • Capability to automatically crop the image 3.32 True random number generator (RNG) All STM32F2xxx products embed a true RNG that delivers 32-bit random numbers produced by an integrated analog circuit. 3.33 GPIOs (general-purpose inputs/outputs) Each of the GPIO pins can be configured by software as output (push-pull or open-drain, with or without pull-up or pull-down), as input (floating, with or without pull-up or pull-down) or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog alternate functions. All GPIOs are high-current-capable and have speed selection to better manage internal noise, power consumption and electromagnetic emission. The I/O alternate function configuration can be locked if needed by following a specific sequence in order to avoid spurious writing to the I/Os registers. To provide fast I/O handling, the GPIOs are on the fast AHB1 bus with a clock up to 120 MHz that leads to a maximum I/O toggling speed of 60 MHz. DocID15818 Rev 15 39/184 183

Functional overview STM32F20xxx 3.34 ADCs (analog-to-digital converters) Three 12-bit analog-to-digital converters are embedded and each ADC shares up to 16 external channels, performing conversions in the single-shot or scan mode. In scan mode, automatic conversion is performed on a selected group of analog inputs. Additional logic functions embedded in the ADC interface allow: • Simultaneous sample and hold • Interleaved sample and hold The ADC can be served by the DMA controller. An analog watchdog feature allows very precise monitoring of the converted voltage of one, some or all selected channels. An interrupt is generated when the converted voltage is outside the programmed thresholds. The events generated by the timers TIM1, TIM2, TIM3, TIM4, TIM5 and TIM8 can be internally connected to the ADC start trigger and injection trigger, respectively, to allow the application to synchronize A/D conversion and timers. 3.35 DAC (digital-to-analog converter) The two 12-bit buffered DAC channels can be used to convert two digital signals into two analog voltage signal outputs. The design structure is composed of integrated resistor strings and an amplifier in inverting configuration. This dual digital Interface supports the following features: • two DAC converters: one for each output channel • 8-bit or 12-bit monotonic output • left or right data alignment in 12-bit mode • synchronized update capability • noise-wave generation • triangular-wave generation • dual DAC channel independent or simultaneous conversions • DMA capability for each channel • external triggers for conversion • input voltage reference V REF+ Eight DAC trigger inputs are used in the device. The DAC channels are triggered through the timer update outputs that are also connected to different DMA streams. 3.36 Temperature sensor The temperature sensor has to generate a voltage that varies linearly with temperature. The conversion range is between 1.8 and 3.6 V. The temperature sensor is internally connected to the ADC1_IN16 input channel which is used to convert the sensor output voltage into a digital value. As the offset of the temperature sensor varies from chip to chip due to process variation, the internal temperature sensor is mainly suitable for applications that detect temperature changes instead of absolute temperatures. If an accurate temperature reading is needed, then an external temperature sensor part should be used. 40/184 DocID15818 Rev 15

STM32F20xxx Functional overview 3.37 Serial wire JTAG debug port (SWJ-DP) The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared with SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. 3.38 Embedded Trace Macrocell™ The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and data flow inside the CPU core by streaming compressed data at a very high rate from the STM32F20x through a small number of ETM pins to an external hardware trace port analyzer (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or any other high-speed channel. Real-time instruction and data flow activity can be recorded and then formatted for display on the host computer that runs the debugger software. TPA hardware is commercially available from common development tool vendors. The Embedded Trace Macrocell operates with third party debugger software tools. DocID15818 Rev 15 41/184 183

Pinouts and pin description STM32F20xxx 4 Pinouts and pin description Figure 10. STM32F20x LQFP64 pinout (cid:36)(cid:36)(cid:0)(cid:0)(cid:51)(cid:51)(cid:0)(cid:0)(cid:34)(cid:25)(cid:0)(cid:0)(cid:34)(cid:24)(cid:0)(cid:0)(cid:47)(cid:47)(cid:52)(cid:16)(cid:0)(cid:0)(cid:34)(cid:23)(cid:0)(cid:0)(cid:34)(cid:22)(cid:0)(cid:0)(cid:34)(cid:21)(cid:0)(cid:0)(cid:34)(cid:20)(cid:0)(cid:0)(cid:34)(cid:19)(cid:0)(cid:0)(cid:36)(cid:18)(cid:0)(cid:0)(cid:35)(cid:17)(cid:18)(cid:0)(cid:0)(cid:35)(cid:17)(cid:17)(cid:0)(cid:0)(cid:35)(cid:17)(cid:16)(cid:0)(cid:0)(cid:33)(cid:17)(cid:21)(cid:0)(cid:0)(cid:33)(cid:17)(cid:20)(cid:0) (cid:54)(cid:54)(cid:48)(cid:48)(cid:34)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48) (cid:25)(cid:23)(cid:25)(cid:22)(cid:25)(cid:21)(cid:25)(cid:20)(cid:25)(cid:19)(cid:24)(cid:28)(cid:24)(cid:27)(cid:24)(cid:26)(cid:24)(cid:25)(cid:24)(cid:24)(cid:24)(cid:23)(cid:24)(cid:22)(cid:24)(cid:21)(cid:24)(cid:20)(cid:24)(cid:19)(cid:23)(cid:28) (cid:54)(cid:34)(cid:33)(cid:52) (cid:20) (cid:23)(cid:27) (cid:54)(cid:36)(cid:36) (cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:17) (cid:21) (cid:23)(cid:26) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:22) (cid:3)(cid:23)(cid:25) (cid:48)(cid:33)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:23) (cid:3)(cid:23)(cid:24) (cid:48)(cid:33)(cid:17)(cid:18)(cid:0)(cid:0) (cid:48)(cid:40)(cid:16)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:24) (cid:3)(cid:23)(cid:23) (cid:48)(cid:33)(cid:17)(cid:17)(cid:0)(cid:0) (cid:48)(cid:40)(cid:17)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:25)(cid:3) (cid:3)(cid:23)(cid:22) (cid:48)(cid:33)(cid:17)(cid:16)(cid:0)(cid:0) (cid:46)(cid:50)(cid:51)(cid:52) (cid:26)(cid:3) (cid:23)(cid:21) (cid:48)(cid:33)(cid:25)(cid:0)(cid:0) (cid:48)(cid:35)(cid:16) (cid:27)(cid:3) (cid:23)(cid:20) (cid:48)(cid:33)(cid:24)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17) (cid:28)(cid:3) (cid:44)(cid:49)(cid:38)(cid:48)(cid:22)(cid:20) (cid:23)(cid:19) (cid:48)(cid:35)(cid:25)(cid:0)(cid:0) (cid:48)(cid:35)(cid:18) (cid:20)(cid:19) (cid:22)(cid:28) (cid:48)(cid:35)(cid:24)(cid:0)(cid:0) (cid:48)(cid:35)(cid:19) (cid:20)(cid:20)(cid:3) (cid:22)(cid:27) (cid:48)(cid:35)(cid:23)(cid:0)(cid:0) (cid:54)(cid:51)(cid:51)(cid:33) (cid:20)(cid:21)(cid:3) (cid:22)(cid:26) (cid:48)(cid:35)(cid:22)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36)(cid:33) (cid:20)(cid:22) (cid:22)(cid:25) (cid:48)(cid:34)(cid:17)(cid:21)(cid:0)(cid:0) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:20)(cid:23) (cid:22)(cid:24) (cid:48)(cid:34)(cid:17)(cid:20)(cid:0)(cid:0) (cid:48)(cid:33)(cid:17) (cid:20)(cid:24) (cid:22)(cid:23) (cid:48)(cid:34)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:33)(cid:18) (cid:20)(cid:25) (cid:22)(cid:22) (cid:48)(cid:34)(cid:17)(cid:18)(cid:0) (cid:20)(cid:26)(cid:20)(cid:27)(cid:20)(cid:28)(cid:21)(cid:19)(cid:21)(cid:20)(cid:21)(cid:21)(cid:21)(cid:22)(cid:21)(cid:23)(cid:21)(cid:24)(cid:21)(cid:25)(cid:21)(cid:26)(cid:21)(cid:27)(cid:21)(cid:28)(cid:22)(cid:19)(cid:22)(cid:20)(cid:22)(cid:21) (cid:48)(cid:33)(cid:19)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:33)(cid:20)(cid:48)(cid:33)(cid:21)(cid:48)(cid:33)(cid:22)(cid:48)(cid:33)(cid:23)(cid:48)(cid:35)(cid:20)(cid:48)(cid:35)(cid:21)(cid:48)(cid:34)(cid:16)(cid:48)(cid:34)(cid:17)(cid:48)(cid:34)(cid:18)(cid:48)(cid:34)(cid:17)(cid:16)(cid:48)(cid:34)(cid:17)(cid:17)(cid:33)(cid:48)(cid:63)(cid:17)(cid:54)(cid:36)(cid:36) (cid:35) (cid:54) (cid:65)(cid:73)(cid:17)(cid:21)(cid:25)(cid:22)(cid:25)(cid:67) 1. The above figure shows the package top view. Figure 11. STM32F20x WLCSP64+2 ballout (cid:17) (cid:18) (cid:19) (cid:20) (cid:21) (cid:22) (cid:23) (cid:24) (cid:25) (cid:33) (cid:48)(cid:33)(cid:17)(cid:20) (cid:48)(cid:33)(cid:17)(cid:21) (cid:48)(cid:35)(cid:17)(cid:18) (cid:48)(cid:34)(cid:19) (cid:48)(cid:34)(cid:21) (cid:48)(cid:34)(cid:23) (cid:48)(cid:34)(cid:25) (cid:54)(cid:36)(cid:36) (cid:54)(cid:34)(cid:33)(cid:52) (cid:34) (cid:54)(cid:51)(cid:51) (cid:48)(cid:33)(cid:17)(cid:19) (cid:48)(cid:35)(cid:17)(cid:16) (cid:48)(cid:34)(cid:20) (cid:48)(cid:34)(cid:22) (cid:34)(cid:47)(cid:47)(cid:52)(cid:16) (cid:48)(cid:34)(cid:24) (cid:48)(cid:35)(cid:17)(cid:19) (cid:48)(cid:35)(cid:17)(cid:20) (cid:35) (cid:48)(cid:33)(cid:17)(cid:18) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:48)(cid:35)(cid:17)(cid:17) (cid:48)(cid:36)(cid:18) (cid:41)(cid:50)(cid:50)(cid:47)(cid:38)(cid:38) (cid:48)(cid:35)(cid:17)(cid:21) (cid:36) (cid:48)(cid:35)(cid:25) (cid:48)(cid:33)(cid:17)(cid:17) (cid:48)(cid:33)(cid:17)(cid:16) (cid:48)(cid:35)(cid:18) (cid:54)(cid:51)(cid:51) (cid:54)(cid:36)(cid:36) (cid:48)(cid:40)(cid:16)(cid:13)(cid:0) (cid:37) (cid:54)(cid:36)(cid:36) (cid:48)(cid:33)(cid:24) (cid:48)(cid:33)(cid:25) (cid:48)(cid:33)(cid:16) (cid:46)(cid:50)(cid:51)(cid:52) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:48)(cid:40)(cid:17)(cid:13)(cid:0) (cid:38) (cid:54)(cid:51)(cid:51) (cid:48)(cid:35)(cid:23) (cid:48)(cid:35)(cid:24) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:48)(cid:35)(cid:17) (cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:39) (cid:48)(cid:34)(cid:17)(cid:21) (cid:48)(cid:35)(cid:22) (cid:48)(cid:35)(cid:21) (cid:48)(cid:33)(cid:19) (cid:48)(cid:35)(cid:19) (cid:48)(cid:35)(cid:16) (cid:40) (cid:48)(cid:34)(cid:17)(cid:20) (cid:48)(cid:34)(cid:17)(cid:19) (cid:48)(cid:34)(cid:17)(cid:16) (cid:48)(cid:35)(cid:20) (cid:48)(cid:33)(cid:22) (cid:48)(cid:33)(cid:21) (cid:50)(cid:37)(cid:39)(cid:47)(cid:38)(cid:38) (cid:48)(cid:33)(cid:17) (cid:54)(cid:51)(cid:51)(cid:63)(cid:21) (cid:42) (cid:48)(cid:34)(cid:17)(cid:18) (cid:48)(cid:34)(cid:17)(cid:0)(cid:17) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:17) (cid:48)(cid:34)(cid:18) (cid:48)(cid:34)(cid:17) (cid:48)(cid:34)(cid:16) (cid:48)(cid:33)(cid:23) (cid:48)(cid:33)(cid:20) (cid:48)(cid:33)(cid:18) (cid:65)(cid:73)(cid:17)(cid:24)(cid:20)(cid:23)(cid:16)(cid:67) 1. The above figure shows the package top view. 42/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Figure 12. STM32F20x LQFP100 pinout (cid:54)(cid:36)(cid:36)(cid:50)(cid:38)(cid:53)(cid:48)(cid:37)(cid:17)(cid:0)(cid:0)(cid:48)(cid:37)(cid:16)(cid:0)(cid:0)(cid:48)(cid:34)(cid:25)(cid:0)(cid:0)(cid:48)(cid:34)(cid:24)(cid:0)(cid:0)(cid:34)(cid:47)(cid:47)(cid:52)(cid:16)(cid:0)(cid:0)(cid:48)(cid:34)(cid:23)(cid:0)(cid:0)(cid:48)(cid:34)(cid:22)(cid:0)(cid:0)(cid:48)(cid:34)(cid:21)(cid:0)(cid:0)(cid:48)(cid:34)(cid:20)(cid:0)(cid:0)(cid:48)(cid:34)(cid:19)(cid:0)(cid:0)(cid:48)(cid:36)(cid:23)(cid:0)(cid:0)(cid:48)(cid:36)(cid:22)(cid:0)(cid:0)(cid:48)(cid:36)(cid:21)(cid:0)(cid:0)(cid:48)(cid:36)(cid:20)(cid:0)(cid:0)(cid:48)(cid:36)(cid:19)(cid:0)(cid:0)(cid:48)(cid:36)(cid:18)(cid:0)(cid:0)(cid:48)(cid:36)(cid:17)(cid:0)(cid:0)(cid:48)(cid:36)(cid:16)(cid:0)(cid:0)(cid:48)(cid:35)(cid:17)(cid:18)(cid:0)(cid:0)(cid:48)(cid:35)(cid:17)(cid:17)(cid:0)(cid:0)(cid:48)(cid:35)(cid:17)(cid:16)(cid:0)(cid:0)(cid:48)(cid:33)(cid:17)(cid:21)(cid:0)(cid:0)(cid:48)(cid:33)(cid:17)(cid:20)(cid:0) (cid:16) (cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22) (cid:17)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:25)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:23)(cid:23)(cid:23)(cid:23) (cid:48)(cid:37)(cid:18) (cid:17) (cid:23)(cid:21) (cid:54)(cid:36)(cid:36) (cid:48)(cid:37)(cid:19) (cid:18) (cid:23)(cid:20) (cid:54)(cid:51)(cid:51) (cid:48)(cid:37)(cid:20) (cid:19) (cid:23)(cid:19) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18)(cid:0)(cid:0) (cid:48)(cid:37)(cid:21) (cid:20) (cid:23)(cid:18) (cid:48)(cid:33)(cid:17)(cid:19)(cid:0)(cid:0)(cid:0) (cid:48)(cid:37)(cid:22) (cid:21) (cid:23)(cid:17) (cid:48)(cid:33)(cid:0)(cid:17)(cid:18)(cid:0)(cid:0) (cid:54)(cid:34)(cid:33)(cid:52) (cid:22) (cid:23)(cid:16) (cid:48)(cid:33)(cid:17)(cid:17)(cid:0)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:17) (cid:23) (cid:22)(cid:25) (cid:48)(cid:33)(cid:17)(cid:16)(cid:0)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:24) (cid:22)(cid:24) (cid:48)(cid:33)(cid:0)(cid:25)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:25) (cid:22)(cid:23) (cid:48)(cid:33)(cid:0)(cid:24)(cid:0)(cid:0) (cid:54)(cid:51)(cid:51) (cid:17)(cid:16) (cid:22)(cid:22) (cid:48)(cid:35)(cid:25)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36) (cid:17)(cid:17) (cid:22)(cid:21) (cid:48)(cid:35)(cid:24)(cid:0)(cid:0) (cid:48)(cid:40)(cid:16)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:17)(cid:18) (cid:22)(cid:20) (cid:48)(cid:35)(cid:23)(cid:0)(cid:0) (cid:48)(cid:40)(cid:17)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:17)(cid:19) (cid:44)(cid:49)(cid:38)(cid:48)(cid:17)(cid:16)(cid:16) (cid:22)(cid:19) (cid:48)(cid:35)(cid:22)(cid:0)(cid:0) (cid:46)(cid:50)(cid:51)(cid:52) (cid:17)(cid:20) (cid:22)(cid:18) (cid:48)(cid:36)(cid:17)(cid:21)(cid:0)(cid:0) (cid:48)(cid:35)(cid:16) (cid:17)(cid:21) (cid:22)(cid:17) (cid:48)(cid:36)(cid:17)(cid:20)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17) (cid:17)(cid:22) (cid:22)(cid:16) (cid:48)(cid:36)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:35)(cid:18) (cid:17)(cid:23) (cid:21)(cid:25) (cid:48)(cid:36)(cid:17)(cid:18)(cid:0)(cid:0) (cid:48)(cid:35)(cid:19) (cid:17)(cid:24) (cid:21)(cid:24) (cid:48)(cid:36)(cid:17)(cid:17)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36) (cid:17)(cid:25) (cid:21)(cid:23) (cid:48)(cid:36)(cid:17)(cid:16)(cid:0)(cid:0) (cid:54)(cid:51)(cid:51)(cid:33) (cid:18)(cid:16) (cid:21)(cid:22) (cid:48)(cid:36)(cid:25)(cid:0)(cid:0) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:18)(cid:17) (cid:21)(cid:21) (cid:48)(cid:36)(cid:24)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36)(cid:33) (cid:18)(cid:18) (cid:21)(cid:20) (cid:48)(cid:34)(cid:17)(cid:21)(cid:0)(cid:0) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:18)(cid:19) (cid:21)(cid:19) (cid:48)(cid:34)(cid:17)(cid:20)(cid:0)(cid:0) (cid:48)(cid:33)(cid:17) (cid:18)(cid:20) (cid:21)(cid:18) (cid:48)(cid:34)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:33)(cid:18) (cid:18)(cid:21) (cid:21)(cid:17) (cid:48)(cid:34)(cid:17)(cid:18)(cid:0)(cid:0) (cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16) (cid:18)(cid:18)(cid:18)(cid:18)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:21) (cid:19)(cid:51)(cid:36)(cid:20)(cid:21)(cid:22)(cid:23)(cid:20)(cid:21)(cid:16)(cid:17)(cid:18)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:16)(cid:17)(cid:17)(cid:36) (cid:48)(cid:33)(cid:54)(cid:51)(cid:54)(cid:36)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:35)(cid:48)(cid:35)(cid:48)(cid:34)(cid:48)(cid:34)(cid:48)(cid:34)(cid:48)(cid:37)(cid:48)(cid:37)(cid:48)(cid:37)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:34)(cid:17)(cid:48)(cid:34)(cid:17)(cid:33)(cid:48)(cid:63)(cid:54)(cid:36) (cid:35) (cid:54) (cid:65)(cid:73)(cid:17)(cid:21)(cid:25)(cid:23)(cid:16)(cid:69) 1. RFU means “reserved for future use”. This pin can be tied to V ,V or left unconnected. DD SS 2. The above figure shows the package top view. DocID15818 Rev 15 43/184 183

Pinouts and pin description STM32F20xxx Figure 13. STM32F20x LQFP144 pinout (cid:16) (cid:54)(cid:36)(cid:36) (cid:50)(cid:38)(cid:53)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:16)(cid:48)(cid:34)(cid:25)(cid:48)(cid:34)(cid:24)(cid:34)(cid:47)(cid:47)(cid:52)(cid:48)(cid:34)(cid:23)(cid:48)(cid:34)(cid:22)(cid:48)(cid:34)(cid:21)(cid:48)(cid:34)(cid:20)(cid:48)(cid:34)(cid:19)(cid:48)(cid:39)(cid:17)(cid:21)(cid:54)(cid:36)(cid:36)(cid:54)(cid:51)(cid:51)(cid:48)(cid:39)(cid:17)(cid:20)(cid:48)(cid:39)(cid:17)(cid:19)(cid:48)(cid:39)(cid:17)(cid:18)(cid:48)(cid:39)(cid:17)(cid:17)(cid:48)(cid:39)(cid:17)(cid:16)(cid:48)(cid:39)(cid:25)(cid:48)(cid:36)(cid:23)(cid:48)(cid:36)(cid:22)(cid:54)(cid:36)(cid:36)(cid:54)(cid:51)(cid:51)(cid:48)(cid:36)(cid:21)(cid:48)(cid:36)(cid:20)(cid:48)(cid:36)(cid:19)(cid:48)(cid:36)(cid:18)(cid:48)(cid:36)(cid:17)(cid:48)(cid:36)(cid:16)(cid:48)(cid:35)(cid:17)(cid:18)(cid:48)(cid:35)(cid:17)(cid:17)(cid:48)(cid:35)(cid:17)(cid:16)(cid:48)(cid:33)(cid:17)(cid:21)(cid:48)(cid:33)(cid:17)(cid:20) (cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25) (cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:16) (cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17) (cid:48)(cid:37)(cid:18) (cid:17) (cid:17)(cid:16)(cid:24) (cid:54) (cid:36)(cid:36) (cid:48)(cid:37)(cid:19) (cid:18) (cid:17)(cid:16)(cid:23) (cid:54) (cid:51)(cid:51) (cid:48)(cid:37)(cid:20) (cid:19) (cid:17)(cid:16)(cid:22) (cid:54) (cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:48)(cid:37)(cid:21) (cid:20) (cid:17)(cid:16)(cid:21) (cid:48)(cid:33)(cid:17)(cid:19) (cid:48)(cid:37)(cid:22) (cid:21) (cid:17)(cid:16)(cid:20) (cid:48)(cid:33)(cid:17)(cid:18) (cid:54)(cid:34)(cid:33)(cid:52) (cid:22) (cid:17)(cid:16)(cid:19) (cid:48)(cid:33)(cid:17)(cid:17) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:17) (cid:23) (cid:17)(cid:16)(cid:18) (cid:48)(cid:33)(cid:17)(cid:16) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:24) (cid:17)(cid:16)(cid:17) (cid:48)(cid:33)(cid:25) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:25) (cid:17)(cid:16)(cid:16) (cid:48)(cid:33)(cid:24) (cid:48)(cid:38)(cid:16) (cid:17)(cid:16) (cid:25)(cid:25) (cid:48)(cid:35)(cid:25) (cid:48)(cid:38)(cid:17) (cid:17)(cid:17) (cid:25)(cid:24) (cid:48)(cid:35)(cid:24) (cid:48)(cid:38)(cid:18) (cid:17)(cid:18) (cid:25)(cid:23) (cid:48)(cid:35)(cid:23) (cid:48)(cid:38)(cid:19) (cid:17)(cid:19) (cid:25)(cid:22) (cid:48)(cid:35)(cid:22) (cid:48)(cid:38)(cid:20) (cid:17)(cid:20) (cid:25)(cid:21) (cid:54) (cid:36)(cid:36) (cid:48)(cid:38)(cid:21) (cid:17)(cid:21) (cid:25)(cid:20) (cid:54) (cid:51)(cid:51) (cid:54)(cid:51)(cid:51) (cid:17)(cid:22) (cid:25)(cid:19) (cid:48)(cid:39)(cid:24) (cid:54)(cid:36)(cid:36) (cid:17)(cid:23) (cid:25)(cid:18) (cid:48)(cid:39)(cid:23) (cid:48)(cid:38)(cid:22) (cid:17)(cid:24) (cid:25)(cid:17) (cid:48)(cid:39)(cid:22) (cid:48)(cid:38)(cid:23) (cid:17)(cid:25) (cid:44)(cid:49)(cid:38)(cid:48)(cid:17)(cid:20)(cid:20) (cid:25)(cid:16) (cid:48)(cid:39)(cid:21) (cid:48)(cid:38)(cid:24) (cid:18)(cid:16) (cid:24)(cid:25) (cid:48)(cid:39)(cid:20) (cid:48)(cid:38)(cid:25) (cid:18)(cid:17) (cid:24)(cid:24) (cid:48)(cid:39)(cid:19) (cid:48)(cid:38)(cid:17)(cid:16) (cid:18)(cid:18) (cid:24)(cid:23) (cid:48)(cid:39)(cid:18) (cid:48)(cid:40)(cid:16)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:18)(cid:19) (cid:24)(cid:22) (cid:48)(cid:36)(cid:17)(cid:21) (cid:48)(cid:40)(cid:17)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:18)(cid:20) (cid:24)(cid:21) (cid:48)(cid:36)(cid:17)(cid:20) (cid:46)(cid:50)(cid:51)(cid:52) (cid:18)(cid:21) (cid:24)(cid:20) (cid:54) (cid:36)(cid:36) (cid:48)(cid:35)(cid:16) (cid:18)(cid:22) (cid:24)(cid:19) (cid:54) (cid:51)(cid:51) (cid:48)(cid:35)(cid:17) (cid:18)(cid:23) (cid:24)(cid:18) (cid:48)(cid:36)(cid:17)(cid:19) (cid:48)(cid:35)(cid:18) (cid:18)(cid:24) (cid:24)(cid:17) (cid:48)(cid:36)(cid:17)(cid:18) (cid:48)(cid:35)(cid:19) (cid:18)(cid:25) (cid:24)(cid:16) (cid:48)(cid:36)(cid:17)(cid:17) (cid:54)(cid:36)(cid:36) (cid:19)(cid:16) (cid:23)(cid:25) (cid:48)(cid:36)(cid:17)(cid:16) (cid:54)(cid:51)(cid:51)(cid:33) (cid:19)(cid:17) (cid:23)(cid:24) (cid:48)(cid:36)(cid:25) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:19)(cid:18) (cid:23)(cid:23) (cid:48)(cid:36)(cid:24) (cid:54)(cid:36)(cid:36)(cid:33) (cid:19)(cid:19) (cid:23)(cid:22) (cid:48)(cid:34)(cid:17)(cid:21) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:19)(cid:20) (cid:23)(cid:21) (cid:48)(cid:34)(cid:17)(cid:20) (cid:48)(cid:33)(cid:17) (cid:19)(cid:21) (cid:23)(cid:20) (cid:48)(cid:34)(cid:17)(cid:19) (cid:48)(cid:33)(cid:18) (cid:19)(cid:22) (cid:23)(cid:19) (cid:48)(cid:34)(cid:17)(cid:18) (cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18) (cid:19)(cid:19)(cid:19)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:23)(cid:23)(cid:23) (cid:48)(cid:33)(cid:19)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:33)(cid:20)(cid:48)(cid:33)(cid:21)(cid:48)(cid:33)(cid:22)(cid:48)(cid:33)(cid:23)(cid:48)(cid:35)(cid:20)(cid:48)(cid:35)(cid:21)(cid:48)(cid:34)(cid:16)(cid:48)(cid:34)(cid:17)(cid:48)(cid:34)(cid:18)(cid:48)(cid:38)(cid:17)(cid:17)(cid:48)(cid:38)(cid:17)(cid:18)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:38)(cid:17)(cid:19)(cid:48)(cid:38)(cid:17)(cid:20)(cid:48)(cid:38)(cid:17)(cid:21)(cid:48)(cid:39)(cid:16)(cid:48)(cid:39)(cid:17)(cid:48)(cid:37)(cid:23)(cid:48)(cid:37)(cid:24)(cid:48)(cid:37)(cid:25)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:37)(cid:17)(cid:16)(cid:48)(cid:37)(cid:17)(cid:17)(cid:48)(cid:37)(cid:17)(cid:18)(cid:48)(cid:37)(cid:17)(cid:19)(cid:48)(cid:37)(cid:17)(cid:20)(cid:48)(cid:37)(cid:17)(cid:21)(cid:48)(cid:34)(cid:17)(cid:16)(cid:48)(cid:34)(cid:17)(cid:17) (cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:54)(cid:36)(cid:36) (cid:54) (cid:65)(cid:73)(cid:17)(cid:21)(cid:25)(cid:23)(cid:17)(cid:69) 1. RFU means “reserved for future use”. This pin can be tied to V ,V or left unconnected. DD SS 2. The above figure shows the package top view. 44/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Figure 14. STM32F20x LQFP176 pinout (cid:46) (cid:47) (cid:16) (cid:48)(cid:41)(cid:23)(cid:48)(cid:41)(cid:22)(cid:48)(cid:41)(cid:21)(cid:48)(cid:41)(cid:20)(cid:54)(cid:36)(cid:36)(cid:48)(cid:36)(cid:50)(cid:63)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:16)(cid:48)(cid:34)(cid:25)(cid:48)(cid:34)(cid:24)(cid:34)(cid:47)(cid:47)(cid:52)(cid:48)(cid:34)(cid:23)(cid:48)(cid:34)(cid:22)(cid:48)(cid:34)(cid:21)(cid:48)(cid:34)(cid:20)(cid:48)(cid:34)(cid:19)(cid:48)(cid:39)(cid:17)(cid:21)(cid:54)(cid:36)(cid:36)(cid:54)(cid:51)(cid:51)(cid:48)(cid:39)(cid:17)(cid:20)(cid:48)(cid:39)(cid:17)(cid:19)(cid:48)(cid:39)(cid:17)(cid:18)(cid:48)(cid:39)(cid:17)(cid:17)(cid:48)(cid:39)(cid:17)(cid:16)(cid:48)(cid:39)(cid:25)(cid:48)(cid:36)(cid:23)(cid:48)(cid:36)(cid:22)(cid:54)(cid:36)(cid:36)(cid:54)(cid:51)(cid:51)(cid:48)(cid:36)(cid:21)(cid:48)(cid:36)(cid:20)(cid:48)(cid:36)(cid:19)(cid:48)(cid:36)(cid:18)(cid:48)(cid:36)(cid:17)(cid:48)(cid:36)(cid:16)(cid:48)(cid:35)(cid:17)(cid:18)(cid:48)(cid:35)(cid:17)(cid:17)(cid:48)(cid:35)(cid:17)(cid:16)(cid:48)(cid:33)(cid:17)(cid:21)(cid:48)(cid:33)(cid:17)(cid:20)(cid:54)(cid:36)(cid:36)(cid:54)(cid:51)(cid:51)(cid:48)(cid:41)(cid:19)(cid:48)(cid:41)(cid:18) (cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19) (cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19) (cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17) (cid:48)(cid:37)(cid:18) (cid:17) (cid:17)(cid:19)(cid:18) (cid:48)(cid:41)(cid:17) (cid:48)(cid:37)(cid:19) (cid:18) (cid:17)(cid:19)(cid:17) (cid:48)(cid:41)(cid:16) (cid:48)(cid:37)(cid:20) (cid:19) (cid:17)(cid:19)(cid:16) (cid:48)(cid:40)(cid:17)(cid:21) (cid:48)(cid:37)(cid:21) (cid:20) (cid:17)(cid:18)(cid:25) (cid:48)(cid:40)(cid:17)(cid:20) (cid:48)(cid:37)(cid:22) (cid:21) (cid:17)(cid:18)(cid:24) (cid:48)(cid:40)(cid:17)(cid:19) (cid:54)(cid:34)(cid:33)(cid:52) (cid:22) (cid:17)(cid:18)(cid:23) (cid:54)(cid:36)(cid:36) (cid:48)(cid:41)(cid:24)(cid:13)(cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:18) (cid:23) (cid:17)(cid:18)(cid:22) (cid:54)(cid:51)(cid:51) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:50)(cid:52)(cid:35)(cid:63)(cid:33)(cid:38)(cid:17) (cid:24) (cid:17)(cid:18)(cid:21) (cid:54)(cid:35)(cid:33)(cid:48)(cid:63)(cid:18) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:25) (cid:17)(cid:18)(cid:20) (cid:48)(cid:33)(cid:17)(cid:19) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:17)(cid:16) (cid:17)(cid:18)(cid:19) (cid:48)(cid:33)(cid:17)(cid:18) (cid:48)(cid:41)(cid:25) (cid:17)(cid:17) (cid:17)(cid:18)(cid:18) (cid:48)(cid:33)(cid:17)(cid:17) (cid:48)(cid:41)(cid:17)(cid:16) (cid:17)(cid:18) (cid:17)(cid:18)(cid:17) (cid:48)(cid:33)(cid:17)(cid:16) (cid:48)(cid:41)(cid:17)(cid:17) (cid:17)(cid:19) (cid:17)(cid:18)(cid:16) (cid:48)(cid:33)(cid:25) (cid:54)(cid:51)(cid:51) (cid:17)(cid:20) (cid:17)(cid:17)(cid:25) (cid:48)(cid:33)(cid:24) (cid:54)(cid:36)(cid:36) (cid:17)(cid:21) (cid:17)(cid:17)(cid:24) (cid:48)(cid:35)(cid:25) (cid:48)(cid:38)(cid:16) (cid:17)(cid:22) (cid:17)(cid:17)(cid:23) (cid:48)(cid:35)(cid:24) (cid:48)(cid:38)(cid:17) (cid:17)(cid:23) (cid:17)(cid:17)(cid:22) (cid:48)(cid:35)(cid:23) (cid:48)(cid:38)(cid:18) (cid:17)(cid:24) (cid:17)(cid:17)(cid:21) (cid:48)(cid:35)(cid:22) (cid:48)(cid:38)(cid:19) (cid:17)(cid:25) (cid:17)(cid:17)(cid:20) (cid:54)(cid:36)(cid:36) (cid:48)(cid:38)(cid:20) (cid:18)(cid:16) (cid:17)(cid:17)(cid:19) (cid:54)(cid:51)(cid:51) (cid:48)(cid:38)(cid:21) (cid:18)(cid:17) (cid:44)(cid:49)(cid:38)(cid:48)(cid:17)(cid:23)(cid:22) (cid:17)(cid:17)(cid:18) (cid:48)(cid:39)(cid:24) (cid:54)(cid:51)(cid:51) (cid:18)(cid:18) (cid:17)(cid:17)(cid:17) (cid:48)(cid:39)(cid:23) (cid:54)(cid:36)(cid:36) (cid:18)(cid:19) (cid:17)(cid:17)(cid:16) (cid:48)(cid:39)(cid:22) (cid:48)(cid:38)(cid:22) (cid:18)(cid:20) (cid:17)(cid:16)(cid:25) (cid:48)(cid:39)(cid:21) (cid:48)(cid:38)(cid:23) (cid:18)(cid:21) (cid:17)(cid:16)(cid:24) (cid:48)(cid:39)(cid:20) (cid:48)(cid:38)(cid:24) (cid:18)(cid:22) (cid:17)(cid:16)(cid:23) (cid:48)(cid:39)(cid:19) (cid:48)(cid:38)(cid:25) (cid:18)(cid:23) (cid:17)(cid:16)(cid:22) (cid:48)(cid:39)(cid:18) (cid:48)(cid:38)(cid:17)(cid:16) (cid:18)(cid:24) (cid:17)(cid:16)(cid:21) (cid:48)(cid:36)(cid:17)(cid:21) (cid:48)(cid:40)(cid:16)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:18)(cid:25) (cid:17)(cid:16)(cid:20) (cid:48)(cid:36)(cid:17)(cid:20) (cid:48)(cid:40)(cid:17)(cid:13)(cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:19)(cid:16) (cid:17)(cid:16)(cid:19) (cid:54)(cid:36)(cid:36) (cid:46)(cid:50)(cid:51)(cid:52) (cid:19)(cid:17) (cid:17)(cid:16)(cid:18) (cid:54)(cid:51)(cid:51) (cid:48)(cid:35)(cid:16) (cid:19)(cid:18) (cid:17)(cid:16)(cid:17) (cid:48)(cid:36)(cid:17)(cid:19) (cid:48)(cid:35)(cid:17) (cid:19)(cid:19) (cid:17)(cid:16)(cid:16) (cid:48)(cid:36)(cid:17)(cid:18) (cid:48)(cid:35)(cid:18) (cid:19)(cid:20) (cid:25)(cid:25) (cid:48)(cid:36)(cid:17)(cid:17) (cid:48)(cid:35)(cid:19) (cid:19)(cid:21) (cid:25)(cid:24) (cid:48)(cid:36)(cid:17)(cid:16) (cid:54)(cid:36)(cid:36) (cid:19)(cid:22) (cid:25)(cid:23) (cid:48)(cid:36)(cid:25) (cid:54)(cid:51)(cid:51)(cid:33) (cid:19)(cid:23) (cid:25)(cid:22) (cid:48)(cid:36)(cid:24) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:19)(cid:24) (cid:25)(cid:21) (cid:48)(cid:34)(cid:17)(cid:21) (cid:54)(cid:36)(cid:36)(cid:33) (cid:19)(cid:25) (cid:25)(cid:20) (cid:48)(cid:34)(cid:17)(cid:20) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:20)(cid:16) (cid:25)(cid:19) (cid:48)(cid:34)(cid:17)(cid:19) (cid:48)(cid:33)(cid:17) (cid:20)(cid:17) (cid:25)(cid:18) (cid:48)(cid:34)(cid:17)(cid:18) (cid:48)(cid:33)(cid:18) (cid:20)(cid:18) (cid:25)(cid:17) (cid:54)(cid:36)(cid:36) (cid:48)(cid:40)(cid:18) (cid:20)(cid:19) (cid:25)(cid:16) (cid:54)(cid:51)(cid:51) (cid:48)(cid:40)(cid:19) (cid:20)(cid:20) (cid:24)(cid:25) (cid:48)(cid:40)(cid:17)(cid:18) (cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24) (cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:23)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24)(cid:24) (cid:48)(cid:40)(cid:20)(cid:48)(cid:40)(cid:21)(cid:48)(cid:33)(cid:19)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:33)(cid:20)(cid:48)(cid:33)(cid:21)(cid:48)(cid:33)(cid:22)(cid:48)(cid:33)(cid:23)(cid:48)(cid:35)(cid:20)(cid:48)(cid:35)(cid:21)(cid:48)(cid:34)(cid:16)(cid:48)(cid:34)(cid:17)(cid:48)(cid:34)(cid:18)(cid:48)(cid:38)(cid:17)(cid:17)(cid:48)(cid:38)(cid:17)(cid:18)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:38)(cid:17)(cid:19)(cid:48)(cid:38)(cid:17)(cid:20)(cid:48)(cid:38)(cid:17)(cid:21)(cid:48)(cid:39)(cid:16)(cid:48)(cid:39)(cid:17)(cid:48)(cid:37)(cid:23)(cid:48)(cid:37)(cid:24)(cid:48)(cid:37)(cid:25)(cid:54)(cid:51)(cid:51)(cid:54)(cid:36)(cid:36)(cid:48)(cid:37)(cid:17)(cid:16)(cid:48)(cid:37)(cid:17)(cid:17)(cid:48)(cid:37)(cid:17)(cid:18)(cid:48)(cid:37)(cid:17)(cid:19)(cid:48)(cid:37)(cid:17)(cid:20)(cid:48)(cid:37)(cid:17)(cid:21)(cid:48)(cid:34)(cid:17)(cid:16)(cid:48)(cid:34)(cid:17)(cid:17) (cid:35)(cid:33)(cid:48)(cid:63)(cid:17)(cid:54)(cid:36)(cid:36)(cid:48)(cid:40)(cid:22)(cid:48)(cid:40)(cid:23)(cid:48)(cid:40)(cid:24)(cid:48)(cid:40)(cid:25)(cid:48)(cid:40)(cid:17)(cid:16)(cid:48)(cid:40)(cid:17)(cid:17) (cid:54) (cid:65)(cid:73)(cid:17)(cid:21)(cid:25)(cid:23)(cid:18)(cid:69) 1. RFU means “reserved for future use”. This pin can be tied to V ,V or left unconnected. DD SS 2. The above figure shows the package top view. DocID15818 Rev 15 45/184 183

Pinouts and pin description STM32F20xxx Figure 15. STM32F20x UFBGA176 ballout (cid:20) (cid:21) (cid:22)(cid:22) (cid:23) (cid:24) (cid:25) (cid:26) (cid:27) (cid:28) (cid:20)(cid:19) (cid:20)(cid:20) (cid:20)(cid:21) (cid:20)(cid:22) (cid:20)(cid:23) (cid:20)(cid:24) (cid:36) (cid:51)(cid:40)(cid:22) (cid:51)(cid:40)(cid:21) (cid:51)(cid:40)(cid:20) (cid:51)(cid:40)(cid:19) (cid:51)(cid:37)(cid:27) (cid:51)(cid:37)(cid:24) (cid:51)(cid:42)(cid:20)(cid:23) (cid:51)(cid:42)(cid:20)(cid:22) (cid:51)(cid:37)(cid:23) (cid:51)(cid:37)(cid:22) (cid:51)(cid:39)(cid:26) (cid:51)(cid:38)(cid:20)(cid:21) (cid:51)(cid:36)(cid:20)(cid:24) (cid:51)(cid:36)(cid:20)(cid:23) (cid:51)(cid:36)(cid:20)(cid:22) (cid:37) (cid:51)(cid:40)(cid:23) (cid:51)(cid:40)(cid:24) (cid:51)(cid:40)(cid:25) (cid:51)(cid:37)(cid:28) (cid:51)(cid:37)(cid:26) (cid:51)(cid:37)(cid:25) (cid:51)(cid:42)(cid:20)(cid:24) (cid:51)(cid:42)(cid:20)(cid:21) (cid:51)(cid:42)(cid:20)(cid:20) (cid:51)(cid:42)(cid:20)(cid:19) (cid:51)(cid:39)(cid:25) (cid:51)(cid:39)(cid:19) (cid:51)(cid:38)(cid:20)(cid:20) (cid:51)(cid:38)(cid:20)(cid:19) (cid:51)(cid:36)(cid:20)(cid:21) (cid:38) (cid:57)(cid:37)(cid:36)(cid:55) (cid:51)(cid:44)(cid:26) (cid:51)(cid:44)(cid:25) (cid:51)(cid:44)(cid:24) (cid:57)(cid:39)(cid:39) (cid:53)(cid:41)(cid:56) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:51)(cid:42)(cid:28) (cid:51)(cid:39)(cid:24) (cid:51)(cid:39)(cid:20) (cid:51)(cid:44)(cid:22) (cid:51)(cid:44)(cid:21) (cid:51)(cid:36)(cid:20)(cid:20) (cid:51)(cid:38)(cid:20)(cid:22)(cid:16) (cid:51)(cid:44)(cid:27)(cid:16) (cid:39) (cid:51)(cid:44)(cid:28) (cid:51)(cid:44)(cid:23) (cid:57)(cid:54)(cid:54) (cid:37)(cid:50)(cid:50)(cid:55)(cid:19) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:51)(cid:39)(cid:23) (cid:51)(cid:39)(cid:22) (cid:51)(cid:39)(cid:21) (cid:51)(cid:43)(cid:20)(cid:24) (cid:51)(cid:44)(cid:20) (cid:51)(cid:36)(cid:20)(cid:19) (cid:55)(cid:36)(cid:48)(cid:51)(cid:20) (cid:55)(cid:36)(cid:48)(cid:51)(cid:21)(cid:3) (cid:51)(cid:38)(cid:20)(cid:23)(cid:16) (cid:40) (cid:51)(cid:41)(cid:19) (cid:51)(cid:44)(cid:20)(cid:19) (cid:51)(cid:44)(cid:20)(cid:20) (cid:51)(cid:43)(cid:20)(cid:22) (cid:51)(cid:43)(cid:20)(cid:23) (cid:51)(cid:44)(cid:19) (cid:51)(cid:36)(cid:28) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:41) (cid:51)(cid:38)(cid:20)(cid:24)(cid:16) (cid:57)(cid:54)(cid:54) (cid:57)(cid:39)(cid:39) (cid:51)(cid:43)(cid:21) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:38)(cid:36)(cid:51)(cid:66)(cid:21) (cid:51)(cid:38)(cid:28) (cid:51)(cid:36)(cid:27) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:50)(cid:56)(cid:55) (cid:51)(cid:43)(cid:19)(cid:16) (cid:42) (cid:57)(cid:54)(cid:54) (cid:57)(cid:39)(cid:39) (cid:51)(cid:43)(cid:22) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:39)(cid:39) (cid:51)(cid:38)(cid:27) (cid:51)(cid:38)(cid:26) (cid:50)(cid:54)(cid:38)(cid:66)(cid:44)(cid:49) (cid:51)(cid:43)(cid:20)(cid:16) (cid:43) (cid:51)(cid:41)(cid:21) (cid:51)(cid:41)(cid:20) (cid:51)(cid:43)(cid:23) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:39)(cid:39) (cid:51)(cid:42)(cid:27) (cid:51)(cid:38)(cid:25) (cid:50)(cid:54)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55) (cid:45) (cid:49)(cid:53)(cid:54)(cid:55) (cid:51)(cid:41)(cid:22)(cid:3) (cid:51)(cid:41)(cid:23)(cid:3) (cid:51)(cid:43)(cid:24) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:51)(cid:42)(cid:26) (cid:51)(cid:42)(cid:25) (cid:46) (cid:51)(cid:41)(cid:26) (cid:51)(cid:41)(cid:25) (cid:51)(cid:41)(cid:24)(cid:3) (cid:57)(cid:39)(cid:39) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:51)(cid:43)(cid:20)(cid:21) (cid:51)(cid:42)(cid:24) (cid:51)(cid:42)(cid:23) (cid:51)(cid:42)(cid:22) (cid:47) (cid:51)(cid:41)(cid:20)(cid:19) (cid:51)(cid:41)(cid:28) (cid:51)(cid:41)(cid:27) (cid:53)(cid:40)(cid:42)(cid:50)(cid:41)(cid:41) (cid:51)(cid:43)(cid:20)(cid:20) (cid:51)(cid:43)(cid:20)(cid:19) (cid:51)(cid:39)(cid:20)(cid:24) (cid:51)(cid:42)(cid:21) (cid:48) (cid:57)(cid:54)(cid:54)(cid:36) (cid:51)(cid:38)(cid:19) (cid:51)(cid:38)(cid:20) (cid:51)(cid:38)(cid:21) (cid:51)(cid:38)(cid:22) (cid:51)(cid:37)(cid:21) (cid:51)(cid:42)(cid:20) (cid:57)(cid:54)(cid:54) (cid:57)(cid:54)(cid:54) (cid:57)(cid:38)(cid:36)(cid:51)(cid:66)(cid:20) (cid:51)(cid:43)(cid:25) (cid:51)(cid:43)(cid:27) (cid:51)(cid:43)(cid:28) (cid:51)(cid:39)(cid:20)(cid:23) (cid:51)(cid:39)(cid:20)(cid:22) (cid:51)(cid:36)(cid:19)(cid:16) (cid:49) (cid:57)(cid:53)(cid:40)(cid:41)(cid:16) (cid:51)(cid:36)(cid:20) (cid:58)(cid:46)(cid:56)(cid:51) (cid:51)(cid:36)(cid:23) (cid:51)(cid:38)(cid:23) (cid:51)(cid:41)(cid:20)(cid:22) (cid:51)(cid:42)(cid:19) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:51)(cid:40)(cid:20)(cid:22) (cid:51)(cid:43)(cid:26) (cid:51)(cid:39)(cid:20)(cid:21) (cid:51)(cid:39)(cid:20)(cid:20) (cid:51)(cid:39)(cid:20)(cid:19) (cid:51) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14) (cid:51)(cid:36)(cid:21) (cid:51)(cid:36)(cid:25) (cid:51)(cid:36)(cid:24) (cid:51)(cid:38)(cid:24) (cid:51)(cid:41)(cid:20)(cid:21) (cid:51)(cid:41)(cid:20)(cid:24) (cid:51)(cid:40)(cid:27) (cid:51)(cid:40)(cid:28) (cid:51)(cid:40)(cid:20)(cid:20) (cid:51)(cid:40)(cid:20)(cid:23) (cid:51)(cid:37)(cid:20)(cid:21) (cid:51)(cid:37)(cid:20)(cid:22) (cid:51)(cid:39)(cid:28) (cid:51)(cid:39)(cid:27) (cid:53) (cid:57)(cid:39)(cid:39)(cid:36) (cid:51)(cid:36)(cid:22) (cid:51)(cid:36)(cid:26) (cid:51)(cid:37)(cid:20) (cid:51)(cid:37)(cid:19) (cid:51)(cid:41)(cid:20)(cid:20) (cid:51)(cid:41)(cid:20)(cid:23) (cid:51)(cid:40)(cid:26) (cid:51)(cid:40)(cid:20)(cid:19) (cid:51)(cid:40)(cid:20)(cid:21) (cid:51)(cid:40)(cid:20)(cid:24) (cid:51)(cid:37)(cid:20)(cid:19) (cid:51)(cid:37)(cid:20)(cid:20) (cid:51)(cid:37)(cid:20)(cid:23)(cid:3) (cid:51)(cid:37)(cid:20)(cid:24) (cid:65)(cid:73)(cid:17)(cid:23)(cid:18)(cid:25)(cid:19)(cid:67) 1. RFU means “reserved for future use”. This pin can be tied to V ,V or left unconnected. DD SS 2. The above figure shows the package top view. Table 7. Legend/abbreviations used in the pinout table Name Abbreviation Definition Unless otherwise specified in brackets below the pin name, the pin function during and after Pin name reset is the same as the actual pin name S Supply pin Pin type I Input only pin I/O Input/ output pin FT 5 V tolerant I/O TTa 3.3 V tolerant I/O I/O structure B Dedicated BOOT0 pin RST Bidirectional reset pin with embedded weak pull-up resistor Notes Unless otherwise specified by a note, all I/Os are set as floating inputs during and after reset Alternate Functions selected through GPIOx_AFR registers functions Additional Functions directly selected/enabled through peripheral registers functions 46/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L WL L L L UF I/ TRACECLK, FSMC_A23, - - 1 1 1 A2 PE2 I/O FT - - ETH_MII_TXD3, EVENTOUT TRACED0,FSMC_A19, - - 2 2 2 A1 PE3 I/O FT - - EVENTOUT TRACED1,FSMC_A20, - - 3 3 3 B1 PE4 I/O FT - - DCMI_D4, EVENTOUT TRACED2, FSMC_A21, - - 4 4 4 B2 PE5 I/O FT - TIM9_CH1, DCMI_D6, - EVENTOUT TRACED3, FSMC_A22, - - 5 5 5 B3 PE6 I/O FT - TIM9_CH2, DCMI_D7, - EVENTOUT 1 A9 6 6 6 C1 V S - - - BAT - - - - 7 D2 PI8 I/O FT (2)(3) EVENTOUT RTC_AF2 2 B8 7 7 8 D1 PC13 I/O FT (2)(3) EVENTOUT RTC_AF1 PC14/OSC32_IN 3 B9 8 8 9 E1 I/O FT (2)(3) EVENTOUT OSC32_IN(4) (PC14) PC15-OSC32_OUT 4 C9 9 9 10 F1 I/O FT (2)(3) EVENTOUT OSC32_OUT(4) (PC15) - - - - 11 D3 PI9 I/O FT - CAN1_RX,EVENTOUT - ETH_MII_RX_ER, - - - - 12 E3 PI10 I/O FT - - EVENTOUT OTG_HS_ULPI_DIR, - - - - 13 E4 PI11 I/O FT - - EVENTOUT - - - - 14 F2 V S - - - SS - - - - 15 F3 V S - - - DD FSMC_A0, I2C2_SDA, - - - 10 16 E2 PF0 I/O FT - - EVENTOUT FSMC_A1, I2C2_SCL, - - - 11 17 H3 PF1 I/O FT - - EVENTOUT FSMC_A2, I2C2_SMBA, - - - 12 18 H2 PF2 I/O FT - - EVENTOUT - - - 13 19 J2 PF3 I/O FT (4) FSMC_A3, EVENTOUT ADC3_IN9 DocID15818 Rev 15 47/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U - - - 14 20 J3 PF4 I/O FT (4) FSMC_A4, EVENTOUT ADC3_IN14 - - - 15 21 K3 PF5 I/O FT (4) FSMC_A5, EVENTOUT ADC3_IN15 - H9 10 16 22 G2 V S - - - - SS - - 11 17 23 G3 V S - - - - DD TIM10_CH1, FSMC_NIORD, - - - 18 24 K2 PF6 I/O FT (4) ADC3_IN4 EVENTOUT TIM11_CH1,FSMC_NREG, - - - 19 25 K1 PF7 I/O FT (4) ADC3_IN5 EVENTOUT TIM13_CH1, - - - 20 26 L3 PF8 I/O FT (4) ADC3_IN6 FSMC_NIOWR, EVENTOUT TIM14_CH1, FSMC_CD, - - - 21 27 L2 PF9 I/O FT (4) ADC3_IN7 EVENTOUT - - - 22 28 L1 PF10 I/O FT (4) FSMC_INTR, EVENTOUT ADC3_IN8 PH0/OSC_IN 5 E9 12 23 29 G1 I/O FT - EVENTOUT OSC_IN(4) (PH0) PH1/OSC_OUT 6 F9 13 24 30 H1 I/O FT - EVENTOUT OSC_OUT(4) (PH1) 7 E8 14 25 31 J1 NRST I/O - - - OTG_HS_ULPI_STP, ADC123_ 8 G9 15 26 32 M2 PC0 I/O FT (4) EVENTOUT IN10 ADC123_ 9 F8 16 27 33 M3 PC1 I/O FT (4) ETH_MDC, EVENTOUT IN11 SPI2_MISO, ADC123_ 10 D7 17 28 34 M4 PC2 I/O FT (4) OTG_HS_ULPI_DIR, IN12 ETH_MII_TXD2, EVENTOUT SPI2_MOSI, I2S2_SD, OTG_HS_ULPI_NXT, ADC123_ 11 G8 18 29 35 M5 PC3 I/O FT (4) ETH_MII_TX_CLK, IN13 EVENTOUT - - 19 30 36 - V S - - - - DD 12 - 20 31 37 M1 V S - - - - SSA - - - - - N1 V S - - - - REF- - F7 21 32 38 P1 V S - - - - REF+ 48/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U 13 - 22 33 39 R1 V S - - - - DDA USART2_CTS, UART4_TX, ETH_MII_CRS, PA0-WKUP ADC123_IN0, 14 E7 23 34 40 N3 I/O FT (4)(5) TIM2_CH1_ETR, (PA0) WKUP TIM5_CH1, TIM8_ETR, EVENTOUT USART2_RTS, UART4_RX, ETH_RMII_REF_CLK, 15 H8 24 35 41 N2 PA1 I/O FT (4) ETH_MII_RX_CLK, ADC123_IN1 TIM5_CH2, TIM2_CH2, EVENTOUT USART2_TX,TIM5_CH3, 16 J9 25 36 42 P2 PA2 I/O FT (4) TIM9_CH1, TIM2_CH3, ADC123_IN2 ETH_MDIO, EVENTOUT - - - - 43 F4 PH2 I/O FT - ETH_MII_CRS, EVENTOUT - - - - - 44 G4 PH3 I/O FT - ETH_MII_COL, EVENTOUT - I2C2_SCL, - - - - 45 H4 PH4 I/O FT - OTG_HS_ULPI_NXT, - EVENTOUT - - - - 46 J4 PH5 I/O FT - I2C2_SDA, EVENTOUT - USART2_RX, TIM5_CH4, TIM9_CH2, TIM2_CH4, 17 G7 26 37 47 R2 PA3 I/O FT (4) ADC123_IN3 OTG_HS_ULPI_D0, ETH_MII_COL, EVENTOUT 18 F1 27 38 48 - V S - - - - SS H7 L4 REGOFF I/O - - - - 19 E1 28 39 49 K4 V S - - - - DD SPI1_NSS, SPI3_NSS, USART2_CK, ADC12_IN4, 20 J8 29 40 50 N4 PA4 I/O TTa (4) DCMI_HSYNC, DAC_OUT1 OTG_HS_SOF, I2S3_WS, EVENTOUT SPI1_SCK, OTG_HS_ULPI_CK, ADC12_IN5, 21 H6 30 41 51 P4 PA5 I/O TTa (4) TIM2_CH1_ETR, DAC_OUT2 TIM8_CH1N, EVENTOUT DocID15818 Rev 15 49/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U SPI1_MISO, TIM8_BKIN, TIM13_CH1, DCMI_PIXCLK, 22 H5 31 42 52 P3 PA6 I/O FT (4) ADC12_IN6 TIM3_CH1, TIM1_BKIN, EVENTOUT SPI1_MOSI, TIM8_CH1N, TIM14_CH1, TIM3_CH2, ETH_MII_RX_DV, 23 J7 32 43 53 R3 PA7 I/O FT (4) ADC12_IN7 TIM1_CH1N, ETH_RMII_CRS_DV, EVENTOUT ETH_RMII_RXD0, 24 H4 33 44 54 N5 PC4 I/O FT (4) ETH_MII_RXD0, ADC12_IN14 EVENTOUT ETH_RMII_RXD1, 25 G3 34 45 55 P5 PC5 I/O FT (4) ETH_MII_RXD1, ADC12_IN15 EVENTOUT TIM3_CH3, TIM8_CH2N, OTG_HS_ULPI_D1, 26 J6 35 46 56 R5 PB0 I/O FT (4) ADC12_IN8 ETH_MII_RXD2, TIM1_CH2N, EVENTOUT TIM3_CH4, TIM8_CH3N, OTG_HS_ULPI_D2, 27 J5 36 47 57 R4 PB1 I/O FT (4) ADC12_IN9 ETH_MII_RXD3, TIM1_CH3N, EVENTOUT 28 J4 37 48 58 M6 PB2/BOOT1 (PB2) I/O FT - EVENTOUT - - - - 49 59 R6 PF11 I/O FT - DCMI_D12, EVENTOUT - - - - 50 60 P6 PF12 I/O FT - FSMC_A6, EVENTOUT - - - - 51 61 M8 V S - - - SS - - - 52 62 N8 V S - - - DD - - - 53 63 N6 PF13 I/O FT - FSMC_A7, EVENTOUT - - - - 54 64 R7 PF14 I/O FT - FSMC_A8, EVENTOUT - - - - 55 65 P7 PF15 I/O FT - FSMC_A9, EVENTOUT - - - - 56 66 N7 PG0 I/O FT - FSMC_A10, EVENTOUT - - - - 57 67 M7 PG1 I/O FT - FSMC_A11, EVENTOUT - 50/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U FSMC_D4,TIM1_ETR, - - 38 58 68 R8 PE7 I/O FT - - EVENTOUT FSMC_D5,TIM1_CH1N, - - 39 59 69 P8 PE8 I/O FT - - EVENTOUT FSMC_D6,TIM1_CH1, - - 40 60 70 P9 PE9 I/O FT - - EVENTOUT - - - 61 71 M9 V S - - - SS - - - 62 72 N9 V S - - - DD FSMC_D7,TIM1_CH2N, - - 41 63 73 R9 PE10 I/O FT - - EVENTOUT FSMC_D8,TIM1_CH2, - - 42 64 74 P10 PE11 I/O FT - - EVENTOUT FSMC_D9,TIM1_CH3N, - - 43 65 75 R10 PE12 I/O FT - - EVENTOUT FSMC_D10,TIM1_CH3, - - 44 66 76 N11 PE13 I/O FT - - EVENTOUT FSMC_D11,TIM1_CH4, - - 45 67 77 P11 PE14 I/O FT - - EVENTOUT FSMC_D12,TIM1_BKIN, - - 46 68 78 R11 PE15 I/O FT - - EVENTOUT SPI2_SCK, I2S2_SCK, I2C2_SCL,USART3_TX,OT 29 H3 47 69 79 R12 PB10 I/O FT - G_HS_ULPI_D3,ETH_MII_R - X_ER,TIM2_CH3, EVENTOUT I2C2_SDA, USART3_RX, OTG_HS_ULPI_D4, 30 J2 48 70 80 R13 PB11 I/O FT - ETH_RMII_TX_EN, - ETH_MII_TX_EN, TIM2_CH4, EVENTOUT 31 J3 49 71 81 M10 V S - - - CAP_1 32 - 50 72 82 N10 V S - - - DD I2C2_SMBA, TIM12_CH1, - - - - 83 M11 PH6 I/O FT - ETH_MII_RXD2, - EVENTOUT DocID15818 Rev 15 51/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U I2C3_SCL, ETH_MII_RXD3, - - - - 84 N12 PH7 I/O FT - - EVENTOUT I2C3_SDA, DCMI_HSYNC, - - - - 85 M12 PH8 I/O FT - - EVENTOUT I2C3_SMBA, TIM12_CH2, - - - - 86 M13 PH9 I/O FT - - DCMI_D0, EVENTOUT TIM5_CH1, DCMI_D1, - - - - 87 L13 PH10 I/O FT - - EVENTOUT TIM5_CH2, DCMI_D2, - - - - 88 L12 PH11 I/O FT - - EVENTOUT TIM5_CH3, DCMI_D3, - - - - 89 K12 PH12 I/O FT - - EVENTOUT - - - - 90 H12 V S - - - - SS - - - - 91 J12 V S - - - - DD SPI2_NSS, I2S2_WS, I2C2_SMBA, USART3_CK, TIM1_BKIN, CAN2_RX, 33 J1 51 73 92 P12 PB12 I/O FT - OTG_HS_ULPI_D5, - ETH_RMII_TXD0, ETH_MII_TXD0, OTG_HS_ID, EVENTOUT SPI2_SCK, I2S2_SCK, USART3_CTS, TIM1_CH1N, CAN2_TX, OTG_HS_ 34 H2 52 74 93 P13 PB13 I/O FT - OTG_HS_ULPI_D6, VBUS ETH_RMII_TXD1, ETH_MII_TXD1, EVENTOUT SPI2_MISO, TIM1_CH2N, TIM12_CH1, OTG_HS_DM 35 H1 53 75 94 R14 PB14 I/O FT - - USART3_RTS, TIM8_CH2N, EVENTOUT SPI2_MOSI, I2S2_SD, TIM1_CH3N, TIM8_CH3N, 36 G1 54 76 95 R15 PB15 I/O FT - - TIM12_CH2, OTG_HS_DP, RTC_50Hz, EVENTOUT FSMC_D13, USART3_TX, - - 55 77 96 P15 PD8 I/O FT - - EVENTOUT 52/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U FSMC_D14, USART3_RX, - - 56 78 97 P14 PD9 I/O FT - - EVENTOUT FSMC_D15, USART3_CK, - - 57 79 98 N15 PD10 I/O FT - - EVENTOUT FSMC_A16,USART3_CTS, - - 58 80 99 N14 PD11 I/O FT - - EVENTOUT FSMC_A17,TIM4_CH1, - - 59 81 100 N13 PD12 I/O FT - - USART3_RTS, EVENTOUT FSMC_A18,TIM4_CH2, - - 60 82 101 M15 PD13 I/O FT - - EVENTOUT - - - 83 102 - V S - - - - SS - - - 84 103 J13 V S - - - - DD FSMC_D0,TIM4_CH3, - - 61 85 104 M14 PD14 I/O FT - - EVENTOUT FSMC_D1,TIM4_CH4, - - 62 86 105 L14 PD15 I/O FT - - EVENTOUT - - - 87 106 L15 PG2 I/O FT - FSMC_A12, EVENTOUT - - - - 88 107 K15 PG3 I/O FT - FSMC_A13, EVENTOUT - - - - 89 108 K14 PG4 I/O FT - FSMC_A14, EVENTOUT - - - - 90 109 K13 PG5 I/O FT - FSMC_A15, EVENTOUT - - - - 91 110 J15 PG6 I/O FT - FSMC_INT2, EVENTOUT - FSMC_INT3 ,USART6_CK, - - - 92 111 J14 PG7 I/O FT - - EVENTOUT USART6_RTS, - - - 93 112 H14 PG8 I/O FT - ETH_PPS_OUT, - EVENTOUT - - - 94 113 G12 V S - - - - SS - - - 95 114 H13 V S - - - - DD I2S2_MCK, TIM8_CH1, SDIO_D6, USART6_TX, 37 G2 63 96 115 H15 PC6 I/O FT - - DCMI_D0, TIM3_CH1, EVENTOUT DocID15818 Rev 15 53/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U I2S3_MCK, TIM8_CH2, SDIO_D7, USART6_RX, 38 F2 64 97 116 G15 PC7 I/O FT - - DCMI_D1, TIM3_CH2, EVENTOUT TIM8_CH3,SDIO_D0, 39 F3 65 98 117 G14 PC8 I/O FT - TIM3_CH3, USART6_CK, - DCMI_D2, EVENTOUT I2S2_CKIN, I2S3_CKIN, MCO2, TIM8_CH4, 40 D1 66 99 118 F14 PC9 I/O FT - SDIO_D1, I2C3_SDA, - DCMI_D3, TIM3_CH4, EVENTOUT MCO1, USART1_CK, 41 E2 67 100119 F15 PA8 I/O FT - TIM1_CH1, I2C3_SCL, - OTG_FS_SOF, EVENTOUT USART1_TX, TIM1_CH2, OTG_FS_ 42 E3 68 101120 E15 PA9 I/O FT - I2C3_SMBA, DCMI_D0, VBUS EVENTOUT USART1_RX, TIM1_CH3, 43 D3 69 102121 D15 PA10 I/O FT - OTG_FS_ID,DCMI_D1, - EVENTOUT USART1_CTS, CAN1_RX, 44 D2 70 103122 C15 PA11 I/O FT - TIM1_CH4,OTG_FS_DM, - EVENTOUT USART1_RTS, CAN1_TX, 45 C1 71 104123 B15 PA12 I/O FT - TIM1_ETR, OTG_FS_DP, - EVENTOUT PA13 46 B2 72 105124 A15 I/O FT - JTMS-SWDIO, EVENTOUT - (JTMS-SWDIO) 47 C2 73 106125 F13 V S - - - - CAP_2 - B1 74 107126 F12 V S - - - - SS 48 A8 75 108127 G13 V S - - - - DD TIM8_CH1N, CAN1_TX, - - - - 128 E12 PH13 I/O FT - - EVENTOUT TIM8_CH2N, DCMI_D4, - - - - 129 E13 PH14 I/O FT - - EVENTOUT 54/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U TIM8_CH3N, DCMI_D11, - - - - 130 D13 PH15 I/O FT - - EVENTOUT TIM5_CH4, SPI2_NSS, - - - - 131 E14 PI0 I/O FT - I2S2_WS, DCMI_D13, - EVENTOUT SPI2_SCK, I2S2_SCK, - - - - 132 D14 PI1 I/O FT - - DCMI_D8, EVENTOUT TIM8_CH4 ,SPI2_MISO, - - - - 133 C14 PI2 I/O FT - - DCMI_D9, EVENTOUT TIM8_ETR, SPI2_MOSI, - - - - 134 C13 PI3 I/O FT - I2S2_SD, DCMI_D10, - EVENTOUT - - - - 135 D9 V S - - - - SS - - - - 136 C9 V S - - - - DD PA14 49 A1 76 109137 A14 I/O FT - JTCK-SWCLK, EVENTOUT - (JTCK-SWCLK) JTDI, SPI3_NSS, 50 A2 77 110138 A13 PA15 (JTDI) I/O FT - I2S3_WS,TIM2_CH1_ETR, - SPI1_NSS, EVENTOUT SPI3_SCK, I2S3_SCK, UART4_TX, SDIO_D2, 51 B3 78 111139 B14 PC10 I/O FT - - DCMI_D8, USART3_TX, EVENTOUT UART4_RX, SPI3_MISO, SDIO_D3, 52 C3 79 112140 B13 PC11 I/O FT - - DCMI_D4,USART3_RX, EVENTOUT UART5_TX, SDIO_CK, DCMI_D9, SPI3_MOSI, 53 A3 80 113141 A12 PC12 I/O FT - - I2S3_SD, USART3_CK, EVENTOUT FSMC_D2,CAN1_RX, - - 81 114142 B12 PD0 I/O FT - - EVENTOUT FSMC_D3, CAN1_TX, - - 82 115143 C12 PD1 I/O FT - - EVENTOUT DocID15818 Rev 15 55/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U TIM3_ETR,UART5_RX, 54 C7 83 116144 D12 PD2 I/O FT - SDIO_CMD, DCMI_D11, - EVENTOUT FSMC_CLK,USART2_CTS, - - 84 117145 D11 PD3 I/O FT - - EVENTOUT FSMC_NOE, USART2_RTS, - - 85 118146 D10 PD4 I/O FT - - EVENTOUT FSMC_NWE,USART2_TX, - - 86 119147 C11 PD5 I/O FT - - EVENTOUT - - - 120148 D8 V S - - - - SS - - - 121149 C8 V S - - - - DD FSMC_NWAIT, - - 87 122150 B11 PD6 I/O FT - - USART2_RX, EVENTOUT USART2_CK,FSMC_NE1, - - 88 123151 A11 PD7 I/O FT - - FSMC_NCE2, EVENTOUT USART6_RX, - - - 124152 C10 PG9 I/O FT - FSMC_NE2,FSMC_NCE3, - EVENTOUT FSMC_NCE4_1, - - - 125153 B10 PG10 I/O FT - - FSMC_NE3, EVENTOUT FSMC_NCE4_2, ETH_MII_TX_EN , - - - 126154 B9 PG11 I/O FT - - ETH _RMII_TX_EN, EVENTOUT FSMC_NE4, USART6_RTS, - - - 127155 B8 PG12 I/O FT - - EVENTOUT FSMC_A24, USART6_CTS, ETH_MII_TXD0, - - - 128156 A8 PG13 I/O FT - - ETH_RMII_TXD0, EVENTOUT FSMC_A25, USART6_TX, ETH_MII_TXD1, - - - 129157 A7 PG14 I/O FT - - ETH_RMII_TXD1, EVENTOUT - - - 130158 D7 V S - - - - SS 56/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U - - - 131159 C7 V S - - - - DD USART6_CTS, DCMI_D13, - - - 132160 B7 PG15 I/O FT - - EVENTOUT JTDO/ TRACESWO, PB3 SPI3_SCK, I2S3_SCK, 55 A4 89 133161 A10 I/O FT - - (JTDO/TRACESWO) TIM2_CH2, SPI1_SCK, EVENTOUT NJTRST, SPI3_MISO, 56 B4 90 134162 A9 PB4 I/O FT - TIM3_CH1, SPI1_MISO, - EVENTOUT I2C1_SMBA, CAN2_RX, OTG_HS_ULPI_D7, ETH_PPS_OUT, TIM3_CH2, 57 A5 91 135163 A6 PB5 I/O FT - - SPI1_MOSI, SPI3_MOSI, DCMI_D10, I2S3_SD, EVENTOUT I2C1_SCL,, TIM4_CH1, CAN2_TX, 58 B5 92 136164 B6 PB6 I/O FT - - DCMI_D5,USART1_TX, EVENTOUT I2C1_SDA, FSMC_NL(6), DCMI_VSYNC, 59 A6 93 137165 B5 PB7 I/O FT - - USART1_RX, TIM4_CH2, EVENTOUT 60 B6 94 138166 D6 BOOT0 I B - - V PP TIM4_CH3,SDIO_D4, TIM10_CH1, DCMI_D6, 61 B7 95 139167 A5 PB8 I/O FT - - ETH_MII_TXD3, I2C1_SCL, CAN1_RX, EVENTOUT SPI2_NSS, I2S2_WS, TIM4_CH4, TIM11_CH1, 62 A7 96 140168 B4 PB9 I/O FT - SDIO_D5, DCMI_D7, - I2C1_SDA, CAN1_TX, EVENTOUT TIM4_ETR, FSMC_NBL0, - - 97 141169 A4 PE0 I/O FT - - DCMI_D2, EVENTOUT DocID15818 Rev 15 57/184 183

Pinouts and pin description STM32F20xxx Table 8. STM32F20x pin and ball definitions (continued) Pins e r QFP64 CSP64+2 QFP100 QFP144 QFP176 BGA176 (fuPnriecnst ineotan)m( 1a)efter Pin type O structu Note Alternate functions Afudndcittiioonnasl L L L L L F I/ W U FSMC_NBL1, DCMI_D3, - - 98 142170 A3 PE1 I/O FT - - EVENTOUT - - - - - D5 V S - - - - SS 63 D8 - - - - V S - - - - SS - - 99 143171 C6 RFU - - (7) - - 64 D9 100144172 C5 V S - - - - DD TIM8_BKIN, DCMI_D5, - - - - 173 D4 PI4 I/O FT - - EVENTOUT TIM8_CH1, DCMI_VSYNC, - - - - 174 C4 PI5 I/O FT - - EVENTOUT TIM8_CH2, DCMI_D6, - - - - 175 C3 PI6 I/O FT - - EVENTOUT TIM8_CH3, DCMI_D7, - - - - 176 C2 PI7 I/O FT - - EVENTOUT - C8 - - - - IRROFF I/O - - - - 1. Function availability depends on the chosen device. 2. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited: the speed should not exceed 2 MHz with a maximum load of 30 pF and these I/Os must not be used as a current source (e.g. to drive an LED). 3. Main function after the first backup domain power-up. Later on, it depends on the contents of the RTC registers even after reset (because these registers are not reset by the main reset). For details on how to manage these I/Os, refer to the RTC register description sections in the STM32F20x and STM32F21x reference manual, available from the STMicroelectronics website: www.st.com. 4. FT = 5 V tolerant except when in analog mode or oscillator mode (for PC14, PC15, PH0 and PH1). 5. If the device is delivered in an UFBGA176 package and if the REGOFF pin is set to V (Regulator OFF), then PA0 is DD used as an internal Reset (active low). 6. FSMC_NL pin is also named FSMC_NADV on memory devices. 7. RFU means “reserved for future use”. This pin can be tied to V ,V or left unconnected. DD SS Table 9. FSMC pin definition FSMC Pins LQFP100 CF NOR/PSRAM/SRAM NOR/PSRAM Mux NAND 16 bit PE2 - A23 A23 - Yes PE3 - A19 A19 - Yes PE4 - A20 A20 - Yes 58/184 DocID15818 Rev 15

STM32F20xxx Pinouts and pin description Table 9. FSMC pin definition (continued) FSMC Pins LQFP100 CF NOR/PSRAM/SRAM NOR/PSRAM Mux NAND 16 bit PE5 - A21 A21 - Yes PE6 - A22 A22 - Yes PF0 A0 A0 - - - PF1 A1 A1 - - - PF2 A2 A2 - - - PF3 A3 A3 - - - PF4 A4 A4 - - - PF5 A5 A5 - - - PF6 NIORD - - - - PF7 NREG - - - - PF8 NIOWR - - - - PF9 CD - - - - PF10 INTR - - - - PF12 A6 A6 - - - PF13 A7 A7 - - - PF14 A8 A8 - - - PF15 A9 A9 - - - PG0 A10 A10 - - - PG1 - A11 - - - PE7 D4 D4 DA4 D4 Yes PE8 D5 D5 DA5 D5 Yes PE9 D6 D6 DA6 D6 Yes PE10 D7 D7 DA7 D7 Yes PE11 D8 D8 DA8 D8 Yes PE12 D9 D9 DA9 D9 Yes PE13 D10 D10 DA10 D10 Yes PE14 D11 D11 DA11 D11 Yes PE15 D12 D12 DA12 D12 Yes PD8 D13 D13 DA13 D13 Yes PD9 D14 D14 DA14 D14 Yes PD10 D15 D15 DA15 D15 Yes PD11 - A16 A16 CLE Yes PD12 - A17 A17 ALE Yes DocID15818 Rev 15 59/184 183

Pinouts and pin description STM32F20xxx Table 9. FSMC pin definition (continued) FSMC Pins LQFP100 CF NOR/PSRAM/SRAM NOR/PSRAM Mux NAND 16 bit PD13 - A18 A18 - Yes PD14 D0 D0 DA0 D0 Yes PD15 D1 D1 DA1 D1 Yes PG2 - A12 - - - PG3 - A13 - - - PG4 - A14 - - - PG5 - A15 - - - PG6 - - - INT2 - PG7 - - - INT3 - PD0 D2 D2 DA2 D2 Yes PD1 D3 D3 DA3 D3 Yes PD3 - CLK CLK - Yes PD4 NOE NOE NOE NOE Yes PD5 NWE NWE NWE NWE Yes PD6 NWAIT NWAIT NWAIT NWAIT Yes PD7 - NE1 NE1 NCE2 Yes PG9 - NE2 NE2 NCE3 - PG10 NCE4_1 NE3 NE3 - - PG11 NCE4_2 - - - - PG12 - NE4 NE4 - - PG13 - A24 A24 - - PG14 - A25 A25 - - PB7 - NADV NADV - Yes PE0 - NBL0 NBL0 - Yes PE1 - NBL1 NBL1 - Yes 60/184 DocID15818 Rev 15

S Table 10. Alternate function mapping T M 3 AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 2 Port AF014 AF15 F SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI 20 x PA0-WKUP - TIM2_CH1_ETR TIM 5_CH1 TIM8_ETR - - USART2_CTS UART4_TX - - ETH_MII_CRS - - - EVENTOUT x x ETH_MII PA1 - TIM2_CH2 TIM5_CH2 - - - USART2_RTS UART4_RX - - E_RTHX__RCMLKII - - - EVENTOUT _REF_CLK PA2 - TIM2_CH3 TIM5_CH3 TIM9_CH1 - - USART2_TX - - - ETH_MDIO - - - EVENTOUT PA3 - TIM2_CH4 TIM5_CH4 TIM9_CH2 - - USART2_RX - - OTG_HS_ULPI_D0 ETH _MII_COL - - - EVENTOUT PA4 - - - - - SPI1_NSS SI2PSI33__NWSSS USART2_CK - - - OTG_HS_SOF DCMI_HSYNC - EVENTOUT PA5 - TIM2_CH1_ETR - TIM8_CH1N - SPI1_SCK - - - - OTG_HSK_ ULPI_C - - - - EVENTOUT PA6 - TIM1_BKIN TIM3_CH1 TIM8_BKIN - SPI1_MISO - - - TIM13_CH1 - - - DCMI_PIXCK - EVENTOUT ETH_MII _RX_DV Port A PA7 - TIM1_CH1N TIM3_CH2 TIM8_CH1N - SPI1_MOSI - - - TIM14_CH1 - ETH_RMII - - - EVENTOUT _CRS_DV PA8 MCO1 TIM1_CH1 - - I2C3_SCL - - USART1_CK - - OTG_FS_SOF - - - - EVENTOUT D PA9 - TIM1_CH2 - - I2C3_SMBA - - USART1_TX - - - - DCMI_D0 - EVENTOUT o cID PA10 - TIM1_CH3 - - - - - USART1_RX - - OTG_FS_ID - - DCMI_D1 - EVENTOUT 1 PA11 - TIM1_CH4 - - - - - USART1_CTS - CAN1_RX OTG_FS_DM - - - - EVENTOUT 5 8 1 PA12 - TIM1_ETR - - - - - USART1_RTS - CAN1_TX OTG_FS_DP - - - - EVENTOUT 8 R PA13 SJWTMDSIO- - - - - - - - - - - - - - - EVENTOUT ev 1 PA14 SJWTCCKL-K - - - - - - - - - - - - - - EVENTOUT 5 PA15 JTDI TTIIMM 22__ECTHR1 - - - SPI1_NSS SI2PSI33__NWSSS - - - - - - - - EVENTOUT P in o u t s a n d p in d e s c r 6 ip 1/1 tio 0 n

6 Table 10. Alternate function mapping (continued) P 2/10 AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 ino Port AF014 AF15 u SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI ts a PB0 - TIM1_CH2N TIM3_CH3 TIM8_CH2N - - - - - - OTG_HS_ULPI_D1 ETH _MII_RXD2 - - - EVENTOUT n d PB1 - TIM1_CH3N TIM3_CH4 TIM8_CH3N - - - - - - OTG_HS_ULPI_D2 ETH _MII_RXD3 - - - EVENTOUT p PB2 - - - - - - - - - - - - - - - EVENTOUT in PB3 TRAJTCDEOS/WO TIM2_CH2 - - - SPI1_SCK SI2PSI33__SSCCKK - - - - - - - - EVENTOUT de s PB4 JTRST - TIM3_CH1 - - SPI1_MISO SPI3_MISO - - - - - - - - EVENTOUT c r PB5 - - TIM3_CH2 - I2C1_SMBA SPI1_MOSI SIP2IS33__MSODS I - - CAN2_RX OTG_HS_ULPI_D7 ETH _PPS_OUT - DCMI_D10 - EVENTOUT ipt PB6 - - TIM4_CH1 - I2C1_SCL - - USART1_TX - CAN2_TX - - - DCMI_D5 - EVENTOUT io n PB7 - - TIM4_CH2 - I2C1_SDA - - USART1_RX - - - - FSMC_NL DCMI_VSYNC - EVENTOUT Port B PB8 - - TIM4_CH3 TIM10_CH1 I2C1_SCL - - - - CAN1_RX - ETH _MII_TXD3 SDIO_D4 DCMI_D6 - EVENTOUT SPI2_NSS PB9 - - TIM4_CH4 TIM11_CH1 I2C1_SDA - - - CAN1_TX - - SDIO_D5 DCMI_D7 - EVENTOUT I2S2_WS PB10 - TIM2_CH3 - - I2C2_SCL SI2PSI22__SSCCKK - USART3_TX - - OTG_HS_ULPI_D3 ETH_ MII_RX_ER - - - EVENTOUT ETH _MII_TX_EN D PB11 - TIM2_CH4 - - I2C2_SDA - - USART3_RX - - OTG_HS_ULPI_D4 ETH - - - EVENTOUT o _RMII_TX_EN c ID PB12 - TIM1_BKIN - - I2C2_SMBA SI2PSI22__NWSSS - USART3_CK - CAN2_RX OTG_HS_ULPI_D5 EETTHH _ _RMMIII_I_TTXXDD00 OTG_HS_ID - - EVENTOUT 1 58 PB13 - TIM1_CH1N - - - SI2PSI22__SSCCKK - USART3_CTS - CAN2_TX OTG_HS_ULPI_D6 EETTHH _ _RMMIII_I_TTXXDD11 - - - EVENTOUT 1 8 PB14 - TIM1_CH2N - TIM8_CH2N - SPI2_MISO - USART3_RTS - TIM12_CH1 - - OTG_HS_DM - - EVENTOUT Re PB15 RTC_50Hz TIM1_CH3N - TIM8_CH3N - SIP2IS22__MSODS I - - - TIM12_CH2 - - OTG_HS_DP - - EVENTOUT v 1 5 S T M 3 2 F 2 0 x x x

Table 10. Alternate function mapping (continued) S T AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 M Port AF014 AF15 3 SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI 2F 2 PC0 - - - - - - - - - - OTG_HSTSP_U LPI_ - - - - EVENTOUT 0x x PC1 - - - - - - - - - - - ETH_MDC - - - EVENTOUT x PC2 - - - - - SPI2_MISO - - - - OTG_HDSIR_ ULPI_ ETH _MII_TXD2 - - - EVENTOUT PC3 - - - - - SPI2_MOSI - - - - OTG_HNXS_TU LPI_ _MII_ETTXH_ CLK - - - EVENTOUT PC4 - - - - - - - - - - - EETTHH__RMMIII_I_RRXXDD00 - - - EVENTOUT PC5 - - - - - - - - - - - EETTHH _ _RMMIII_I_RRXXDD11 - - - EVENTOUT PC6 - - TIM3_CH1 TIM8_CH1 - I2S2_MCK - - USART6_TX - - - SDIO_D6 DCMI_D0 - EVENTOUT PC7 - - TIM3_CH2 TIM8_CH2 - - I2S3_MCK - USART6_RX - - - SDIO_D7 DCMI_D1 - EVENTOUT Port C PC8 - - TIM3_CH3 TIM8_CH3 - - - - USART6_CK - - - SDIO_D0 DCMI_D2 - EVENTOUT PC9 MCO2 - TIM3_CH4 TIM8_CH4 I2C3_SDA I2S2_CKIN I2S3_CKIN - - - - - SDIO_D1 DCMI_D3 - EVENTOUT PC10 - - - - - - SI2PSI33__SSCCKK USART3_TX UART4_TX - - - SDIO_D2 DCMI_D8 - EVENTOUT D PC11 - - - - - - SPI3_MISO USART3_RX UART4_RX - - - SDIO_D3 DCMI_D4 - EVENTOUT o cID PC12 - - - - - - SIP2IS33__MSODS I USART3_CK UART5_TX - - - SDIO_CK DCMI_D9 - EVENTOUT 1 PC13 - - - - - - - - - - - - - - - EVENTOUT 5 81 OSPCC3124_-IN - - - - - - - - - - - - - - - EVENTOUT 8 R OSPCC3125_-OU - - - - - - - - - - - - - - - EVENTOUT ev T 1 5 P in o u t s a n d p in d e s c r 6 ip 3/1 tio 0 n

6 Table 10. Alternate function mapping (continued) P 4/10 AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 ino Port AF014 AF15 u SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI ts a PD0 - - - - - - - - - CAN1_RX - - FSMC_D2 - - EVENTOUT n d PD1 - - - - - - - - - CAN1_TX - - FSMC_D3 - - EVENTOUT p PD2 - - TIM3_ETR - - - - - UART5_RX - - - SDIO_CMD DCMI_D11 - EVENTOUT in d PD3 - - - - - - - USART2_CTS - - - - FSMC_CLK - - EVENTOUT e s PD4 - - - - - - - USART2_RTS - - - - FSMC_NOE - - EVENTOUT c r PD5 - - - - - - - USART2_TX - - - - FSMC_NWE - - EVENTOUT ip t PD6 - - - - - - - USART2_RX - - - - FSMC_NWAIT - - EVENTOUT io n PD7 - - - - - - - USART2_CK - - - - FFSSMMCC__NNCEE12/ - - EVENTOUT Port D PD8 - - - - - - - USART3_TX - - - - FSMC_D13 - - EVENTOUT PD9 - - - - - - - USART3_RX - - - - FSMC_D14 - - EVENTOUT PD10 - - - - - - - USART3_CK - - - - FSMC_D15 - - EVENTOUT PD11 - - - - - - - USART3_CTS - - - - FSMC_A16 - - EVENTOUT D oc PD12 - - TIM4_CH1 - - - - USART3_RTS - - - - FSMC_A17 - - EVENTOUT ID PD13 - - TIM4_CH2 - - - - - - - - - FSMC_A18 - - EVENTOUT 1 5 8 PD14 - - TIM4_CH3 - - - - - - - - - FSMC_D0 - - EVENTOUT 1 8 PD15 - - TIM4_CH4 - - - - - - - - - FSMC_D1 - - EVENTOUT R e PE0 - - TIM4_ETR - - - - - - - - - FSMC_NBL0 DCMI_D2 - EVENTOUT v 1 PE1 - - - - - - - - - - - - FSMC_NBL1 DCMI_D3 - EVENTOUT 5 PE2 TRACECLK - - - - - - - - - - ETH _MII_TXD3 FSMC_A23 - - EVENTOUT PE3 TRACED0 - - - - - - - - - - - FSMC_A19 - - EVENTOUT PE4 TRACED1 - - - - - - - - - - - FSMC_A20 DCMI_D4 - EVENTOUT PE5 TRACED2 - - TIM9_CH1 - - - - - - - - FSMC_A21 DCMI_D6 - EVENTOUT PE6 TRACED3 - - TIM9_CH2 - - - - - - - - FSMC_A22 DCMI_D7 - EVENTOUT PE7 - TIM1_ETR - - - - - - - - - - FSMC_D4 - - EVENTOUT Port E PE8 - TIM1_CH1N - - - - - - - - - - FSMC_D5 - - EVENTOUT PE9 - TIM1_CH1 - - - - - - - - - - FSMC_D6 - - EVENTOUT PE10 - TIM1_CH2N - - - - - - - - - - FSMC_D7 - - EVENTOUT PE11 - TIM1_CH2 - - - - - - - - - - FSMC_D8 - - EVENTOUT S PE12 - TIM1_CH3N - - - - - - - - - - FSMC_D9 - - EVENTOUT T M PE13 - TIM1_CH3 - - - - - - - - - - FSMC_D10 - - EVENTOUT 3 2 PE14 - TIM1_CH4 - - - - - - - - - - FSMC_D11 - - EVENTOUT F 2 PE15 - TIM1_BKIN - - - - - - - - - - FSMC_D12 - - EVENTOUT 0 x x x

Table 10. Alternate function mapping (continued) S T AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 M Port AF014 AF15 3 SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI 2F 2 PF0 - - - - I2C2_SDA - - - - - - - FSMC_A0 - - EVENTOUT 0 x PF1 - - - - I2C2_SCL - - - - - - FSMC_A1 - - EVENTOUT x x PF2 - - - - I2C2_SMBA - - - - - - - FSMC_A2 - - EVENTOUT PF3 - - - - - - - - - - - - FSMC_A3 - - EVENTOUT PF4 - - - - - - - - - - - - FSMC_A4 - - EVENTOUT PF5 - - - - - - - - - - - - FSMC_A5 - - EVENTOUT PF6 - - - TIM10_CH1 - - - - - - - - FSMC_NIORD - - EVENTOUT PF7 - - - TIM11_CH1 - - - - - - - - FSMC_NREG - - EVENTOUT Port F PF8 - - - - - - - - - TIM13_CH1 - - FSMC_NIOWR - - EVENTOUT PF9 - - - - - - - - - TIM14_CH1 - - FSMC_CD - - EVENTOUT PF10 - - - - - - - - - - - - FSMC_INTR - - EVENTOUT PF11 - - - - - - - - - - - - DCMI_D12 - EVENTOUT D o PF12 - - - - - - - - - - - - FSMC_A6 - - EVENTOUT c ID PF13 - - - - - - - - - - - - FSMC_A7 - - EVENTOUT 1 5 PF14 - - - - - - - - - - - - FSMC_A8 - - EVENTOUT 8 1 8 PF15 - - - - - - - - - - - - FSMC_A9 - - EVENTOUT R e PG0 - - - - - - - - - - - - FSMC_A10 - - EVENTOUT v 1 PG1 - - - - - - - - - - - - FSMC_A11 - - EVENTOUT 5 PG2 - - - - - - - - - - - - FSMC_A12 - - EVENTOUT PG3 - - - - - - - - - - - - FSMC_A13 - - EVENTOUT PG4 - - - - - - - - - - - - FSMC_A14 - - EVENTOUT PG5 - - - - - - - - - - - - FSMC_A15 - - EVENTOUT PG6 - - - - - - - - - - - - FSMC_INT2 - - EVENTOUT P PG7 - - - - - - - - USART6_CK - - - FSMC_INT3 - - EVENTOUT in Port G PG8 - - - - - - - - USART6_RTS - - ETH _PPS_OUT - - - EVENTOUT o u PG9 - - - - - - - - USART6_RX - - - FFSSMMCC__NNCEE23/ - - EVENTOUT ts FSMC_NCE4_1/ a PG10 - - - - - - - - - - - - FSMC_NE3 - - EVENTOUT n d PG11 - - - - - - - - - - - ETH _METII_HT X_ENFSMC_NCE4_2 - - EVENTOUT p _RMII_TX_EN in PG12 - - - - - - - - USART6_RTS - - - FSMC_NE4 - - EVENTOUT d e PG13 - - - - - - - - UART6_CTS - - ETH _MII_TXD0 FSMC_A24 - - EVENTOUT s ETH _RMII_TXD0 c 6 PG14 - - - - - - - - USART6_TX - - EETTHH _ _RMMIIII__TTXXDD11 FSMC_A25 - - EVENTOUT rip 5/1 PG15 - - - - - - - - USART6_CTS - - - - DCMI_D13 - EVENTOUT tio 0 n

6 Table 10. Alternate function mapping (continued) P 6/10 AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 ino Port AF014 AF15 u SYS TIM1/2 TIM3/4/5 TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3 USART1/2/3 UUASRATR4T/56/ CTAIMN112/C/1A3/N124/OTG_FS/ OTG_HS ETH FSOMTCG/_SHDSIO/ DCMI ts OPSHC0_ I-N - - - - - - - - - - - - - - - EVENTOUT an d OSPCH_1O -U T - - - - - - - - - - - - EVENTOUT p PH2 - - - - - - - - ETH _MII_CRS - - - EVENTOUT in d PH3 - - - - - - - - ETH _MII_COL - - - EVENTOUT e s PH4 - - I2C2_SCL - - - - - OTG_HXST_U LPI_N - - - - EVENTOUT cr ip PH5 - - I2C2_SDA - - - - - - - - - - EVENTOUT t io PH6 - - I2C2_SMBA - - - - TIM12_CH1 - ETH _MII_RXD2 - - - EVENTOUT n PH7 - - I2C3_SCL - - - - - - ETH _MII_RXD3 - - - EVENTOUT Port H PH8 - - I2C3_SDA - - - - - - - - DCMI_HSYNC - EVENTOUT PH9 - - I2C3_SMBA - - - - TIM12_CH2 - - - DCMI_D0 - EVENTOUT PH10 - - TIM5_CH1 - - - - - - - - DCMI_D1 - EVENTOUT PH11 - - TIM5_CH2 - - - - - - - - DCMI_D2 - EVENTOUT D oc PH12 - - TIM5_CH3 - - - - - - - - DCMI_D3 - EVENTOUT ID 1 PH13 - - TIM8_CH1N - - - - CAN1_TX - - - - - EVENTOUT 5 8 PH14 - - TIM8_CH2N - - - - - - - - DCMI_D4 - EVENTOUT 1 8 R PH15 - - TIM8_CH3N - - - - - - - - DCMI_D11 - EVENTOUT ev PI0 - - TIM5_CH4 SI2PSI22__NWSSS - - - - - - - DCMI_D13 - EVENTOUT 15 PI1 - - SI2PSI22__SSCCKK - - - - - - - DCMI_D8 - EVENTOUT PI2 - - TIM8_CH4 SPI2_MISO - - - - - - - DCMI_D9 - EVENTOUT PI3 - - TIM8_ETR SIP2IS22__MSODS I - - - - - - - DCMI_D10 - EVENTOUT PI4 - - TIM8_BKIN - - - - - - - - DCMI_D5 - EVENTOUT PI5 - - TIM8_CH1 - - - - - - - - DCMI_VSYNC - EVENTOUT Port I PI6 - - TIM8_CH2 - - - - - - - - DCMI_D6 - EVENTOUT PI7 - - TIM8_CH3 - - - - - - - - DCMI_D7 - EVENTOUT PI8 - - - - - - - - - - - - EVENTOUT PI9 - - - - - - CAN1_RX - - - - - EVENTOUT PI10 - - - - - - - - ETH _MII_RX_ER - - - EVENTOUT PI11 - - - - - - - OTG_HDSIR_ ULPI_ - - - - EVENTOUT S T M 3 2 F 2 0 x x x

STM32F20xxx Memory mapping 5 Memory mapping The memory map is shown in Figure 16. DocID15818 Rev 15 67/184 183

Memory mapping STM32F20xxx Figure 16. Memory map (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:33)(cid:16)(cid:16)(cid:16)(cid:0)(cid:17)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:34)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:67)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:0)(cid:82)(cid:69)(cid:71)(cid:73)(cid:83)(cid:84)(cid:69)(cid:82) (cid:16)(cid:88)(cid:33)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:33)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:20)(cid:0)(cid:48)(cid:35)(cid:0)(cid:35)(cid:65)(cid:82)(cid:68) (cid:16)(cid:88)(cid:25)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:25)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:19)(cid:0)(cid:46)(cid:33)(cid:46)(cid:36)(cid:0)(cid:8)(cid:46)(cid:33)(cid:46)(cid:36)(cid:18)(cid:9) (cid:16)(cid:88)(cid:24)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:24)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:18)(cid:0)(cid:46)(cid:33)(cid:46)(cid:36)(cid:0)(cid:8)(cid:46)(cid:33)(cid:46)(cid:36)(cid:17)(cid:9) (cid:16)(cid:88)(cid:23)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:23)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:17)(cid:0)(cid:46)(cid:47)(cid:50)(cid:15)(cid:48)(cid:51)(cid:50)(cid:33)(cid:45)(cid:0)(cid:20) (cid:16)(cid:88)(cid:22)(cid:35)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:22)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:17)(cid:0)(cid:46)(cid:47)(cid:50)(cid:15)(cid:48)(cid:51)(cid:50)(cid:33)(cid:45)(cid:0)(cid:19) (cid:16)(cid:88)(cid:22)(cid:24)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:22)(cid:34)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:17)(cid:0)(cid:46)(cid:47)(cid:50)(cid:15)(cid:48)(cid:51)(cid:50)(cid:33)(cid:45)(cid:0)(cid:18) (cid:16)(cid:88)(cid:22)(cid:20)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:22)(cid:23)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:17)(cid:0)(cid:46)(cid:47)(cid:50)(cid:15)(cid:48)(cid:51)(cid:50)(cid:33)(cid:45)(cid:0)(cid:17) (cid:16)(cid:88)(cid:22)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:22)(cid:19)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:22)(cid:0)(cid:17)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:46)(cid:39) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:22)(cid:0)(cid:16)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:22)(cid:0)(cid:16)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:21)(cid:0)(cid:16)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:22)(cid:0)(cid:23)(cid:38)(cid:38)(cid:38) (cid:36)(cid:35)(cid:45)(cid:41) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:21)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:21)(cid:0)(cid:16)(cid:19)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:20)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:20)(cid:0)(cid:16)(cid:38)(cid:38)(cid:38) (cid:53)(cid:51)(cid:34)(cid:0)(cid:47)(cid:52)(cid:39)(cid:0)(cid:38)(cid:51) (cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:21)(cid:16)(cid:16)(cid:19)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:25)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:53)(cid:51)(cid:34)(cid:0)(cid:47)(cid:52)(cid:39)(cid:0)(cid:40)(cid:51) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:20)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:23)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:25)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:19)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:37)(cid:52)(cid:40)(cid:37)(cid:50)(cid:46)(cid:37)(cid:52) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:24)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:25)(cid:19)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:22)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:23)(cid:38)(cid:38)(cid:38) (cid:36)(cid:45)(cid:33)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:22)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:22)(cid:23)(cid:38)(cid:38) (cid:36)(cid:45)(cid:33)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:22)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:22)(cid:19)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:21)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:21)(cid:38)(cid:38)(cid:38) (cid:34)(cid:43)(cid:48)(cid:51)(cid:50)(cid:33)(cid:45) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:20)(cid:38)(cid:38)(cid:38) (cid:38)(cid:76)(cid:65)(cid:83)(cid:72)(cid:0)(cid:73)(cid:78)(cid:84)(cid:69)(cid:82)(cid:70)(cid:65)(cid:67)(cid:69) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:84)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:67)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:76)(cid:69)(cid:82)(cid:0)(cid:8)(cid:50)(cid:35)(cid:35)(cid:9) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:34)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:23)(cid:38)(cid:38) (cid:35)(cid:50)(cid:35) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:19)(cid:19)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:18)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:18)(cid:38)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:41) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:18)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:18)(cid:19)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:40) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:38)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:39) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:34)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:38) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:23)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:37) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:17)(cid:19)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:36) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:38)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:35) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:34)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:34) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:23)(cid:38)(cid:38) (cid:48)(cid:79)(cid:82)(cid:84)(cid:0)(cid:33) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:19)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:52)(cid:41)(cid:45)(cid:17)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:34)(cid:38)(cid:38) (cid:52)(cid:41)(cid:45)(cid:17)(cid:16) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:23)(cid:38)(cid:38) (cid:52)(cid:41)(cid:45)(cid:25) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:20)(cid:19)(cid:38)(cid:38) (cid:37)(cid:56)(cid:52)(cid:41) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:38)(cid:38)(cid:38) (cid:51)(cid:57)(cid:51)(cid:35)(cid:38)(cid:39) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:34)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:23)(cid:38)(cid:38) (cid:51)(cid:48)(cid:41)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:19)(cid:19)(cid:38)(cid:38) (cid:16)(cid:88)(cid:38)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:51)(cid:36)(cid:41)(cid:47) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:38)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:23) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:34)(cid:38)(cid:38) (cid:35)(cid:79)(cid:82)(cid:84)(cid:69)(cid:88)(cid:13)(cid:45)(cid:19)(cid:103)(cid:83) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:23)(cid:38)(cid:38) (cid:73)(cid:78)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76) (cid:33)(cid:36)(cid:35)(cid:17)(cid:0)(cid:13)(cid:0)(cid:33)(cid:36)(cid:35)(cid:18)(cid:0)(cid:13)(cid:0)(cid:33)(cid:36)(cid:35)(cid:19) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:18)(cid:19)(cid:38)(cid:38) (cid:16)(cid:88)(cid:37)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16) (cid:80)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:83) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:38)(cid:38)(cid:38) (cid:16)(cid:88)(cid:36)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:22) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:23)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:17)(cid:19)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:22) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:38)(cid:38)(cid:38) (cid:46)(cid:79)(cid:84)(cid:0)(cid:85)(cid:83)(cid:69)(cid:68) (cid:52)(cid:41)(cid:45)(cid:24)(cid:0)(cid:15)(cid:0)(cid:48)(cid:55)(cid:45)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:23)(cid:38)(cid:38) (cid:16)(cid:88)(cid:35)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16) (cid:52)(cid:41)(cid:45)(cid:17)(cid:0)(cid:15)(cid:0)(cid:48)(cid:55)(cid:45)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:17)(cid:0)(cid:16)(cid:19)(cid:38)(cid:38) (cid:16)(cid:88)(cid:34)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:23)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:36)(cid:33)(cid:35)(cid:17)(cid:15)(cid:36)(cid:33)(cid:35)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:23)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:23)(cid:23)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:21) (cid:48)(cid:55)(cid:50) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:23)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:23)(cid:19)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:82)(cid:69)(cid:71)(cid:73)(cid:83)(cid:84)(cid:69)(cid:82)(cid:83) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:38)(cid:38)(cid:38) (cid:34)(cid:88)(cid:35)(cid:33)(cid:46)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:34)(cid:38)(cid:38) (cid:16)(cid:16)(cid:88)(cid:88)(cid:25)(cid:33)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:0)(cid:0)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16) (cid:34)(cid:88)(cid:35)(cid:33)(cid:46)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:23)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:22)(cid:19)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:20) (cid:41)(cid:18)(cid:35)(cid:19) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:38)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:0)(cid:19) (cid:41)(cid:18)(cid:35)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:34)(cid:38)(cid:38) (cid:6)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:20) (cid:41)(cid:18)(cid:35)(cid:17) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:23)(cid:38)(cid:38) (cid:16)(cid:16)(cid:88)(cid:88)(cid:23)(cid:24)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:0)(cid:0)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16) (cid:53)(cid:33)(cid:50)(cid:52)(cid:21) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:21)(cid:19)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:53)(cid:33)(cid:50)(cid:52)(cid:20) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:38)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:19) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:19) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:34)(cid:38)(cid:38) (cid:38)(cid:51)(cid:45)(cid:35)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:17) (cid:53)(cid:51)(cid:33)(cid:50)(cid:52)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:23)(cid:38)(cid:38) (cid:6)(cid:0)(cid:66)(cid:65)(cid:78)(cid:75)(cid:18) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:20)(cid:19)(cid:38)(cid:38) (cid:16)(cid:88)(cid:22)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16) (cid:51)(cid:48)(cid:41)(cid:19)(cid:15)(cid:41)(cid:18)(cid:51)(cid:19) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:38)(cid:38)(cid:38) (cid:16)(cid:88)(cid:21)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:51)(cid:48)(cid:41)(cid:18)(cid:15)(cid:41)(cid:18)(cid:51)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:34)(cid:38)(cid:38) (cid:21)(cid:17)(cid:18)(cid:13)(cid:45)(cid:66)(cid:89)(cid:84)(cid:69) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:23)(cid:38)(cid:38) (cid:0)(cid:66)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:18) (cid:41)(cid:55)(cid:36)(cid:39) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:19)(cid:19)(cid:38)(cid:38) (cid:48)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:83) (cid:55)(cid:55)(cid:36)(cid:39) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:35)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:38)(cid:38)(cid:38) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16) (cid:50)(cid:52)(cid:35)(cid:0)(cid:6)(cid:0)(cid:34)(cid:43)(cid:48)(cid:0)(cid:82)(cid:69)(cid:71)(cid:73)(cid:83)(cid:84)(cid:69)(cid:82)(cid:83) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:24)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:34)(cid:38)(cid:38) (cid:16)(cid:88)(cid:19)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:20)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:18)(cid:23)(cid:38)(cid:38) (cid:21)(cid:17)(cid:0)(cid:66)(cid:18)(cid:76)(cid:13)(cid:79)(cid:45)(cid:67)(cid:75)(cid:66)(cid:0)(cid:89)(cid:17)(cid:84)(cid:69) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:18)(cid:16)(cid:16)(cid:18)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:19)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:52)(cid:52)(cid:41)(cid:41)(cid:45)(cid:45)(cid:17)(cid:17)(cid:19)(cid:20) (cid:16)(cid:16)(cid:88)(cid:88)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:18)(cid:17)(cid:16)(cid:35)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:13)(cid:13)(cid:0)(cid:0)(cid:16)(cid:16)(cid:88)(cid:88)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:18)(cid:17)(cid:19)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38) (cid:16)(cid:16)(cid:88)(cid:88)(cid:17)(cid:18)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:0)(cid:0)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:16) (cid:21)(cid:17)(cid:51)(cid:18)(cid:50)(cid:13)(cid:45)(cid:33)(cid:66)(cid:45)(cid:89)(cid:84)(cid:69) (cid:51)(cid:50)(cid:51)(cid:33)(cid:50)(cid:66)(cid:45)(cid:33)(cid:66)(cid:89)(cid:45)(cid:89)(cid:0)(cid:0)(cid:66)(cid:8)(cid:0)(cid:17)(cid:66)(cid:0)(cid:73)(cid:84)(cid:8)(cid:17)(cid:73)(cid:13)(cid:17)(cid:84)(cid:66)(cid:18)(cid:13)(cid:22)(cid:66)(cid:65)(cid:0)(cid:0)(cid:43)(cid:65)(cid:78)(cid:43)(cid:78)(cid:34)(cid:68)(cid:34)(cid:68)(cid:73)(cid:0)(cid:78)(cid:0)(cid:65)(cid:73)(cid:65)(cid:78)(cid:71)(cid:76)(cid:76)(cid:73)(cid:71)(cid:73)(cid:65)(cid:9)(cid:65)(cid:9)(cid:83)(cid:83)(cid:69)(cid:69)(cid:68)(cid:68) (cid:16)(cid:16)(cid:88)(cid:88)(cid:18)(cid:18)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:17)(cid:0)(cid:0)(cid:16)(cid:35)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:13)(cid:13)(cid:0)(cid:0)(cid:16)(cid:16)(cid:88)(cid:88)(cid:18)(cid:18)(cid:16)(cid:16)(cid:16)(cid:16)(cid:17)(cid:17)(cid:0)(cid:0)(cid:34)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38) (cid:52)(cid:52)(cid:52)(cid:52)(cid:41)(cid:41)(cid:41)(cid:41)(cid:45)(cid:45)(cid:45)(cid:45)(cid:17)(cid:21)(cid:22)(cid:23)(cid:18) (cid:16)(cid:16)(cid:16)(cid:16)(cid:88)(cid:88)(cid:88)(cid:88)(cid:20)(cid:20)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:0)(cid:0)(cid:17)(cid:17)(cid:17)(cid:16)(cid:16)(cid:24)(cid:20)(cid:35)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:0)(cid:0)(cid:13)(cid:13)(cid:13)(cid:13)(cid:0)(cid:0)(cid:0)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:88)(cid:88)(cid:88)(cid:88)(cid:20)(cid:20)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:0)(cid:0)(cid:17)(cid:17)(cid:17)(cid:16)(cid:19)(cid:34)(cid:23)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38) (cid:0)(cid:66)(cid:35)(cid:76)(cid:79)(cid:79)(cid:67)(cid:68)(cid:75)(cid:69)(cid:0)(cid:16) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:17)(cid:38)(cid:38)(cid:38)(cid:0)(cid:35)(cid:16)(cid:16)(cid:24)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:17)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:52)(cid:52)(cid:41)(cid:41)(cid:45)(cid:45)(cid:19)(cid:20) (cid:16)(cid:16)(cid:88)(cid:88)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:16)(cid:16)(cid:20)(cid:24)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:13)(cid:13)(cid:0)(cid:0)(cid:16)(cid:16)(cid:88)(cid:88)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:16)(cid:16)(cid:23)(cid:34)(cid:38)(cid:38)(cid:38)(cid:38) (cid:16)(cid:88)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16) (cid:47)(cid:50)(cid:80)(cid:69)(cid:84)(cid:73)(cid:83)(cid:79)(cid:69)(cid:78)(cid:82)(cid:0)(cid:86)(cid:34)(cid:69)(cid:89)(cid:68)(cid:84)(cid:69)(cid:83) (cid:16)(cid:16)(cid:88)(cid:88)(cid:17)(cid:17)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:0)(cid:0)(cid:35)(cid:23)(cid:33)(cid:16)(cid:17)(cid:16)(cid:16)(cid:16)(cid:0)(cid:0)(cid:13)(cid:13)(cid:0)(cid:0)(cid:16)(cid:16)(cid:88)(cid:88)(cid:17)(cid:17)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:38)(cid:0)(cid:0)(cid:23)(cid:35)(cid:38)(cid:16)(cid:38)(cid:16)(cid:38)(cid:23) (cid:52)(cid:41)(cid:45)(cid:18) (cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:20)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:19)(cid:38)(cid:38) (cid:51)(cid:89)(cid:83)(cid:84)(cid:69)(cid:77)(cid:0)(cid:77)(cid:69)(cid:77)(cid:79)(cid:82)(cid:89)(cid:0)(cid:11)(cid:0)(cid:47)(cid:52)(cid:48) (cid:16)(cid:88)(cid:17)(cid:38)(cid:38)(cid:38)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:17)(cid:38)(cid:38)(cid:38)(cid:0)(cid:23)(cid:33)(cid:16)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:16)(cid:24)(cid:17)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:16)(cid:38)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:38)(cid:76)(cid:65)(cid:83)(cid:72) (cid:16)(cid:88)(cid:16)(cid:24)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:16)(cid:24)(cid:16)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:50)(cid:69)(cid:83)(cid:69)(cid:82)(cid:86)(cid:69)(cid:68) (cid:16)(cid:88)(cid:16)(cid:16)(cid:16)(cid:17)(cid:0)(cid:35)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:16)(cid:23)(cid:38)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:33)(cid:76)(cid:73)(cid:65)(cid:83)(cid:69)(cid:68)(cid:0)(cid:84)(cid:79)(cid:0)(cid:38)(cid:76)(cid:65)(cid:83)(cid:72)(cid:12)(cid:0)(cid:83)(cid:89)(cid:83)(cid:84)(cid:69)(cid:77) (cid:77)(cid:69)(cid:77)(cid:79)(cid:82)(cid:89)(cid:0)(cid:79)(cid:82)(cid:0)(cid:51)(cid:50)(cid:33)(cid:45)(cid:0)(cid:68)(cid:69)(cid:80)(cid:69)(cid:78)(cid:68)(cid:73)(cid:78)(cid:71)(cid:16)(cid:88)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:16)(cid:16)(cid:16)(cid:16)(cid:0)(cid:13)(cid:0)(cid:16)(cid:88)(cid:16)(cid:16)(cid:16)(cid:38)(cid:0)(cid:38)(cid:38)(cid:38)(cid:38) (cid:79)(cid:78)(cid:0)(cid:84)(cid:72)(cid:69)(cid:0)(cid:34)(cid:47)(cid:47)(cid:52)(cid:0)(cid:80)(cid:73)(cid:78)(cid:83) (cid:65)(cid:73)(cid:17)(cid:23)(cid:22)(cid:17)(cid:21)(cid:67) 68/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6 Electrical characteristics 6.1 Parameter conditions Unless otherwise specified, all voltages are referenced to V . SS 6.1.1 Minimum and maximum values Unless otherwise specified the minimum and maximum values are guaranteed in the worst conditions of ambient temperature, supply voltage and frequencies by tests in production on 100% of the devices with an ambient temperature at T = 25 °C and T = T max (given by A A A the selected temperature range). Data based on characterization results, design simulation and/or technology characteristics are indicated in the table footnotes and are not tested in production. Based on characterization, the minimum and maximum values refer to sample tests and represent the mean value plus or minus three times the standard deviation (mean±3Σ). 6.1.2 Typical values Unless otherwise specified, typical data are based on T = 25 °C, V = 3.3 V (for the A DD 1.8 V ≤ V ≤ 3.6 V voltage range). They are given only as design guidelines and are not DD tested. Typical ADC accuracy values are determined by characterization of a batch of samples from a standard diffusion lot over the full temperature range, where 95% of the devices have an error less than or equal to the value indicated (mean±2Σ). 6.1.3 Typical curves Unless otherwise specified, all typical curves are given only as design guidelines and are not tested. 6.1.4 Loading capacitor The loading conditions used for pin parameter measurement are shown in Figure 17. 6.1.5 Pin input voltage The input voltage measurement on a pin of the device is described in Figure 18. Figure 17. Pin loading conditions Figure 18. Pin input voltage (cid:45)(cid:35)(cid:53)(cid:0)(cid:80)(cid:73)(cid:78) (cid:45)(cid:35)(cid:53)(cid:0)(cid:80)(cid:73)(cid:78) (cid:35)(cid:0)(cid:29)(cid:0)(cid:21)(cid:16)(cid:0)(cid:80)(cid:38) (cid:54)(cid:41)(cid:46) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:17)(cid:54)(cid:18) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:16)(cid:54)(cid:18) DocID15818 Rev 15 69/184 183

Electrical characteristics STM32F20xxx 6.1.6 Power supply scheme Figure 19. Power supply scheme (cid:57)(cid:37)(cid:36)(cid:55) (cid:37)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:70)(cid:76)(cid:85)(cid:70)(cid:88)(cid:76)(cid:87)(cid:85)(cid:92) (cid:3) (cid:51)(cid:82)(cid:90)(cid:72)(cid:85)(cid:3)(cid:86)(cid:90)(cid:76)(cid:87)(cid:70)(cid:75) (cid:11)(cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:46)(cid:15)(cid:53)(cid:55)(cid:38)(cid:15) (cid:20)(cid:17)(cid:25)(cid:24)(cid:16)(cid:22)(cid:17)(cid:25)(cid:57) (cid:58)(cid:68)(cid:78)(cid:72)(cid:88)(cid:83)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70) (cid:37)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:85)(cid:72)(cid:74)(cid:76)(cid:86)(cid:87)(cid:72)(cid:85)(cid:86)(cid:15) (cid:69)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:53)(cid:36)(cid:48)(cid:12) (cid:50)(cid:56)(cid:55) (cid:85) (cid:72) (cid:75)(cid:76)(cid:73)(cid:87) (cid:44)(cid:50) (cid:42)(cid:51)(cid:3)(cid:44)(cid:18)(cid:50)(cid:86) (cid:44)(cid:49) (cid:89)(cid:72)(cid:79)(cid:3)(cid:86) (cid:47)(cid:82)(cid:74)(cid:76)(cid:70) (cid:46)(cid:72)(cid:85)(cid:81)(cid:72)(cid:79)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:3) (cid:72) (cid:47) (cid:11)(cid:38)(cid:51)(cid:56)(cid:15)(cid:3) (cid:57) (cid:57)(cid:38)(cid:36)(cid:51)(cid:66)(cid:20) (cid:71)(cid:76)(cid:74)(cid:76)(cid:87)(cid:68)(cid:79)(cid:3) (cid:21)(cid:3)(cid:238)(cid:3)(cid:21)(cid:17)(cid:21)(cid:3)(cid:151)(cid:41) (cid:38)(cid:36)(cid:51)(cid:66)(cid:21) (cid:9)(cid:3)(cid:53)(cid:36)(cid:48)(cid:12)(cid:3) (cid:57) (cid:39)(cid:39) (cid:57) (cid:39)(cid:39) (cid:57)(cid:82)(cid:79)(cid:87)(cid:68)(cid:74)(cid:72) (cid:20)(cid:18)(cid:21)(cid:18)(cid:17)(cid:17)(cid:17)(cid:20)(cid:23)(cid:18)(cid:20)(cid:24) (cid:85)(cid:72)(cid:74)(cid:88)(cid:79)(cid:68)(cid:87)(cid:82)(cid:85) (cid:20)(cid:24)(cid:3)(cid:238)(cid:3)(cid:20)(cid:19)(cid:19)(cid:3)(cid:81)(cid:41) (cid:14)(cid:3)(cid:20)(cid:3)(cid:238)(cid:3)(cid:23)(cid:17)(cid:26)(cid:3)(cid:151)(cid:41) (cid:57)(cid:54)(cid:54)(cid:3) (cid:20)(cid:18)(cid:21)(cid:18)(cid:17)(cid:17)(cid:17)(cid:20)(cid:23)(cid:18)(cid:20)(cid:24) (cid:53)(cid:40)(cid:42)(cid:50)(cid:41)(cid:41) (cid:41)(cid:79)(cid:68)(cid:86)(cid:75)(cid:3)(cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92) (cid:44)(cid:53)(cid:53)(cid:50)(cid:41)(cid:41) (cid:57) (cid:39)(cid:39) (cid:57) (cid:39)(cid:39)(cid:36) (cid:57) (cid:53)(cid:40)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14) (cid:20)(cid:19)(cid:19)(cid:3)(cid:81)(cid:41) (cid:36)(cid:81)(cid:68)(cid:79)(cid:82)(cid:74) (cid:20)(cid:19)(cid:19)(cid:3)(cid:81)(cid:41) (cid:14)(cid:3)(cid:20)(cid:3)(cid:151)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:16) (cid:36)(cid:39)(cid:38) (cid:53)(cid:38)(cid:86)(cid:15)(cid:3)(cid:51)(cid:47)(cid:47)(cid:15) (cid:14)(cid:3)(cid:20)(cid:3)(cid:151)(cid:41) (cid:17)(cid:17)(cid:17) (cid:57) (cid:54)(cid:54)(cid:36) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:21)(cid:26)(cid:73) 1. Each power supply pair must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be placed as close as possible to, or below, the appropriate pins on the underside of the PCB to ensure the good functionality of the device. 2. To connect REGOFF and IRROFF pins, refer to Section 3.16: Voltage regulator. 3. The two 2.2 µF ceramic capacitors should be replaced by two 100 nF decoupling capacitors when the voltage regulator is OFF. 4. The 4.7 µF ceramic capacitor must be connected to one of the V pin. DD Caution: Each power supply pair (V /V , V /V ...) must be decoupled with filtering ceramic DD SS DDA SSA capacitors as shown above. These capacitors must be placed as close as possible to, or below, the appropriate pins on the underside of the PCB, to ensure good device operation. It is not recommended to remove filtering capacitors to reduce PCB size or cost. This might cause incorrect device operation. 70/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6.1.7 Current consumption measurement Figure 20. Current consumption measurement scheme (cid:44)(cid:39)(cid:39)(cid:66)(cid:57)(cid:37)(cid:36)(cid:55) (cid:57)(cid:37)(cid:36)(cid:55) (cid:44)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39)(cid:36) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:25) 6.2 Absolute maximum ratings Stresses above the absolute maximum ratings listed in Table 11: Voltage characteristics, Table 12: Current characteristics, and Table 13: Thermal characteristics may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these conditions is not implied. Exposure to maximum rating conditions for extended periods may affect device reliability. Table 11. Voltage characteristics Symbol Ratings Min Max Unit V –V External main supply voltage (including V ,V )(1) –0.3 4.0 DD SS DDA DD Input voltage on five-volt tolerant pin(2) V –0.3 V +4 V SS DD V IN Input voltage on any other pin V –0.3 4.0 SS |ΔV | Variations between different V power pins - 50 DDx DD mV |V − V | Variations between all the different ground pins - 50 SSX SS see Section 6.3.14: Absolute maximum V Electrostatic discharge voltage (human body model) - ESD(HBM) ratings (electrical sensitivity) 1. All main power (V , V ) and ground (V , V ) pins must always be connected to the external power DD DDA SS SSA supply, in the permitted range. 2. V maximum value must always be respected. Refer to Table 12 for the values of the maximum allowed IN injected current. DocID15818 Rev 15 71/184 183

Electrical characteristics STM32F20xxx Table 12. Current characteristics Symbol Ratings Max Unit I Total current into V power lines (source)(1) 120 VDD DD I Total current out of V ground lines (sink)(1) 120 VSS SS Output current sunk by any I/O and control pin 25 I IO Output current source by any I/Os and control pin 25 mA Injected current on five-volt tolerant I/O(3) –5/+0 I (2) INJ(PIN) Injected current on any other pin(4) ±5 ΣI (4) Total injected current (sum of all I/O and control pins)(5) ±25 INJ(PIN) 1. All main power (V , V ) and ground (V , V ) pins must always be connected to the external power DD DDA SS SSA supply, in the permitted range. 2. Negative injection disturbs the analog performance of the device. See note in Section 6.3.20: 12-bit ADC characteristics. 3. Positive injection is not possible on these I/Os. A negative injection is induced by V <V . I must IN SS INJ(PIN) never be exceeded. Refer to Table 11 for the values of the maximum allowed input voltage. 4. A positive injection is induced by V >V while a negative injection is induced by V <V . I must IN DD IN SS INJ(PIN) never be exceeded. Refer to Table 11 for the values of the maximum allowed input voltage. 5. When several inputs are submitted to a current injection, the maximum ΣI is the absolute sum of the INJ(PIN) positive and negative injected currents (instantaneous values). Table 13. Thermal characteristics Symbol Ratings Value Unit T Storage temperature range –65 to +150 °C STG T Maximum junction temperature 125 °C J 6.3 Operating conditions 6.3.1 General operating conditions Table 14. General operating conditions Symbol Parameter Conditions Min Max Unit f Internal AHB clock frequency - 0 120 HCLK f Internal APB1 clock frequency - 0 30 MHz PCLK1 f Internal APB2 clock frequency - 0 60 PCLK2 72/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 14. General operating conditions (continued) Symbol Parameter Conditions Min Max Unit V Standard operating voltage - 1.8(1) 3.6 DD Analog operating voltage 1.8(1) 3.6 (ADC limited to 1 M samples) V (2) Must be the same potential as V (3) DDA Analog operating voltage DD 2.4 3.6 (ADC limited to 2 M samples) V Backup operating voltage - 1.65 3.6 BAT 2 V ≤ V ≤ 3.6 V –0.3 5.5 V DD Input voltage on RST and FT pins 1.7 V ≤ V ≤ 2 V –0.3 5.2 DD V IN Input voltage on TTa pins - –0.3 V +0.3 DD Input voltage on BOOT0 pin - 0 9 VCAP1 Internal core voltage to be supplied - 1.1 1.3 V externally in REGOFF mode CAP2 LQFP64 - 444 WLCSP64+2 - 392 P Power dissipation at TA = 85 °C for LQFP100 - 434 mW D suffix 6 or TA = 105 °C for suffix 7(4) LQFP144 - 500 LQFP176 - 526 UFBGA176 - 513 Ambient temperature for 6 suffix Maximum power dissipation –40 85 °C version Low-power dissipation(5) –40 105 TA Ambient temperature for 7 suffix Maximum power dissipation –40 105 °C version Low-power dissipation(5) –40 125 6 suffix version –40 105 TJ Junction temperature range °C 7 suffix version –40 125 1. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device DD operates in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). 2. When the ADC is used, refer to Table 66: ADC characteristics. 3. It is recommended to power V and V from the same source. A maximum difference of 300 mV between V and DD DDA DD V can be tolerated during power-up and power-down operation. DDA 4. If T is lower, higher P values are allowed as long as T does not exceed T . A D J Jmax 5. In low-power dissipation state, T can be extended to this range as long as T does not exceed T . A J Jmax DocID15818 Rev 15 73/184 183

Electrical characteristics STM32F20xxx Table 15. Limitations depending on the operating power supply range Maximum Number of wait Operating Flash states at FSMC_CLK Possible power ADC memory maximum CPU frequency for Flash I/O operation supply operation access frequency synchronous memory range frequency (f = accesses operations CPUmax (f ) 120 MHz)(1) Flashmax – Degraded 16 MHz with 8-bit erase Conversion speed V =1.8 to no Flash and program DD time up to 7(3) performance Up to 30 MHz 2.1 V(2) memory wait operations 1 Msps – No I/O state only compensation – Degraded 18 MHz with Conversion speed 16-bit erase V = 2.1 to no Flash DD time up to 6(3) performance Up to 30 MHz and program 2.4 V memory wait 1 Msps – No I/O operations state compensation – Degraded 24 MHz with speed Conversion 16-bit erase V = 2.4 to no Flash performance DD time up to 4(3) Up to 48 MHz and program 2.7 V memory wait – I/O 2 Msps operations state compensation works – Up to 60 MHz – Full-speed Conversion 30 MHz with operation when VDD = 32-bit erase V = 2.7 to no Flash 3.0 to 3.6 V 3.D6D V(4) time up to memory wait 3(3) – I/O – Up to and program 2 Msps compensation operations state 48 MHz works when V = DD 2.7 to 3.0 V 1. The number of wait states can be reduced by reducing the CPU frequency (see Figure 21). 2. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device DD operates in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). 3. Thanks to the ART accelerator and the 128-bit Flash memory, the number of wait states given here does not impact the execution speed from Flash memory since the ART accelerator allows to achieve a performance equivalent to 0 wait state program execution. 4. The voltage range for OTG USB FS can drop down to 2.7 V. However it is degraded between 2.7 and 3 V. 74/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 21. Number of wait states versus f and V range CPU DD (cid:58)(cid:68)(cid:76)(cid:87)(cid:3)(cid:86)(cid:87)(cid:68)(cid:87)(cid:72)(cid:86)(cid:3)(cid:89)(cid:86)(cid:3)(cid:41)(cid:70)(cid:83)(cid:88)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:57)(cid:39)(cid:39)(cid:3)(cid:85)(cid:68)(cid:81)(cid:74)(cid:72) (cid:27) (cid:26) (cid:25) (cid:86) (cid:72) (cid:24) (cid:68)(cid:87) (cid:86)(cid:87) (cid:20)(cid:17)(cid:27) (cid:3)(cid:87)(cid:82)(cid:3)(cid:21)(cid:17)(cid:20)(cid:57) (cid:68)(cid:76)(cid:87)(cid:3) (cid:21)(cid:17)(cid:20)(cid:3)(cid:87)(cid:82)(cid:3)(cid:21)(cid:17)(cid:23)(cid:57) (cid:58) (cid:23) (cid:82)(cid:73)(cid:3) (cid:21)(cid:17)(cid:23)(cid:3)(cid:87)(cid:82)(cid:3)(cid:21)(cid:17)(cid:26)(cid:57) (cid:72)(cid:85)(cid:3) (cid:21)(cid:17)(cid:26)(cid:3)(cid:87)(cid:82)(cid:3)(cid:22)(cid:17)(cid:25)(cid:57) (cid:69) (cid:80) (cid:22) (cid:88) (cid:49) (cid:21) (cid:20) (cid:19) (cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19)(cid:23)(cid:27)(cid:21)(cid:25)(cid:19) (cid:20)(cid:20)(cid:21)(cid:21)(cid:21)(cid:22)(cid:22)(cid:23)(cid:23)(cid:23)(cid:24)(cid:24)(cid:25)(cid:25)(cid:25)(cid:26)(cid:26)(cid:27)(cid:27)(cid:27)(cid:28)(cid:28)(cid:19)(cid:19)(cid:19)(cid:20)(cid:20)(cid:21) (cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20) (cid:41)(cid:70)(cid:83)(cid:88)(cid:3)(cid:11)(cid:48)(cid:43)(cid:93)(cid:12) (cid:65)(cid:73)(cid:17)(cid:24)(cid:23)(cid:20)(cid:24)(cid:66) 1. The supply voltage can drop to 1.7 V when the device operates in the 0 to 70 °C temperature range and IRROFF is set to V . DD 6.3.2 VCAP1/VCAP2 external capacitor Stabilization for the main regulator is achieved by connecting an external capacitor to the VCAP1/VCAP2 pins. C is specified in Table 16. EXT Figure 22. External capacitor C EXT (cid:38) (cid:40)(cid:54)(cid:53) (cid:53)(cid:3)(cid:47)(cid:72)(cid:68)(cid:78) (cid:48)(cid:54)(cid:20)(cid:28)(cid:19)(cid:23)(cid:23)(cid:57)(cid:21) 1. Legend: ESR is the equivalent series resistance. Table 16. VCAP1/VCAP2 operating conditions(1) Symbol Parameter Conditions CEXT Capacitance of external capacitor 2.2 µF ESR ESR of external capacitor < 2 Ω 1. When bypassing the voltage regulator, the two 2.2 µF V capacitors are not required and should be CAP replaced by two 100 nF decoupling capacitors. DocID15818 Rev 15 75/184 183

Electrical characteristics STM32F20xxx 6.3.3 Operating conditions at power-up / power-down (regulator ON) Subject to general operating conditions for T . A Table 17. Operating conditions at power-up / power-down (regulator ON) Symbol Parameter Min Max Unit ∞ V rise time rate 20 DD t µs/V VDD ∞ V fall time rate 20 DD 6.3.4 Operating conditions at power-up / power-down (regulator OFF) Subject to general operating conditions for T . A Table 18. Operating conditions at power-up / power-down (regulator OFF) Symbol Parameter Conditions Min Max Unit ∞ V rise time rate Power-up 20 DD t VDD ∞ V fall time rate Power-down 20 DD VCAP_1 and VCAP_2 rise Power-up 20 ∞ µs/V time rate t VCAP VCAP_1 and VCAP_2 fall Power-down 20 ∞ time rate 76/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6.3.5 Embedded reset and power control block characteristics The parameters given in Table 19 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table 14. DD Table 19. Embedded reset and power control block characteristics Symbol Parameter Conditions Min Typ Max Unit PLS[2:0]=000 (rising 2.09 2.14 2.19 V edge) PLS[2:0]=000 (falling 1.98 2.04 2.08 V edge) PLS[2:0]=001 (rising 2.23 2.30 2.37 V edge) PLS[2:0]=001 (falling 2.13 2.19 2.25 V edge) PLS[2:0]=010 (rising 2.39 2.45 2.51 V edge) PLS[2:0]=010 (falling 2.29 2.35 2.39 V edge) PLS[2:0]=011 (rising edge) 2.54 2.60 2.65 V PLS[2:0]=011 (falling V Programmable voltage edge) 2.44 2.51 2.56 V PVD detector level selection PLS[2:0]=100 (rising 2.70 2.76 2.82 V edge) PLS[2:0]=100 (falling 2.59 2.66 2.71 V edge) PLS[2:0]=101 (rising 2.86 2.93 2.99 V edge) PLS[2:0]=101 (falling 2.65 2.84 3.02 V edge) PLS[2:0]=110 (rising edge) 2.96 3.03 3.10 V PLS[2:0]=110 (falling 2.85 2.93 2.99 V edge) PLS[2:0]=111 (rising edge) 3.07 3.14 3.21 V PLS[2:0]=111 (falling 2.95 3.03 3.09 V edge) V (1) PVD hysteresis - - 100 - mV PVDhyst Power-on/power-down Falling edge 1.60 1.68 1.76 V V POR/PDR reset threshold Rising edge 1.64 1.72 1.80 V V (1) PDR hysteresis - - 40 - mV PDRhyst Brownout level 1 Falling edge 2.13 2.19 2.24 V V BOR1 threshold Rising edge 2.23 2.29 2.33 V DocID15818 Rev 15 77/184 183

Electrical characteristics STM32F20xxx Table 19. Embedded reset and power control block characteristics (continued) Symbol Parameter Conditions Min Typ Max Unit Brownout level 2 Falling edge 2.44 2.50 2.56 V V BOR2 threshold Rising edge 2.53 2.59 2.63 V Brownout level 3 Falling edge 2.75 2.83 2.88 V V BOR3 threshold Rising edge 2.85 2.92 2.97 V V (1) BOR hysteresis - - 100 - mV BORhyst T (1)(2) Reset temporization - 0.5 1.5 3.0 ms RSTTEMPO InRush current on voltage regulator I (1) - - 160 200 mA RUSH power-on (POR or wakeup from Standby) InRush energy on E (1) voltage regulator VDD = 1.8 V, TA = 105 °C, - - 5.4 µC RUSH power-on (POR or I = 171 mA for 31 µs RUSH wakeup from Standby) 1. Guaranteed by design, not tested in production. 2. The reset temporization is measured from the power-on (POR reset or wakeup from V ) to the instant BAT when first instruction is read by the user application code. 6.3.6 Supply current characteristics The current consumption is a function of several parameters and factors such as the operating voltage, ambient temperature, I/O pin loading, device software configuration, operating frequencies, I/O pin switching rate, program location in memory and executed binary code. The current consumption is measured as described in Figure 20: Current consumption measurement scheme. All Run mode current consumption measurements given in this section are performed using CoreMark® code. 78/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Typical and maximum current consumption The MCU is placed under the following conditions: • At startup, all I/O pins are configured as analog inputs by firmware. • All peripherals are disabled except if it is explicitly mentioned. • The Flash memory access time is adjusted to f frequency (0 wait state from 0 to HCLK 30 MHz, 1 wait state from 30 to 60 MHz, 2 wait states from 60 to 90 MHz and 3 wait states from 90 to 120 MHz). • When the peripherals are enabled HCLK is the system clock, f = f /4, and PCLK1 HCLK f = f /2, except is explicitly mentioned. PCLK2 HCLK • The maximum values are obtained for V = 3.6 V and maximum ambient temperature DD (T ), and the typical values for T = 25 °C and V = 3.3 V unless otherwise specified. A A DD Table 20. T y pical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator enabled) or RAM (1) Typ Max(2) Symbol Parameter Conditions f Unit HCLK T = 25 °C T = 85 °C T = 105 °C A A A 120 MHz 49 63 72 90 MHz 38 51 61 60 MHz 26 39 49 30 MHz 14 27 37 External clock(3), all 25 MHz 11 24 34 peripherals enabled(4) 16 MHz(5) 8 21 30 8 MHz 5 17 27 4 MHz 3 16 26 Supply current 2 MHz 2 15 25 I mA DD in Run mode 120 MHz 21 34 44 90 MHz 17 30 40 60 MHz 12 25 35 30 MHz 7 20 30 External clock(3), all 25 MHz 5 18 28 peripherals disabled 16 MHz(5) 4.0 17.0 27.0 8 MHz 2.5 15.5 25.5 4 MHz 2.0 14.7 24.8 2 MHz 1.6 14.5 24.6 1. Code and data processing running from SRAM1 using boot pins. 2. Guaranteed by characterization, tested in production at V max and f max with peripherals enabled. DD HCLK 3. External clock is 4 MHz and PLL is on when f > 25 MHz. HCLK 4. When the ADC is on (ADON bit set in the ADC_CR2 register), add an additional power consumption of 1.6 mA per ADC for the analog part. 5. In this case HCLK = system clock/2. DocID15818 Rev 15 79/184 183

Electrical characteristics STM32F20xxx Table 21. T y pical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator disabled) Typ Max(1) Symbol Parameter Conditions f Unit HCLK T = 25 °C T = 85 °C T = 105 °C A A A 120 MHz 61 81 93 90 MHz 48 68 80 60 MHz 33 53 65 30 MHz 18 38 50 External clock(2), all 25 MHz 14 34 46 peripherals enabled(3) 16 MHz(4) 10 30 42 8 MHz 6 26 38 4 MHz 4 24 36 Supply current 2 MHz 3 23 35 I mA DD in Run mode 120 MHz 33 54 66 90 MHz 27 47 59 60 MHz 19 39 51 30 MHz 11 31 43 External clock(2), all 25 MHz 8 28 41 peripherals disabled 16 MHz(4) 6 26 38 8 MHz 4 24 36 4 MHz 3 23 35 2 MHz 2 23 34 1. Guaranteed by characterization results, tested in production at V max and f max with peripherals enabled. DD HCLK 2. External clock is 4 MHz and PLL is on when f > 25 MHz. HCLK 3. When the ADC is on (ADON bit set in the ADC_CR2 register), add an additional power consumption of 1.6 mA per ADC for the analog part. 4. In this case HCLK = system clock/2. 80/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 23. Typical current consumption vs. temperature, Run mode, code with data processing running from RAM, and peripherals ON (cid:22)(cid:16) (cid:21)(cid:16) (cid:17)(cid:16)(cid:21)(cid:160)(cid:35) (cid:20)(cid:16) (cid:24)(cid:21)(cid:160)(cid:35) (cid:33)(cid:9) (cid:77) (cid:23)(cid:16)(cid:160)(cid:35) (cid:0)(cid:8)(cid:46)(cid:9) (cid:19)(cid:16) (cid:21)(cid:21)(cid:160)(cid:35) (cid:53) (cid:50) (cid:36)(cid:8) (cid:19)(cid:16)(cid:160)(cid:35) (cid:36) (cid:41) (cid:18)(cid:16) (cid:16)(cid:160)(cid:35) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:17)(cid:16) (cid:16) (cid:16) (cid:18)(cid:16) (cid:20)(cid:16) (cid:22)(cid:16) (cid:24)(cid:16) (cid:17)(cid:16)(cid:16) (cid:17)(cid:18)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:0)(cid:70)(cid:82)(cid:69)(cid:81)(cid:85)(cid:78)(cid:69)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:20)(cid:54)(cid:17) Figure 24. Typical current consumption vs. temperature, Run mode, code with data processing running from RAM, and peripherals OFF (cid:19)(cid:16) (cid:18)(cid:21) (cid:17)(cid:16)(cid:21)(cid:160)(cid:35) (cid:18)(cid:16) (cid:24)(cid:21)(cid:160)(cid:35) (cid:33)(cid:9) (cid:77) (cid:23)(cid:16)(cid:160)(cid:35) (cid:0)(cid:8)(cid:46)(cid:9) (cid:21)(cid:21)(cid:160)(cid:35) (cid:53) (cid:17)(cid:21) (cid:50) (cid:36)(cid:8) (cid:19)(cid:16)(cid:160)(cid:35) (cid:36) (cid:41) (cid:16)(cid:160)(cid:35) (cid:17)(cid:16) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:21) (cid:16) (cid:16) (cid:18)(cid:16) (cid:20)(cid:16) (cid:22)(cid:16) (cid:24)(cid:16) (cid:17)(cid:16)(cid:16) (cid:17)(cid:18)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:38)(cid:82)(cid:69)(cid:81)(cid:85)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:21)(cid:54)(cid:17) DocID15818 Rev 15 81/184 183

Electrical characteristics STM32F20xxx Figure 25. Typical current consumption vs. temperature, Run mode, code with data processing running from Flash, ART accelerator OFF, peripherals ON (cid:24)(cid:16)(cid:14)(cid:16) (cid:23)(cid:16)(cid:14)(cid:16) (cid:22)(cid:16)(cid:14)(cid:16) (cid:77)(cid:33)(cid:9) (cid:21)(cid:16)(cid:14)(cid:16) (cid:17)(cid:16)(cid:21) (cid:0)(cid:8)(cid:46)(cid:9) (cid:24)(cid:21) (cid:53) (cid:50) (cid:20)(cid:16)(cid:14)(cid:16) (cid:19)(cid:16)(cid:160)(cid:35) (cid:36)(cid:8) (cid:36) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:41) (cid:19)(cid:16)(cid:14)(cid:16) (cid:18)(cid:16)(cid:14)(cid:16) (cid:17)(cid:16)(cid:14)(cid:16) (cid:16)(cid:14)(cid:16) (cid:16) (cid:18)(cid:16) (cid:20)(cid:16) (cid:22)(cid:16) (cid:24)(cid:16) (cid:17)(cid:16)(cid:16) (cid:17)(cid:18)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:70)(cid:82)(cid:69)(cid:81)(cid:85)(cid:78)(cid:69)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:22)(cid:54)(cid:17) Figure 26. Typical current consumption vs. temperature, Run mode, code with data processing running from Flash, ART accelerator OFF, peripherals OFF (cid:20)(cid:21)(cid:14)(cid:16) (cid:20)(cid:16)(cid:14)(cid:16) (cid:19)(cid:21)(cid:14)(cid:16) (cid:33)(cid:9) (cid:77) (cid:0)(cid:8)(cid:46)(cid:9) (cid:19)(cid:16)(cid:14)(cid:16) (cid:53) (cid:17)(cid:16)(cid:21) (cid:50) (cid:36)(cid:8) (cid:18)(cid:21)(cid:14)(cid:16) (cid:24)(cid:21) (cid:36) (cid:41) (cid:19)(cid:16)(cid:160)(cid:35) (cid:18)(cid:16)(cid:14)(cid:16) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:17)(cid:21)(cid:14)(cid:16) (cid:17)(cid:16)(cid:14)(cid:16) (cid:21)(cid:14)(cid:16) (cid:16)(cid:14)(cid:16) (cid:16)(cid:14)(cid:16) (cid:18)(cid:16)(cid:14)(cid:16) (cid:20)(cid:16)(cid:14)(cid:16) (cid:22)(cid:16)(cid:14)(cid:16) (cid:24)(cid:16)(cid:14)(cid:16) (cid:17)(cid:16)(cid:16)(cid:14)(cid:16) (cid:17)(cid:18)(cid:16)(cid:14)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:38)(cid:82)(cid:69)(cid:81)(cid:85)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:23)(cid:54)(cid:17) 82/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 22. Typical and maximum current consumption in Sleep mode Typ Max(1) Symbol Parameter Conditions f Unit HCLK T = T = T = A A A 25 °C 85 °C 105 °C 120 MHz 38 51 61 90 MHz 30 43 53 60 MHz 20 33 43 30 MHz 11 25 35 External clock(2), 25 MHz 8 21 31 all peripherals enabled(3) 16 MHz 6 19 29 8 MHz 3.6 17.0 27.0 4 MHz 2.4 15.4 25.3 Supply current in 2 MHz 1.9 14.9 24.7 I mA DD Sleep mode 120 MHz 8 21 31 90 MHz 7 20 30 60 MHz 5 18 28 30 MHz 3.5 16.0 26.0 External clock(2), all 25 MHz 2.5 16.0 25.0 peripherals disabled 16 MHz 2.1 15.1 25.0 8 MHz 1.7 15.0 25.0 4 MHz 1.5 14.6 24.6 2 MHz 1.4 14.2 24.3 1. Guaranteed by characterization results, tested in production at V max and f max with peripherals enabled. DD HCLK 2. External clock is 4 MHz and PLL is on when f > 25 MHz. HCLK 3. Add an additional power consumption of 1.6 mA per ADC for the analog part. In applications, this consumption occurs only while the ADC is on (ADON bit is set in the ADC_CR2 register). DocID15818 Rev 15 83/184 183

Electrical characteristics STM32F20xxx Figure 27. Typical current consumption vs. temperature in Sleep mode, peripherals ON (cid:21)(cid:16) (cid:20)(cid:21) (cid:20)(cid:16) (cid:33)(cid:9) (cid:19)(cid:21) (cid:17)(cid:16)(cid:21)(cid:160)(cid:35) (cid:77) (cid:0)(cid:8)(cid:37)(cid:48)(cid:9) (cid:19)(cid:16) (cid:24)(cid:23)(cid:21)(cid:16)(cid:160)(cid:160)(cid:35)(cid:35) (cid:37) (cid:51)(cid:44) (cid:21)(cid:21)(cid:160)(cid:35) (cid:36)(cid:8) (cid:18)(cid:21) (cid:36) (cid:19)(cid:16)(cid:160)(cid:35) (cid:41) (cid:18)(cid:16) (cid:16)(cid:160)(cid:35) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:17)(cid:21) (cid:17)(cid:16) (cid:21) (cid:16) (cid:16) (cid:18)(cid:16) (cid:20)(cid:16) (cid:22)(cid:16) (cid:24)(cid:16) (cid:17)(cid:16)(cid:16) (cid:17)(cid:18)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:38)(cid:82)(cid:69)(cid:81)(cid:85)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:24)(cid:54)(cid:17) Figure 28. Typical current consumption vs. temperature in Sleep mode, peripherals OFF (cid:17)(cid:22) (cid:17)(cid:20) (cid:17)(cid:18) (cid:17)(cid:16)(cid:21)(cid:160)(cid:35) (cid:33)(cid:9) (cid:24)(cid:21)(cid:160)(cid:35) (cid:77) (cid:17)(cid:16) (cid:0)(cid:8)(cid:48)(cid:9) (cid:23)(cid:16)(cid:160)(cid:35) (cid:37)(cid:37) (cid:21)(cid:21)(cid:160)(cid:35) (cid:44) (cid:24) (cid:36)(cid:8)(cid:51) (cid:19)(cid:16)(cid:160)(cid:35) (cid:36) (cid:41) (cid:22) (cid:16)(cid:160)(cid:35) (cid:13)(cid:20)(cid:21)(cid:160)(cid:35) (cid:20) (cid:18) (cid:16) (cid:16) (cid:18)(cid:16) (cid:20)(cid:16) (cid:22)(cid:16) (cid:24)(cid:16) (cid:17)(cid:16)(cid:16) (cid:17)(cid:18)(cid:16) (cid:35)(cid:48)(cid:53)(cid:0)(cid:38)(cid:82)(cid:69)(cid:81)(cid:85)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:8)(cid:45)(cid:40)(cid:90)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:25)(cid:54)(cid:17) 84/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 23. Typical and maximum current consumptions in Stop mode Typ Max Symbol Parameter Conditions Unit T = T = T = T = A A A A 25 °C 25 °C 85 °C 105 °C Flash in Stop mode, low-speed and high-speed Supply current internal RC oscillators and high-speed oscillator 0.55 1.2 11.00 20.00 in Stop mode OFF (no independent watchdog) with main Flash in Deep power down mode, low-speed regulator in and high-speed internal RC oscillators and Run mode high-speed oscillator OFF (no independent 0.50 1.2 11.00 20.00 watchdog) I mA DD_STOP Flash in Stop mode, low-speed and high-speed Supply current internal RC oscillators and high-speed oscillator 0.35 1.1 8.00 15.00 in Stop mode OFF (no independent watchdog) with main regulator in Flash in Deep power down mode, low-speed Low-power and high-speed internal RC oscillators and 0.30 1.1 8.00 15.00 mode high-speed oscillator OFF (no independent watchdog) Figure 29. Typical current consumption vs. temperature in Stop mode (cid:17)(cid:16) (cid:41)(cid:68)(cid:68)(cid:63)(cid:83)(cid:84)(cid:79)(cid:80)(cid:63)(cid:77)(cid:82)(cid:63)(cid:70)(cid:76)(cid:72)(cid:83)(cid:84)(cid:79)(cid:80)(cid:0) (cid:41)(cid:68)(cid:68)(cid:63)(cid:83)(cid:84)(cid:79)(cid:80)(cid:63)(cid:77)(cid:82)(cid:63)(cid:70)(cid:76)(cid:72)(cid:68)(cid:69)(cid:69)(cid:80)(cid:0) (cid:41)(cid:68)(cid:68)(cid:63)(cid:83)(cid:84)(cid:79)(cid:80)(cid:63)(cid:76)(cid:80)(cid:63)(cid:70)(cid:76)(cid:72)(cid:83)(cid:84)(cid:79)(cid:80)(cid:0) (cid:41)(cid:68)(cid:68)(cid:63)(cid:83)(cid:84)(cid:79)(cid:80)(cid:63)(cid:76)(cid:80)(cid:63)(cid:70)(cid:76)(cid:72)(cid:68)(cid:69)(cid:69)(cid:80)(cid:0) (cid:33)(cid:9) (cid:17) (cid:77) (cid:0)(cid:8)(cid:48)(cid:9) (cid:47) (cid:52) (cid:51) (cid:36)(cid:8) (cid:36) (cid:41) (cid:16)(cid:14)(cid:17) (cid:16)(cid:14)(cid:16)(cid:17) (cid:13)(cid:20)(cid:21) (cid:13)(cid:19)(cid:21) (cid:13)(cid:18)(cid:21) (cid:13)(cid:17)(cid:21) (cid:13)(cid:21) (cid:21) (cid:17)(cid:21) (cid:18)(cid:21) (cid:19)(cid:21) (cid:20)(cid:21) (cid:21)(cid:21) (cid:22)(cid:21) (cid:23)(cid:21) (cid:24)(cid:21) (cid:25)(cid:21) (cid:17)(cid:16)(cid:21) (cid:52)(cid:69)(cid:77)(cid:80)(cid:69)(cid:82)(cid:65)(cid:84)(cid:85)(cid:82)(cid:69)(cid:0)(cid:8)(cid:160)(cid:35)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:18)(cid:16)(cid:54)(cid:17) 1. All typical and maximum values from table 18 and figure 26 will be reduced over time by up to 50% as part of ST continuous improvement of test procedures. New versions of the datasheet will be released to reflect these changes DocID15818 Rev 15 85/184 183

Electrical characteristics STM32F20xxx T able 24. Typical and maximum current consumptions in Standby mode Typ Max(1) T = 25 °C T = 85 °CT = 105 °C Symbol Parameter Conditions A A A Unit V = V = V = DD DD DD V = 3.6 V 1.8 V 2.4 V 3.3 V DD Backup SRAM ON, low-speed 3.0 3.4 4.0 15.1 25.8 oscillator and RTC ON Supply current Backup SRAM OFF, low- IDD_STBY in Standby speed oscillator and RTC ON 2.4 2.7 3.3 12.4 20.5 µA mode Backup SRAM ON, RTC OFF 2.4 2.6 3.0 12.5 24.8 Backup SRAM OFF, RTC OFF 1.7 1.9 2.2 9.8 19.2 1. Guaranteed by characterization results, not tested in production. Table 25. Typical and maximum current consumptions in V mode BAT Typ Max(1) T = 25 °C T = 85 °C T = 105 °C Symbol Parameter Conditions A A A Unit V = V = V = DD DD DD V = 3.6 V 1.8 V 2.4 V 3.3 V DD Backup SRAM ON, low-speed 1.29 1.42 1.68 12 19 oscillator and RTC ON Backup Backup SRAM OFF, low-speed IDD_VBATdomain supply oscillator and RTC ON 0.62 0.73 0.96 8 10 µA current Backup SRAM ON, RTC OFF 0.79 0.81 0.86 9 16 Backup SRAM OFF, RTC OFF 0.10 0.10 0.10 5 7 1. Guaranteed by characterization results, not tested in production. On-chip peripheral current consumption The current consumption of the on-chip peripherals is given in Table 26. The MCU is placed under the following conditions: • At startup, all I/O pins are configured as analog inputs by firmware. • All peripherals are disabled unless otherwise mentioned • The given value is calculated by measuring the current consumption – with all peripherals clocked off – with one peripheral clocked on (with only the clock applied) • The code is running from Flash memory and the Flash memory access time is equal to 3 wait states at 120 MHz • Prefetch and Cache ON • When the peripherals are enabled, HCLK = 120MHz, f = f /4, and PCLK1 HCLK f = f /2 PCLK2 HCLK • The typical values are obtained for V = 3.3 V and T = 25 °C, unless otherwise DD A specified. 86/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 26. Peripheral current consumption Peripheral(1) Typical consumption at 25 °C Unit GPIO A 0.45 GPIO B 0.43 GPIO C 0.46 GPIO D 0.44 GPIO E 0.44 GPIO F 0.42 GPIO G 0.44 GPIO H 0.42 AHB1 GPIO I 0.43 OTG_HS + ULPI 3.64 mA CRC 1.17 BKPSRAM 0.21 DMA1 2.76 DMA2 2.85 ETH_MAC + ETH_MAC_TX 2.99 ETH_MAC_RX ETH_MAC_PTP OTG_FS 3.16 AHB2 DCMI 0.60 AHB3 FSMC 1.74 DocID15818 Rev 15 87/184 183

Electrical characteristics STM32F20xxx Table 26. Peripheral current consumption (continued) Peripheral(1) Typical consumption at 25 °C Unit TIM2 0.61 TIM3 0.49 TIM4 0.54 TIM5 0.62 TIM6 0.20 TIM7 0.20 TIM12 0.36 TIM13 0.28 TIM14 0.25 USART2 0.25 USART3 0.25 UART4 0.25 APB1 mA UART5 0.26 I2C1 0.25 I2C2 0.25 I2C3 0.25 SPI2 0.20/0.10 SPI3 0.18/0.09 CAN1 0.31 CAN2 0.30 DAC channel 1(2) 1.11 DAC channel 1(3) 1.11 PWR 0.15 WWDG 0.15 88/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 26. Peripheral current consumption (continued) Peripheral(1) Typical consumption at 25 °C Unit SDIO 0.69 TIM1 1.06 TIM8 1.03 TIM9 0.58 TIM10 0.37 TIM11 0.39 APB2 mA ADC1(4) 2.13 ADC2(4) 2.04 ADC3(4) 2.12 SPI1 1.20 USART1 0.38 USART6 0.37 1. External clock is 25 MHz (HSE oscillator with 25 MHz crystal) and PLL is on. 2. EN1 bit is set in DAC_CR register. 3. EN2 bit is set in DAC_CR register. 4. f = f /2, ADON bit set in ADC_CR2 register. ADC PCLK2 6.3.7 Wakeup time from low-power mode The wakeup times given in Table 27 is measured on a wakeup phase with a 16 MHz HSI RC oscillator. The clock source used to wake up the device depends from the current operating mode: • Stop or Standby mode: the clock source is the RC oscillator • Sleep mode: the clock source is the clock that was set before entering Sleep mode. All timings are derived from tests performed under ambient temperature and V supply DD voltage conditions summarized in Table 14. Table 27. Low-power mode wakeup timings Symbol Parameter Min(1) Typ(1) Max(1) Unit t (2) Wakeup from Sleep mode - 1 - µs WUSLEEP Wakeup from Stop mode (regulator in Run mode) - 13 - Wakeup from Stop mode (regulator in low-power mode) - 17 40 t (2) µs WUSTOP Wakeup from Stop mode (regulator in low-power mode - 110 - and Flash memory in Deep power down mode) t (2)(3) Wakeup from Standby mode 260 375 480 µs WUSTDBY 1. Guaranteed by characterization results, not tested in production. 2. The wakeup times are measured from the wakeup event to the point in which the application code reads the first instruction. 3. t minimum and maximum values are given at 105 °C and –45 °C, respectively. WUSTDBY DocID15818 Rev 15 89/184 183

Electrical characteristics STM32F20xxx 6.3.8 External clock source characteristics High-speed external user clock generated from an external source The characteristics given in Table 28 result from tests performed using an high-speed external clock source, and under ambient temperature and supply voltage conditions summarized in Table 14. Table 28. High-speed external user clock characteristics Symbol Parameter Conditions Min Typ Max Unit External user clock source f 1 - 26 MHz HSE_ext frequency(1) V OSC_IN input pin high level voltage 0.7V - V HSEH DD DD V V OSC_IN input pin low level voltage V - 0.3V HSEL - SS DD t w(HSE) OSC_IN high or low time(1) 5 - - t w(HSE) ns t r(HSE) OSC_IN rise or fall time(1) - - 20 t f(HSE) C OSC_IN input capacitance(1) - - 5 - pF in(HSE) DuCy Duty cycle - 45 - 55 % (HSE) I OSC_IN Input leakage current V ≤ V ≤ V - - ±1 µA L SS IN DD 1. Guaranteed by design, not tested in production. Low-speed external user clock generated from an external source The characteristics given in Table 29 result from tests performed using an low-speed external clock source, and under ambient temperature and supply voltage conditions summarized in Table 14. Table 29. Low-speed external user clock characteristics Symbol Parameter Conditions Min Typ Max Unit f User External clock source frequency(1) - 32.768 1000 kHz LSE_ext V OSC32_IN input pin high level voltage 0.7V - V LSEH DD DD V V OSC32_IN input pin low level voltage V - 0.3V LSEL SS DD - t w(LSE) OSC32_IN high or low time(1) 450 - - t f(LSE) ns t r(LSE) OSC32_IN rise or fall time(1) - - 50 t f(LSE) C OSC32_IN input capacitance(1) - - 5 - pF in(LSE) DuCy Duty cycle - 30 - 70 % (LSE) I OSC32_IN Input leakage current V ≤ V ≤ V - - ±1 µA L SS IN DD 1. Guaranteed by design, not tested in production. 90/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 30. High-speed external clock source AC timing diagram (cid:54)(cid:40)(cid:51)(cid:37)(cid:40) (cid:25)(cid:16)(cid:5) (cid:17)(cid:16)(cid:5) (cid:54)(cid:40)(cid:51)(cid:37)(cid:44) (cid:84)(cid:82)(cid:8)(cid:40)(cid:51)(cid:37)(cid:9) (cid:84)(cid:70)(cid:8)(cid:40)(cid:51)(cid:37)(cid:9) (cid:84)(cid:55)(cid:8)(cid:40)(cid:51)(cid:37)(cid:9) (cid:84)(cid:55)(cid:8)(cid:40)(cid:51)(cid:37)(cid:9) (cid:84) (cid:52)(cid:40)(cid:51)(cid:37) (cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76) (cid:70)(cid:40)(cid:51)(cid:37)(cid:63)(cid:69)(cid:88)(cid:84) (cid:41)(cid:44) (cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:83)(cid:79)(cid:85)(cid:82)(cid:67)(cid:69) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:51)(cid:52)(cid:45)(cid:19)(cid:18)(cid:38) (cid:65)(cid:73)(cid:17)(cid:23)(cid:21)(cid:18)(cid:24) Figure 31. Low-speed external clock source AC timing diagram (cid:57)(cid:47)(cid:54)(cid:40)(cid:43) (cid:28)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:57)(cid:47)(cid:54)(cid:40)(cid:47) (cid:87)(cid:85)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:73)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87) (cid:55)(cid:47)(cid:54)(cid:40) (cid:40)(cid:91)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79) (cid:73)(cid:47)(cid:54)(cid:40)(cid:66)(cid:72)(cid:91)(cid:87) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:44)(cid:47) (cid:70)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:86)(cid:82)(cid:88)(cid:85)(cid:70)(cid:72) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:21)(cid:28) High-speed external clock generated from a crystal/ceramic resonator The high-speed external (HSE) clock can be supplied with a 4 to 26 MHz crystal/ceramic resonator oscillator. All the information given in this paragraph are based on characterization results obtained with typical external components specified in Table 30. In the application, the resonator and the load capacitors have to be placed as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. Refer to the crystal resonator manufacturer for more details on the resonator characteristics (frequency, package, accuracy). DocID15818 Rev 15 91/184 183

Electrical characteristics STM32F20xxx Table 30. HSE 4-26 MHz oscillator characteristics(1) (2) Symbol Parameter Conditions Min Typ Max Unit f Oscillator frequency - 4 - 26 MHz OSC_IN R Feedback resistor - - 200 - kΩ F V =3.3 V, DD ESR= 30 Ω, - 449 - C =5 pF@25 MHz L I HSE current consumption µA DD V =3.3 V, DD ESR= 30 Ω, - 532 - C =10 pF@25 MHz L g Oscillator transconductance Startup 5 - - mA/V m t (3) Startup time V is stabilized - 2 - ms SU(HSE DD 1. Resonator characteristics given by the crystal/ceramic resonator manufacturer. 2. Guaranteed by characterization results, not tested in production. 3. t is the startup time measured from the moment it is enabled (by software) to a stabilized 8 MHz SU(HSE) oscillation is reached. This value is measured for a standard crystal resonator and it can vary significantly with the crystal manufacturer For C and C , it is recommended to use high-quality external ceramic capacitors in the L1 L2 5 pF to 25 pF range (typ.), designed for high-frequency applications, and selected to match the requirements of the crystal or resonator (see Figure 32). C and C are usually the L1 L2 same size. The crystal manufacturer typically specifies a load capacitance which is the series combination of C and C . PCB and MCU pin capacitance must be included (10 pF L1 L2 can be used as a rough estimate of the combined pin and board capacitance) when sizing C and C . L1 L2 Note: For information on electing the crystal, refer to the application note AN2867 “Oscillator design guide for ST microcontrollers” available from the ST website www.st.com. Figure 32. Typical application with an 8 MHz crystal (cid:53)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75) (cid:76)(cid:81)(cid:87)(cid:72)(cid:74)(cid:85)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:70)(cid:68)(cid:83)(cid:68)(cid:70)(cid:76)(cid:87)(cid:82)(cid:85)(cid:86) (cid:38)(cid:47)(cid:20) (cid:50)(cid:54)(cid:38)(cid:66)(cid:44)(cid:49) (cid:73)(cid:43)(cid:54)(cid:40) (cid:37)(cid:76)(cid:68)(cid:86)(cid:3) (cid:27)(cid:3)(cid:48)(cid:43)(cid:93) (cid:53)(cid:41) (cid:70)(cid:82)(cid:81)(cid:87)(cid:85)(cid:82)(cid:79)(cid:79)(cid:72)(cid:71) (cid:85)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85) (cid:74)(cid:68)(cid:76)(cid:81) (cid:38)(cid:47)(cid:21) (cid:53)(cid:40)(cid:59)(cid:55)(cid:11)(cid:20)(cid:12)(cid:3) (cid:50)(cid:54)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:22)(cid:19) 1. R value depends on the crystal characteristics. EXT Low-speed external clock generated from a crystal/ceramic resonator The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic resonator oscillator. All the information given in this paragraph are based on characterization results obtained with typical external components specified in Table 31. In the application, the resonator and the load capacitors have to be placed as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. Refer to the crystal resonator manufacturer for more details on the resonator characteristics (frequency, package, accuracy). 92/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 31. LSE oscillator characteristics (f = 32.768 kHz) (1) LSE Symbol Parameter Conditions Min Typ Max Unit R Feedback resistor - - 18.4 - MΩ F I LSE current consumption - - - 1 µA DD g Oscillator Transconductance - 2.8 - - µA/V m t (2) startup time V is stabilized - 2 - s SU(LSE) DD 1. Guaranteed by design, not tested in production. 2. t is the startup time measured from the moment it is enabled (by software) to a stabilized SU(LSE) 32.768 kHz oscillation is reached. This value is measured for a standard crystal resonator and it can vary significantly with the crystal manufacturer Note: For information on electing the crystal, refer to the application note AN2867 “Oscillator design guide for ST microcontrollers” available from the ST website www.st.com. Figure 33. Typical application with a 32.768 kHz crystal (cid:53)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75) (cid:76)(cid:81)(cid:87)(cid:72)(cid:74)(cid:85)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:70)(cid:68)(cid:83)(cid:68)(cid:70)(cid:76)(cid:87)(cid:82)(cid:85)(cid:86) (cid:38)(cid:47)(cid:20) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:73)(cid:47)(cid:54)(cid:40) (cid:37)(cid:76)(cid:68)(cid:86)(cid:3) (cid:22)(cid:21)(cid:17)(cid:26)(cid:25)(cid:27)(cid:3)(cid:78)(cid:43)(cid:93) (cid:53)(cid:41) (cid:70)(cid:82)(cid:81)(cid:87)(cid:85)(cid:82)(cid:79)(cid:79)(cid:72)(cid:71) (cid:85)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85) (cid:74)(cid:68)(cid:76)(cid:81) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:50)(cid:56)(cid:55) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:38)(cid:47)(cid:21) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:22)(cid:20) 6.3.9 Internal clock source characteristics The parameters given in Table 32 and Table 33 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table 14. DD High-speed internal (HSI) RC oscillator Table 32. HSI oscillator characteristics (1) Symbol Parameter Conditions Min Typ Max Unit f Frequency - - 16 - MHz HSI HSI user-trimming step(2) - - - 1 % T = –40 to 105 °C(3) – 8 - 4.5 % A ACCHSI Accuracy of the T = –10 to 85 °C(3) – 4 - 4 % HSI oscillator A T = 25 °C(4) – 1 - 1 % A t (2) HSI oscillator startup time - - 2.2 4.0 µs su(HSI) I (2) HSI oscillator power consumption - - 60 80 µA DD(HSI) 1. V = 3.3 V, T = –40 to 105 °C unless otherwise specified. DD A 2. Guaranteed by design, not tested in production. 3. Guaranteed by characterization results. 4. Factory calibrated, parts not soldered. DocID15818 Rev 15 93/184 183

Electrical characteristics STM32F20xxx Figure 34. ACC versus temperature HSI (cid:373)(cid:258)(cid:454) (cid:258)(cid:448)(cid:336) (cid:1010) (cid:373)(cid:349)(cid:374) (cid:1008) (cid:1006) (cid:1081)(cid:895) (cid:374)(cid:3)(cid:894) (cid:381) (cid:448)(cid:349)(cid:258)(cid:410)(cid:349) (cid:1004) (cid:282)(cid:286) (cid:282)(cid:3) (cid:258)(cid:367)(cid:349)(cid:460)(cid:286) (cid:882)(cid:1006) (cid:373) (cid:381)(cid:396) (cid:69) (cid:882)(cid:1008) (cid:882)(cid:1010) (cid:882)(cid:1012) (cid:882)(cid:1008)(cid:1009) (cid:882)(cid:1007)(cid:1009) (cid:882)(cid:1006)(cid:1009) (cid:882)(cid:1005)(cid:1009) (cid:882)(cid:1009) (cid:1009) (cid:1005)(cid:1009) (cid:1006)(cid:1009) (cid:1007)(cid:1009) (cid:1008)(cid:1009) (cid:1009)(cid:1009) (cid:1010)(cid:1009) (cid:1011)(cid:1009) (cid:1012)(cid:1009) (cid:1013)(cid:1009) (cid:1005)(cid:1004)(cid:1009) (cid:1005)(cid:1005)(cid:1009) (cid:1005)(cid:1006)(cid:1009) (cid:100)(cid:286)(cid:373)(cid:393)(cid:286)(cid:396)(cid:258)(cid:410)(cid:437)(cid:396)(cid:286)(cid:3)(cid:894)(cid:931)(cid:18)(cid:895) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:18)(cid:54)(cid:18) Low-speed internal (LSI) RC oscillator Table 33. LSI oscillator characteristics (1) Symbol Parameter Min Typ Max Unit f (2) Frequency 17 32 47 kHz LSI t (3) LSI oscillator startup time - 15 40 µs su(LSI) I (3) LSI oscillator power consumption - 0.4 0.6 µA DD(LSI) 1. V = 3 V, T = –40 to 105 °C unless otherwise specified. DD A 2. Guaranteed by characterization results, not tested in production. 3. Guaranteed by design, not tested in production. 94/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 35. ACC versus temperature LSI (cid:21)(cid:16) (cid:77)(cid:65)(cid:88) (cid:20)(cid:16) (cid:65)(cid:86)(cid:71) (cid:77)(cid:73)(cid:78) (cid:19)(cid:16) (cid:5)(cid:9)(cid:0) (cid:18)(cid:16) (cid:78)(cid:0)(cid:8) (cid:79) (cid:69)(cid:86)(cid:73)(cid:65)(cid:84)(cid:73) (cid:17)(cid:16) (cid:68) (cid:68)(cid:0) (cid:90)(cid:69) (cid:16) (cid:65)(cid:76)(cid:73) (cid:77) (cid:79)(cid:82)(cid:13)(cid:17)(cid:16) (cid:46) (cid:13)(cid:18)(cid:16) (cid:13)(cid:19)(cid:16) (cid:13)(cid:20)(cid:16) (cid:13)(cid:20)(cid:21) (cid:13)(cid:19)(cid:21) (cid:13)(cid:18)(cid:21) (cid:13)(cid:17)(cid:21) (cid:13)(cid:21) (cid:21) (cid:17)(cid:21) (cid:18)(cid:21) (cid:19)(cid:21) (cid:20)(cid:21) (cid:21)(cid:21) (cid:22)(cid:21) (cid:23)(cid:21) (cid:24)(cid:21) (cid:25)(cid:21) (cid:17)(cid:16)(cid:21) (cid:52)(cid:69)(cid:77)(cid:80)(cid:69)(cid:82)(cid:65)(cid:84)(cid:85)(cid:82)(cid:69)(cid:0)(cid:8)(cid:160)(cid:35)(cid:9) (cid:45)(cid:51)(cid:17)(cid:25)(cid:16)(cid:17)(cid:19)(cid:54)(cid:17) 6.3.10 PLL characteristics The parameters given in Table 34 and Table 35 are derived from tests performed under temperature and V supply voltage conditions summarized in Table 14. DD Table 34. Main PLL characteristics Symbol Parameter Conditions Min Typ Max Unit f PLL input clock(1) - 0.95(2) 1 2.10(2) MHz PLL_IN f PLL multiplier output clock - 24 - 120 MHz PLL_OUT 48 MHz PLL multiplier output f - - - 48 MHz PLL48_OUT clock f PLL VCO output - 192 - 432 MHz VCO_OUT VCO freq = 192 MHz 75 - 200 t PLL lock time µs LOCK VCO freq = 432 MHz 100 - 300 DocID15818 Rev 15 95/184 183

Electrical characteristics STM32F20xxx Table 34. Main PLL characteristics (continued) Symbol Parameter Conditions Min Typ Max Unit RMS - 25 - Cycle-to-cycle jitter peak to - ±150 - System clock peak 120 MHz RMS - 15 - Period Jitter peak to - ±200 - Jitter(3) ps peak Main clock output (MCO) for Cycle to cycle at 50 MHz - 32 - RMII Ethernet on 1000 samples Main clock output (MCO) for MII Cycle to cycle at 25 MHz - 40 - Ethernet on 1000 samples Cycle to cycle at 1 MHz Bit Time CAN jitter - 330 - on 1000 samples VCO freq = 192 MHz 0.15 0.40 I (4) PLL power consumption on VDD - mA DD(PLL) VCO freq = 432 MHz 0.45 0.75 PLL power consumption on VCO freq = 192 MHz 0.30 0.40 I (4) - mA DDA(PLL) VDDA VCO freq = 432 MHz 0.55 0.85 1. Take care of using the appropriate division factor M to obtain the specified PLL input clock values. The M factor is shared between PLL and PLLI2S. 2. Guaranteed by design, not tested in production. 3. The use of 2 PLLs in parallel could degraded the Jitter up to +30%. 4. Guaranteed by characterization results, not tested in production. Table 35. PLLI2S (audio PLL) characteristics Symbol Parameter Conditions Min Typ Max Unit f PLLI2S input clock(1) - 0.95(2) 1 2.10(2) MHz PLLI2S_IN f PLLI2S multiplier output clock - - - 216 MHz PLLI2S_OUT f PLLI2S VCO output - 192 - 432 MHz VCO_OUT VCO freq = 192 MHz 75 - 200 t PLLI2S lock time µs LOCK VCO freq = 432 MHz 100 - 300 96/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 35. PLLI2S (audio PLL) characteristics (continued) Symbol Parameter Conditions Min Typ Max Unit Cycle to cycle at RMS - 90 - 12.288 MHz on peak ps 48KHz period, to - ±280 - N=432, R=5 peak Master I2S clock jitter Average frequency of Jitter(3) 12.288 MHz - 90 - ps N=432, R=5 on 1000 samples Cycle to cycle at 48 KHz WS I2S clock jitter - 400 - ps on 1000 samples PLLI2S power consumption on VCO freq = 192 MHz 0.15 0.40 I (4) - mA DD(PLLI2S) VDD VCO freq = 432 MHz 0.45 0.75 PLLI2S power consumption on VCO freq = 192 MHz 0.30 0.40 I (4) - mA DDA(PLLI2S) VDDA VCO freq = 432 MHz 0.55 0.85 1. Take care of using the appropriate division factor M to have the specified PLL input clock values. 2. Guaranteed by design, not tested in production. 3. Value given with main PLL running. 4. Guaranteed by characterization results, not tested in production. DocID15818 Rev 15 97/184 183

Electrical characteristics STM32F20xxx 6.3.11 PLL spread spectrum clock generation (SSCG) characteristics The spread spectrum clock generation (SSCG) feature allows to reduce electromagnetic interferences (see Table 42: EMI characteristics). It is available only on the main PLL. Table 36. SSCG parameters constraint Symbol Parameter Min Typ Max(1) Unit f Modulation frequency - - 10 KHz Mod md Peak modulation depth 0.25 - 2 % MODEPER * INCSTEP - - - 215−1 - 1. Guaranteed by design, not tested in production. Equation 1 The frequency modulation period (MODEPER) is given by the equation below: MODEPER = round[f ⁄ (4× f )] PLL_IN Mod f and f must be expressed in Hz. PLL_IN Mod As an example: If f = 1 MHz and f = 1 kHz, the modulation depth (MODEPER) is given by equation PLL_IN MOD 1: MODEPER = round[106⁄ (4× 103)] = 250 Equation 2 Equation 2 allows to calculate the increment step (INCSTEP): INCSTEP = round[((215–1)× md× PLLN)⁄ (100× 5× MODEPER)] f must be expressed in MHz. VCO_OUT With a modulation depth (md) = ±2 % (4 % peak to peak), and PLLN = 240 (in MHz): INCSTEP = round[((215–1)× 2× 240)⁄ (100× 5× 250)] = 126md(quantitazed)% An amplitude quantization error may be generated because the linear modulation profile is obtained by taking the quantized values (rounded to the nearest integer) of MODPER and INCSTEP. As a result, the achieved modulation depth is quantized. The percentage quantized modulation depth is given by the following formula: md % = (MODEPER× INCSTEP× 100× 5)⁄ ((215–1)× PLLN) quantized As a result: md % = (250× 126× 100× 5)⁄ ((215–1)× 240) = 2.0002%(peak) quantized 98/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 36 and Figure 37 show the main PLL output clock waveforms in center spread and down spread modes, where: F0 is f nominal. PLL_OUT T is the modulation period. mode md is the modulation depth. Figure 36. PLL output clock waveforms in center spread mode (cid:41)(cid:85)(cid:72)(cid:84)(cid:88)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3) (cid:11)(cid:51)(cid:47)(cid:47)(cid:66)(cid:50)(cid:56)(cid:55)(cid:12) (cid:80)(cid:71) (cid:41)(cid:19) (cid:80)(cid:71) (cid:55)(cid:76)(cid:80)(cid:72) (cid:87) (cid:21)(cid:91)(cid:3)(cid:87) (cid:80)(cid:82)(cid:71)(cid:72) (cid:80)(cid:82)(cid:71)(cid:72) (cid:48)(cid:54)(cid:22)(cid:28)(cid:28)(cid:27)(cid:22)(cid:57)(cid:20) Figure 37. PLL output clock waveforms in down spread mode (cid:41)(cid:85)(cid:72)(cid:84)(cid:88)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3) (cid:11)(cid:51)(cid:47)(cid:47)(cid:66)(cid:50)(cid:56)(cid:55)(cid:12) (cid:41)(cid:19) (cid:21)(cid:91)(cid:3)(cid:80)(cid:71) (cid:55)(cid:76)(cid:80)(cid:72) (cid:87) (cid:21)(cid:91)(cid:3)(cid:87) (cid:80)(cid:82)(cid:71)(cid:72) (cid:80)(cid:82)(cid:71)(cid:72) (cid:48)(cid:54)(cid:22)(cid:28)(cid:28)(cid:27)(cid:21)(cid:57)(cid:20) 6.3.12 Memory characteristics Flash memory The characteristics are given at T = –40 to 105 °C unless otherwise specified. A DocID15818 Rev 15 99/184 183

Electrical characteristics STM32F20xxx Table 37. Flash memory characteristics Symbol Parameter Conditions Min Typ Max Unit Write / Erase 8-bit mode - 5 - V = 1.8 V DD Write / Erase 16-bit mode I Supply current - 8 - mA DD V = 2.1 V DD Write / Erase 32-bit mode - 12 - V = 3.3 V DD Table 38. Flash memory programming Symbol Parameter Conditions Min(1) Typ Max(1) Unit Program/erase parallelism t Word programming time - 16 100(2) µs prog (PSIZE) = x 8/16/32 Program/erase parallelism - 400 800 (PSIZE) = x 8 Program/erase parallelism t Sector (16 KB) erase time - 300 600 ms ERASE16KB (PSIZE) = x 16 Program/erase parallelism - 250 500 (PSIZE) = x 32 Program/erase parallelism - 1200 2400 (PSIZE) = x 8 Program/erase parallelism t Sector (64 KB) erase time - 700 1400 ms ERASE64KB (PSIZE) = x 16 Program/erase parallelism - 550 1100 (PSIZE) = x 32 Program/erase parallelism - 2 4 (PSIZE) = x 8 Program/erase parallelism t Sector (128 KB) erase time - 1.3 2.6 s ERASE128KB (PSIZE) = x 16 Program/erase parallelism - 1 2 (PSIZE) = x 32 Program/erase parallelism - 16 32 (PSIZE) = x 8 Program/erase parallelism t Mass erase time - 11 22 s ME (PSIZE) = x 16 Program/erase parallelism - 8 16 (PSIZE) = x 32 32-bit program operation 2.7 - 3.6 V V Programming voltage 16-bit program operation 2.1 - 3.6 V prog 8-bit program operation 1.8 - 3.6 V 1. Guaranteed by characterization results, not tested in production. 2. The maximum programming time is measured after 100K erase operations. 100/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 39. Flash memory programming with V PP Symbol Parameter Conditions Min(1) Typ Max(1) Unit t Double word programming - 16 100(2) µs prog tERASE16KB Sector (16 KB) erase time T = 0 to +40 °C - 230 - A t Sector (64 KB) erase time V = 3.3 V - 490 - ms ERASE64KB DD V = 8.5 V t Sector (128 KB) erase time PP - 875 - ERASE128KB t Mass erase time - 6.9 - s ME V Programming voltage - 2.7 - 3.6 V prog V V voltage range - 7 - 9 V PP PP Minimum current sunk on I - 10 - - mA PP the V pin PP Cumulative time during t (3) - - - 1 hour VPP which V is applied PP 1. Guaranteed by design, not tested in production. 2. The maximum programming time is measured after 100K erase operations. 3. V should only be connected during programming/erasing. PP Table 40. Flash memory endurance and data retention Value Symbol Parameter Conditions Unit Min(1) T = –40 to +85 °C (6 suffix versions) N Endurance A 10 kcycles END T = –40 to +105 °C (7 suffix versions) A 1 kcycle(2) at T = 85 °C 30 A t Data retention 1 kcycle(2) at T = 105 °C 10 Years RET A 10 kcycles(2) at T = 55 °C 20 A 1. Guaranteed by characterization results, not tested in production. 2. Cycling performed over the whole temperature range. 6.3.13 EMC characteristics Susceptibility tests are performed on a sample basis during device characterization. Functional EMS (electromagnetic susceptibility) While a simple application is executed on the device (toggling 2 LEDs through I/O ports). the device is stressed by two electromagnetic events until a failure occurs. The failure is indicated by the LEDs: • Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard. • FTB: A burst of fast transient voltage (positive and negative) is applied to V and V DD SS through a 100 pF capacitor, until a functional disturbance occurs. This test is compliant with the IEC 61000-4-4 standard. A device reset allows normal operations to be resumed. DocID15818 Rev 15 101/184 183

Electrical characteristics STM32F20xxx The test results are given in Table 41. They are based on the EMS levels and classes defined in application note AN1709. Table 41. EMS characteristics Level/ Symbol Parameter Conditions Class V = 3.3 V, LQFP176, T = Voltage limits to be applied on any I/O pin to DD A V +25 °C, f = 120 MHz, conforms 2B FESD induce a functional disturbance HCLK to IEC 61000-4-2 Fast transient voltage burst limits to be V = 3.3 V, LQFP176, T = DD A V applied through 100 pF on V and V +25 °C, f = 120 MHz, conforms 4A EFTB DD SS HCLK pins to induce a functional disturbance to IEC 61000-4-2 Designing hardened software to avoid noise problems EMC characterization and optimization are performed at component level with a typical application environment and simplified MCU software. It should be noted that good EMC performance is highly dependent on the user application and the software in particular. Therefore it is recommended that the user applies EMC software optimization and prequalification tests in relation with the EMC level requested for his application. Software recommendations The software flowchart must include the management of runaway conditions such as: • Corrupted program counter • Unexpected reset • Critical Data corruption (control registers...) Prequalification trials Most of the common failures (unexpected reset and program counter corruption) can be reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1 second. To complete these trials, ESD stress can be applied directly on the device, over the range of specification values. When unexpected behavior is detected, the software can be hardened to prevent unrecoverable errors occurring (see application note AN1015). 102/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Electromagnetic Interference (EMI) The electromagnetic field emitted by the device are monitored while a simple application, executing EEMBC® code, is running. This emission test is compliant with SAE IEC61967-2 standard which specifies the test board and the pin loading. Table 42. EMI characteristics Max vs. Monitored [f /f ] Symbol Parameter Conditions HSE CPU Unit frequency band 25/120 MHz 0.1 to 30 MHz V = 3.3 V, T = 25 °C, LQFP176 DD A package, conforming to SAE J1752/3 30 to 130 MHz 25 dBµV EEMBC, code running with ART 130 MHz to 1GHz enabled, peripheral clock disabled SAE EMI Level 4 - S Peak level EMI V = 3.3 V, T = 25 °C, LQFP176 0.1 to 30 MHz 28 DD A package, conforming to SAE J1752/3 30 to 130 MHz 26 dBµV EEMBC, code running with ART enabled, PLL spread spectrum 130 MHz to 1GHz 22 enabled, peripheral clock disabled SAE EMI level 4 - 6.3.14 Absolute maximum ratings (electrical sensitivity) Based on three different tests (ESD, LU) using specific measurement methods, the device is stressed in order to determine its performance in terms of electrical sensitivity. Electrostatic discharge (ESD) Electrostatic discharges (a positive then a negative pulse separated by 1 second) are applied to the pins of each sample according to each pin combination. The sample size depends on the number of supply pins in the device (3 parts × (n+1) supply pins). This test conforms to the JESD22-A114/C101 standard. Table 43. ESD absolute maximum ratings Maximum Symbol Ratings Conditions Class Unit value(1) Electrostatic discharge V voltage (human body T = +25 °C conforming to JESD22-A114 2 2000(2) ESD(HBM) A model) V Electrostatic discharge V voltage (charge device T = +25 °C conforming to JESD22-C101 II 500 ESD(CDM) A model) 1. Guaranteed by characterization results, not tested in production. 2. On V pin, V is limited to 1000 V. BAT ESD(HBM) DocID15818 Rev 15 103/184 183

Electrical characteristics STM32F20xxx Static latch-up Two complementary static tests are required on six parts to assess the latch-up performance: • A supply overvoltage is applied to each power supply pin • A current injection is applied to each input, output and configurable I/O pin These tests are compliant with EIA/JESD 78A IC latch-up standard. Table 44. Electrical sensitivities Symbol Parameter Conditions Class LU Static latch-up class T = +105 °C conforming to JESD78A II level A A 6.3.15 I/O current injection characteristics As a general rule, current injection to the I/O pins, due to external voltage below V or SS above V (for standard, 3 V-capable I/O pins) should be avoided during normal product DD operation. However, in order to give an indication of the robustness of the microcontroller in cases when abnormal injection accidentally happens, susceptibility tests are performed on a sample basis during device characterization. Functional susceptibilty to I/O current injection While a simple application is executed on the device, the device is stressed by injecting current into the I/O pins programmed in floating input mode. While current is injected into the I/O pin, one at a time, the device is checked for functional failures. The failure is indicated by an out of range parameter: ADC error above a certain limit (>5 LSB TUE), out of spec current injection on adjacent pins or other functional failure (for example reset, oscillator frequency deviation). The test results are given in Table 45. Table 45. I/O current injection susceptibility(1) Functional susceptibility Symbol Description Unit Negative Positive injection injection Injected current on BOOT0 pin –0 NA Injected current on NRST pin –0 NA I mA INJ Injected current on TTa pins: PA4 and PA5 –0 +5 Injected current on all FT pins –5 NA 1. NA stands for “not applicable”. Note: It is recommended to add a Schottky diode (pin to ground) to analog pins which may potentially inject negative currents. 104/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6.3.16 I/O port characteristics General input/output characteristics Unless otherwise specified, the parameters given in Table 50 are derived from tests performed under the conditions summarized in Table 14: General operating conditions. All I/Os are CMOS and TTL compliant. Table 46. I/O static characteristics Symbol Parameter Conditions Min Typ Max Unit FT, TTa and NRST I/O 0.35VDD–0.04(1) 1.7 V≤ V ≤ 3.6 V - - input low level voltage DD 0.3V (2) DD VIL 1.75 V≤ VDD ≤ 3.6 V, - - V BOOT0 I/O –40 °C≤ TA ≤ 105 °C 0.1V +0.1(1) input low level voltage 1.7 V≤ V ≤ 3.6 V, DD DD - - 0 °C≤ T ≤ 105 °C A FT, TTa and NRST I/O 0.45VDD+0.3(1) 1.7 V≤ V ≤ 3.6 V - - input high level voltage(5) DD 0.7V (2) DD VIH 1.75 V≤ VDD ≤ 3.6 V, V BOOT0 I/O –40 °C≤ TA ≤ 105 °C 0.17V +0.7(1) - - input high level voltage 1.7 V≤ V ≤ 3.6 V, DD DD 0 °C≤ T ≤ 105 °C A FT, TTa and NRST I/O 1.7 V≤ V ≤ 3.6 V 0.45V +0.3(1) - - input hysteresis DD DD 1.75 V≤ V ≤ 3.6 V, V DD 10%V (1)(3) - - V HYS BOOT0 I/O –40 °C≤ TA ≤ 105 °C DDIO input hysteresis 1.7 V≤ V ≤ 3.6 V, DD 100(1) - - 0 °C≤ T ≤ 105 °C A I/O input leakage current (4) V ≤ V ≤ V - - ±1 SS IN DD I µA lkg I/O FT input leakage current (5) V = 5 V - - 3 IN DocID15818 Rev 15 105/184 183

Electrical characteristics STM32F20xxx Table 46. I/O static characteristics (continued) Symbol Parameter Conditions Min Typ Max Unit All pins except for PA10/PB12 V = V 30 40 50 IN SS Weak pull-up (OTG_FS_ID, RPU equivalent OTG_HS_ID) resistor(6) PA10/PB12 (OTG_FS_ID, - 7 10 14 OTG_HS_ID) kΩ All pins except for PA10/PB12 V = V 30 40 50 IN DD Weak pull-down (OTG_FS_ID, RPD equivalent OTG_HS_ID) resistor(7) PA10/PB12 (OTG_FS_ID, - 7 10 14 OTG_HS_ID) C (8) I/O pin capacitance - - 5 - pF IO 1. Guaranteed by design, not tested in production. 2. Guaranteed by tests in production. 3. With a minimum of 200 mV. 4. Leakage could be higher than the maximum value, if negative current is injected on adjacent pins, Refer to Table 45: I/O current injection susceptibility 5. To sustain a voltage higher than VDD +0.3 V, the internal pull-up/pull-down resistors must be disabled. Leakage could be higher than the maximum value, if negative current is injected on adjacent pins.Refer to Table 45: I/O current injection susceptibility 6. Pull-up resistors are designed with a true resistance in series with a switchable PMOS. This PMOS contribution to the series resistance is minimum (~10% order). 7. Pull-down resistors are designed with a true resistance in series with a switchable NMOS. This NMOS contribution to the series resistance is minimum (~10% order). 8. Hysteresis voltage between Schmitt trigger switching levels. Based on characterization, not tested in production. All I/Os are CMOS and TTL compliant (no software configuration required). Their characteristics cover more than the strict CMOS-technology or TTL parameters. The coverage of these requirements for FT I/Os is shown in Figure 38. 106/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 38. FT I/O input characteristics (cid:57)(cid:44)(cid:47)(cid:18)(cid:57)(cid:44)(cid:43)(cid:3)(cid:11)(cid:57)(cid:12) (cid:21)(cid:17)(cid:24)(cid:21) (cid:80)(cid:76)(cid:81)(cid:3)(cid:32)(cid:3)(cid:19)(cid:17)(cid:26)(cid:57)(cid:39) (cid:39) (cid:80)(cid:72)(cid:81)(cid:87)(cid:3)(cid:57)(cid:44)(cid:43) (cid:20)(cid:20)(cid:17)(cid:21)(cid:17)(cid:20)(cid:20)(cid:19)(cid:19)(cid:28)(cid:20)(cid:17)(cid:17)(cid:17)(cid:25)(cid:17)(cid:19)(cid:21)(cid:20)(cid:17)(cid:21)(cid:27)(cid:26)(cid:24)(cid:28)(cid:21) (cid:37)(cid:68)(cid:55)(cid:86)(cid:72)(cid:72)(cid:86)(cid:87)(cid:71)(cid:3)(cid:72)(cid:82)(cid:71)(cid:3)(cid:76)(cid:81)(cid:37)(cid:3)(cid:81)(cid:3)(cid:39)(cid:68)(cid:83)(cid:86)(cid:72)(cid:85)(cid:72)(cid:86)(cid:82)(cid:76)(cid:71)(cid:71)(cid:74)(cid:3)(cid:88)(cid:81)(cid:82)(cid:3)(cid:70)(cid:87)(cid:86)(cid:81)(cid:76)(cid:76)(cid:71)(cid:3)(cid:80)(cid:82)(cid:39)(cid:72)(cid:81)(cid:36)(cid:3)(cid:88)(cid:72)(cid:79)(cid:3)(cid:16)(cid:87)(cid:86)(cid:68)(cid:3)(cid:85)(cid:72)(cid:87)(cid:76)(cid:76)(cid:72)(cid:38)(cid:74)(cid:82)(cid:85)(cid:81)(cid:48)(cid:68)(cid:80)(cid:81)(cid:3)(cid:86)(cid:50)(cid:86)(cid:3)(cid:15)(cid:3)(cid:81)(cid:76)(cid:54)(cid:76)(cid:3)(cid:80)(cid:81)(cid:57)(cid:85)(cid:82)(cid:44)(cid:72)(cid:88)(cid:55)(cid:72)(cid:43)(cid:87)(cid:84)(cid:79)(cid:55)(cid:68)(cid:3)(cid:80)(cid:71)(cid:88)(cid:76)(cid:87)(cid:76)(cid:47)(cid:85)(cid:76)(cid:81)(cid:82)(cid:3)(cid:72)(cid:85)(cid:32)(cid:81)(cid:72)(cid:3)(cid:86)(cid:19)(cid:55)(cid:84)(cid:17)(cid:15)(cid:3)(cid:88)(cid:55)(cid:23)(cid:57)(cid:57)(cid:76)(cid:24)(cid:47)(cid:85)(cid:44)(cid:44)(cid:72)(cid:57)(cid:3)(cid:47)(cid:43)(cid:85)(cid:80)(cid:39)(cid:80)(cid:72)(cid:80)(cid:39)(cid:84)(cid:72)(cid:68)(cid:76)(cid:88)(cid:14)(cid:91)(cid:81)(cid:81)(cid:19)(cid:76)(cid:32)(cid:3)(cid:87)(cid:85)(cid:17)(cid:32)(cid:3)(cid:72)(cid:3)(cid:22)(cid:57)(cid:19)(cid:3)(cid:80)(cid:21)(cid:17)(cid:44)(cid:47)(cid:22)(cid:57)(cid:72)(cid:24)(cid:80)(cid:81)(cid:57)(cid:68)(cid:87)(cid:3)(cid:39)(cid:91)(cid:39)(cid:3)(cid:16)(cid:19)(cid:17)(cid:19)(cid:23) (cid:19)(cid:17)(cid:24)(cid:24) (cid:32)(cid:3)(cid:19)(cid:17)(cid:27)(cid:57) (cid:19)(cid:17)(cid:24)(cid:20) (cid:55)(cid:72)(cid:86)(cid:87)(cid:72)(cid:71)(cid:3)(cid:76)(cid:81)(cid:3)(cid:83)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:3)(cid:16)(cid:3)(cid:38)(cid:48)(cid:50)(cid:54)(cid:3)(cid:85)(cid:72)(cid:84)(cid:88)(cid:76)(cid:85)(cid:72)(cid:80)(cid:72)(cid:81)(cid:87)(cid:3)(cid:57)(cid:44)(cid:47)(cid:80)(cid:68)(cid:91)(cid:3)(cid:32)(cid:3)(cid:19)(cid:17)(cid:22)(cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39)(cid:3)(cid:11)(cid:57)(cid:12) (cid:20)(cid:17)(cid:26) (cid:21)(cid:17)(cid:19) (cid:21)(cid:17)(cid:23) (cid:21)(cid:17)(cid:26) (cid:22)(cid:17)(cid:22) (cid:22)(cid:17)(cid:25) (cid:48)(cid:54)(cid:22)(cid:22)(cid:26)(cid:23)(cid:25)(cid:57)(cid:20) Output driving current The GPIOs (general purpose input/outputs) can sink or source up to ±8 mA, and sink or source up to ±20 mA (with a relaxed V /V ) except PC13, PC14 and PC15 which can OL OH sink or source up to ±3mA. When using the PC13 to PC15 GPIOs in output mode, the speed should not exceed 2 MHz with a maximum load of 30 pF. In the user application, the number of I/O pins which can drive current must be limited to respect the absolute maximum rating specified in Section 6.2: • The sum of the currents sourced by all the I/Os on V plus the maximum Run DD, consumption of the MCU sourced on V cannot exceed the absolute maximum rating DD, I (see Table 12). VDD • The sum of the currents sunk by all the I/Os on V plus the maximum Run SS consumption of the MCU sunk on V cannot exceed the absolute maximum rating SS I (see Table 12). VSS Output voltage levels Unless otherwise specified, the parameters given in Table 47 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in DD Table 14. All I/Os are CMOS and TTL compliant. DocID15818 Rev 15 107/184 183

Electrical characteristics STM32F20xxx Table 47. Output voltage characteristics(1) Symbol Parameter Conditions Min Max Unit Output low level voltage for an I/O pin VOL(2) when 8 pins are sunk at same time CMOS ports - 0.4 I = +8 mA V IO Output high level voltage for an I/O pin VOH(3) when 8 pins are sourced at same time 2.7 V < VDD < 3.6 V VDD–0.4 - Output low level voltage for an I/O pin VOL (2) when 8 pins are sunk at same time TTL ports - 0.4 I =+ 8mA V IO Output high level voltage for an I/O pin VOH (3) when 8 pins are sourced at same time 2.7 V < VDD < 3.6 V 2.4 - Output low level voltage for an I/O pin V (2)(4) - 1.3 OL when 8 pins are sunk at same time I = +20 mA IO V V (3)(4) Output high level voltage for an I/O pin 2.7 V < VDD < 3.6 V V –1.3 - OH when 8 pins are sourced at same time DD Output low level voltage for an I/O pin V (2)(4) - 0.4 OL when 8 pins are sunk at same time I = +6 mA IO V V (3)(4) Output high level voltage for an I/O pin 2 V < VDD < 2.7 V V –0.4 - OH when 8 pins are sourced at same time DD 1. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited: the speed should not exceed 2 MHz with a maximum load of 30 pF and these I/Os must not be used as a current source (e.g. to drive an LED). 2. The I current sunk by the device must always respect the absolute maximum rating specified in Table 12 IO and the sum of I (I/O ports and control pins) must not exceed I . IO VSS 3. The I current sourced by the device must always respect the absolute maximum rating specified in IO Table 12 and the sum of I (I/O ports and control pins) must not exceed I . IO VDD 4. Guaranteed by characterization results, not tested in production. Input/output AC characteristics The definition and values of input/output AC characteristics are given in Figure 39 and Table 48, respectively. Unless otherwise specified, the parameters given in Table 48 are derived from tests performed under the ambient temperature and V supply voltage conditions summarized DD in Table 14. Table 48. I/O AC characteristics(1) OSPEEDRy [1:0] bit Symbol Parameter Conditions Min Typ Max Unit value(1) C = 50 pF, V 2.70 V - - 4 L DD > C = 50 pF, V 1.8 V - - 2 f Maximum frequency(2) L DD > MHz max(IO)out C = 10 pF, V 2.70 V - - 8 L DD > 00 C = 10 pF, V 1.8 V - - 4 L DD > Output high to low level fall t / C = 50 pF, V = 1.8 V to f(IO)out time and output low to high L DD - - 100 ns t 3.6 V r(IO)out level rise time 108/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 48. I/O AC characteristics(1) (continued) OSPEEDRy [1:0] bit Symbol Parameter Conditions Min Typ Max Unit value(1) C = 50 pF, V 2.70 V - - 25 L DD > C = 50 pF, V 1.8 V - - 12.5 f Maximum frequency(2) L DD > MHz max(IO)out C = 10 pF, V 2.70 V - - 50(3) L DD > C = 10 pF, V 1.8 V - - 20 L DD > 01 C = 50 pF, V >2.7 V - - 10 L DD tf(IO)out/ Otimuetp aunt dh igohu ttpou lto lwow le tvoe hl ifgahll CL = 50 pF, VDD > 1.8 V - - 20 ns tr(IO)out level rise time CL = 10 pF, VDD > 2.70 V - - 6 C = 10 pF, V 1.8 V - - 10 L DD > C = 40 pF, V 2.70 V - - 25 L DD > C = 40 pF, V 1.8 V - - 20 f Maximum frequency(2) L DD > MHz max(IO)out C = 10 pF, V 2.70 V - - 100(3) L DD > C = 10 pF, V 1.8 V - - 50(3) L DD > 10 C = 40 pF, V 2.70 V - - 6 L DD > tf(IO)out/ Otimuetp aunt dh igohu ttpou lto lwow le tvoe hl ifgahll CL = 40 pF, VDD > 1.8 V - - 10 ns tr(IO)out level rise time CL = 10 pF, VDD > 2.70 V - - 4 C = 10 pF, V 1.8 V - -3 6 L DD > C = 30 pF, V 2.70 V - - 100(3) L DD > C = 30 pF, V 1.8 V - - 50(3) f Maximum frequency(2) L DD > MHz max(IO)out C = 10 pF, V 2.70 V - - 120(3) L DD > C = 10 pF, V 1.8 V - - 100(3) L DD > 11 C = 30 pF, V 2.70 V - - 4 L DD > tf(IO)out/ Otimuetp aunt dh igohu ttpou lto lwow le tvoe hl ifgahll CL = 30 pF, VDD > 1.8 V - - 6 ns tr(IO)out level rise time CL = 10 pF, VDD > 2.70 V - - 2.5 C = 10 pF, V 1.8 V - - 4 L DD > Pulse width of external - t signals detected by the - 10 - - ns EXTIpw EXTI controller 1. The I/O speed is configured using the OSPEEDRy[1:0] bits. Refer to the STM32F20/21xxx reference manual for a description of the GPIOx_SPEEDR GPIO port output speed register. 2. The maximum frequency is defined in Figure 39. 3. For maximum frequencies above 50 MHz and V above 2.4 V, the compensation cell should be used. DD DocID15818 Rev 15 109/184 183

Electrical characteristics STM32F20xxx Figure 39. I/O AC characteristics definition (cid:28)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:24)(cid:19)(cid:8) (cid:24)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:28)(cid:19)(cid:8) (cid:40)(cid:59)(cid:55)(cid:40)(cid:53)(cid:49)(cid:36)(cid:47) (cid:87)(cid:85)(cid:11)(cid:44)(cid:50)(cid:12)(cid:82)(cid:88)(cid:87) (cid:87)(cid:73)(cid:11)(cid:44)(cid:50)(cid:12)(cid:82)(cid:88)(cid:87) (cid:50)(cid:56)(cid:55)(cid:51)(cid:56)(cid:55) (cid:50)(cid:49)(cid:3)(cid:38)(cid:47) (cid:55) (cid:48)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:73)(cid:85)(cid:72)(cid:84)(cid:88)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3)(cid:76)(cid:86)(cid:3)(cid:68)(cid:70)(cid:75)(cid:76)(cid:72)(cid:89)(cid:72)(cid:71)(cid:3)(cid:76)(cid:73)(cid:3)(cid:11)(cid:87)(cid:85)(cid:3)(cid:14)(cid:3)(cid:87)(cid:73)(cid:12)(cid:3)(cid:148)(cid:3)(cid:11)(cid:21)(cid:18)(cid:22)(cid:12)(cid:55)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:76)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:71)(cid:88)(cid:87)(cid:92)(cid:3)(cid:70)(cid:92)(cid:70)(cid:79)(cid:72)(cid:3)(cid:76)(cid:86)(cid:3)(cid:11)(cid:23)(cid:24)(cid:16)(cid:24)(cid:24)(cid:8)(cid:12)(cid:3) (cid:90)(cid:75)(cid:72)(cid:81)(cid:3)(cid:79)(cid:82)(cid:68)(cid:71)(cid:72)(cid:71)(cid:3)(cid:69)(cid:92)(cid:3)(cid:38)(cid:47)(cid:3)(cid:86)(cid:83)(cid:72)(cid:70)(cid:76)(cid:73)(cid:76)(cid:72)(cid:71)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:87)(cid:68)(cid:69)(cid:79)(cid:72)(cid:3)(cid:179)(cid:3)(cid:44)(cid:18)(cid:50)(cid:3)(cid:36)(cid:38)(cid:3)(cid:70)(cid:75)(cid:68)(cid:85)(cid:68)(cid:70)(cid:87)(cid:72)(cid:85)(cid:76)(cid:86)(cid:87)(cid:76)(cid:70)(cid:86)(cid:180)(cid:17)(cid:3) (cid:3) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:20)(cid:71) 6.3.17 NRST pin characteristics The NRST pin input driver uses CMOS technology. It is connected to a permanent pull-up resistor, R (see Table 49). PU Unless otherwise specified, the parameters given in Table 49 are derived from tests performed under the ambient temperature and V supply voltage conditions summarized DD in Table 14. Table 49. NRST pin characteristics Symbol Parameter Conditions Min Typ Max Unit R Weak pull-up equivalent resistor(1) V = V 30 40 50 kΩ PU IN SS V (2) NRST Input filtered pulse - - - 100 ns F(NRST) V (2) NRST Input not filtered pulse V > 2.7 V 300 - - ns NF(NRST) DD T Generated reset pulse duration Internal Reset source 20 - - µs NRST_OUT 1. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to the series resistance must be minimum (~10% order). 2. Guaranteed by design, not tested in production. Figure 40. Recommended NRST pin protection (cid:57)(cid:39)(cid:39) (cid:40)(cid:91)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79) (cid:85)(cid:72)(cid:86)(cid:72)(cid:87)(cid:3)(cid:70)(cid:76)(cid:85)(cid:70)(cid:88)(cid:76)(cid:87)(cid:11)(cid:20)(cid:12) (cid:49)(cid:53)(cid:54)(cid:55)(cid:11)(cid:21)(cid:12) (cid:53)(cid:51)(cid:56) (cid:44)(cid:81)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79)(cid:3)(cid:53)(cid:72)(cid:86)(cid:72)(cid:87) (cid:41)(cid:76)(cid:79)(cid:87)(cid:72)(cid:85) (cid:19)(cid:17)(cid:20)(cid:3)(cid:151)(cid:41) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:21)(cid:70) 1. The reset network protects the device against parasitic resets. 2. The user must ensure that the level on the NRST pin can go below the V max level specified in IL(NRST) Table 49. Otherwise the reset is not taken into account by the device. 110/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6.3.18 TIM timer characteristics The parameters given in Table 50 and Table 51 are guaranteed by design. Refer to Section 6.3.16: I/O port characteristics for details on the input/output alternate function characteristics (output compare, input capture, external clock, PWM output). Table 50. Characteristics of TIMx connected to the APB1 domain(1) Symbol Parameter Conditions Min Max Unit AHB/APB1 1 - tTIMxCLK prescaler distinct from 1, f = TIMxCLK 16.7 - ns tres(TIM) Timer resolution time 60 MHz AHB/APB1 1 - tTIMxCLK prescaler = 1, f = 30 MHz 33.3 - ns TIMxCLK Timer external clock 0 fTIMxCLK/2 MHz f EXT frequency on CH1 to CH4 0 30 MHz ResTIM Timer resolution - 16/32 bit 16-bit counter clock period 1 65536 tTIMxCLK when internal clock is f = 60 MHz TIMxCLK selected 0.0167 1092 µs t APB1= 30 MHz COUNTER 32-bit counter clock period 1 - tTIMxCLK when internal clock is selected 0.0167 71582788 µs - 65536 × 65536 tTIMxCLK tMAX_COUNT Maximum possible count - 71.6 s 1. TIMx is used as a general term to refer to the TIM2, TIM3, TIM4, TIM5, TIM6, TIM7, and TIM12 timers. DocID15818 Rev 15 111/184 183

Electrical characteristics STM32F20xxx Table 51. Characteristics of TIMx connected to the APB2 domain(1) Symbol Parameter Conditions Min Max Unit AHB/APB2 1 - tTIMxCLK prescaler distinct from 1, f = TIMxCLK 8.3 - ns tres(TIM) Timer resolution time 120 MHz AHB/APB2 1 - tTIMxCLK prescaler = 1, f = 60 MHz 16.7 - ns TIMxCLK Timer external clock 0 fTIMxCLK/2 MHz f EXT frequency on CH1 to CH4 0 60 MHz ResTIM Timer resolution - 16 bit f = 120 MHz 16-bit counter clock period TIMxCLK 1 65536 tTIMxCLK tCOUNTER when internal clock is APB2 = 60 MHz selected 0.0083 546 µs - 65536 × 65536 tTIMxCLK tMAX_COUNT Maximum possible count - 35.79 s 1. TIMx is used as a general term to refer to the TIM1, TIM8, TIM9, TIM10, and TIM11 timers. 6.3.19 Communications interfaces I2C interface characteristics STM32F205xx and STM32F207xx I2C interface meets the requirements of the standard I2C communication protocol with the following restrictions: the I/O pins SDA and SCL are mapped to are not “true” open-drain. When configured as open-drain, the PMOS connected between the I/O pin and VDD is disabled, but is still present. The I2C characteristics are described in Table 52. Refer also to Section 6.3.16: I/O port characteristics for more details on the input/output alternate function characteristics (SDA and SCL). 112/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 52. I2C characteristics Standard mode Fast mode I2C(1)(2) I2C(1)(2) Symbol Parameter Unit Min Max Min Max t SCL clock low time 4.7 - 1.3 - w(SCLL) µs t SCL clock high time 4.0 - 0.6 - w(SCLH) t SDA setup time 250 - 100 - su(SDA) t SDA data hold time - 3450(3) - 900(3) h(SDA) tr(SDA) SDA and SCL rise time - 1000 - 300 ns t r(SCL) t f(SDA) SDA and SCL fall time - 300 - 300 t f(SCL) t Start condition hold time 4.0 - 0.6 - h(STA) µs Repeated Start condition t 4.7 - 0.6 - su(STA) setup time t Stop condition setup time 4.0 - 0.6 - μs su(STO) Stop to Start condition time t 4.7 - 1.3 - μs w(STO:STA) (bus free) Capacitive load for each bus C - 400 - 400 pF b line Pulse width of the spikes t that are suppressed by the 0 50(4) 0 50 ns SP analog filter 1. Guaranteed by design, not tested in production. 2. f must be at least 2 MHz to achieve standard mode I2C frequencies. It must be at least 4 MHz to aPcChLieK1ve fast mode I2C frequencies, and a multiple of 10 MHz to reach the 400 kHz maximum I2C fast mode clock. 3. The maximum Data hold time has only to be met if the interface does not stretch the low period of the SCL signal. 4. The minimum width of the spikes filtered by the analog filter is above t . SP(max) DocID15818 Rev 15 113/184 183

Electrical characteristics STM32F20xxx Figure 41. I2C bus AC waveforms and measurement circuit (cid:115)(cid:39)(cid:39)(cid:66)(cid:44)(cid:21)(cid:38) (cid:115)(cid:39)(cid:39)(cid:66)(cid:44)(cid:21)(cid:38) (cid:53)(cid:51) (cid:53)(cid:51) (cid:53)(cid:54) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:91)(cid:91) (cid:54)(cid:39)(cid:36) (cid:44)(cid:240)(cid:38)(cid:3)(cid:69)(cid:88)(cid:86) (cid:53)(cid:54) (cid:54)(cid:38)(cid:47) (cid:54)(cid:55)(cid:36)(cid:53)(cid:55)(cid:3)(cid:53)(cid:40)(cid:51)(cid:40)(cid:36)(cid:55)(cid:40)(cid:39) (cid:54)(cid:55)(cid:36)(cid:53)(cid:55) (cid:54)(cid:55)(cid:36)(cid:53)(cid:55) (cid:87)(cid:86)(cid:88)(cid:11)(cid:54)(cid:55)(cid:36)(cid:12) (cid:54)(cid:39)(cid:36) (cid:87)(cid:73)(cid:11)(cid:54)(cid:39)(cid:36)(cid:12) (cid:87)(cid:85)(cid:11)(cid:54)(cid:39)(cid:36)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:54)(cid:39)(cid:36)(cid:12) (cid:54)(cid:55)(cid:50)(cid:51) (cid:87)(cid:90)(cid:11)(cid:54)(cid:55)(cid:50)(cid:29)(cid:54)(cid:55)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:55)(cid:36)(cid:12) (cid:87)(cid:90)(cid:11)(cid:54)(cid:38)(cid:47)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:39)(cid:36)(cid:12) (cid:54)(cid:38)(cid:47) (cid:87)(cid:90)(cid:11)(cid:54)(cid:38)(cid:47)(cid:47)(cid:12) (cid:87)(cid:85)(cid:11)(cid:54)(cid:38)(cid:47)(cid:12) (cid:87)(cid:73)(cid:11)(cid:54)(cid:38)(cid:47)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:54)(cid:55)(cid:50)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:26)(cid:28)(cid:70) 1. R = series protection resistor. S 2. R = external pull-up resistor. P 3. V is the I2C bus power supply. DD_I2C Table 53. SCL frequency (f = 30 MHz.,V = 3.3 V)(1)(2) PCLK1 DD I2C_CCR value f (kHz) SCL R = 4.7 kΩ P 400 0x8019 300 0x8021 200 0x8032 100 0x0096 50 0x012C 20 0x02EE 1. R = External pull-up resistance, f = I2C speed, P SCL 2. For speeds around 200 kHz, the tolerance on the achieved speed is of ±5%. For other speed ranges, the tolerance on the achieved speed ±2%. These variations depend on the accuracy of the external components used to design the application. 114/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics I2S - SPI interface characteristics Unless otherwise specified, the parameters given in Table 54 for SPI or in Table 55 for I2S are derived from tests performed under the ambient temperature, f frequency and V PCLKx DD supply voltage conditions summarized in Table 14. Refer to Section 6.3.16: I/O port characteristics for more details on the input/output alternate function characteristics (NSS, SCK, MOSI, MISO for SPI and WS, CK, SD for I2S). Table 54. SPI characteristics Symbol Parameter Conditions Min Max Unit f SPI1 master/slave mode - 30 SCK SPI clock frequency MHz 1/tc(SCK) SPI2/SPI3 master/slave mode - 15 t SPI clock rise and fall Capacitive load: C = 30 pF, r(SCL) - 8 ns tf(SCL) time fPCLK = 30 MHz SPI slave input clock DuCy(SCK) Slave mode 30 70 % duty cycle t (1) NSS setup time Slave mode 4t - su(NSS) PCLK t (1) NSS hold time Slave mode 2t - h(NSS) PCLK t (1) Master mode, f = 30 MHz, tw(SCLH)(1) SCK high and low time presc = 2 PCLK tPCLK-3 tPCLK+3 w(SCLL) t (1) Master mode 5 - su(MI) Data input setup time tsu(SI)(1) Slave mode 5 - t (1) Master mode 5 - h(MI) Data input hold time th(SI)(1) Slave mode 4 - ns Data output access t (1)(2) Slave mode, f = 30 MHz 0 3t a(SO) time PCLK PCLK Data output disable t (1)(3) Slave mode 2 10 dis(SO) time t (1) Data output valid time Slave mode (after enable edge) - 25 v(SO) t (1) Data output valid time Master mode (after enable edge) - 5 v(MO) t (1) Slave mode (after enable edge) 15 - h(SO) Data output hold time t (1) Master mode (after enable edge) 2 - h(MO) 1. Guaranteed by characterization results, not tested in production. 2. Min time is for the minimum time to drive the output and the max time is for the maximum time to validate the data. 3. Min time is for the minimum time to invalidate the output and the max time is for the maximum time to put the data in Hi-Z DocID15818 Rev 15 115/184 183

Electrical characteristics STM32F20xxx Figure 42. SPI timing diagram - slave mode and CPHA = 0 NSS input tc(SCK) tSU(NSS) th(NSS) CPHA=0 put CPOL=0 CK In CCPPOHLA==10 ttww((SSCCKKHL)) S ta(SO) tv(SO) th(SO) tr(SCK) tdis(SO) tf(SCK) MISO MSBOUT BIT6 OUT LSB OUT OUTPUT tsu(SI) MOSI MSB IN BIT1 IN LSB IN INPUT th(SI) ai14134c Figure 43. SPI timing diagram - slave mode and CPHA = 1 (cid:49)(cid:54)(cid:54)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:87)(cid:54)(cid:56)(cid:11)(cid:49)(cid:54)(cid:54)(cid:12) (cid:87)(cid:70)(cid:11)(cid:54)(cid:38)(cid:46)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:54)(cid:54)(cid:12) (cid:88)(cid:87) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:20) (cid:83) (cid:81) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:19) (cid:46)(cid:3)(cid:76) (cid:87)(cid:90)(cid:11)(cid:54)(cid:38)(cid:46)(cid:43)(cid:12) (cid:38) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:20) (cid:87)(cid:90)(cid:11)(cid:54)(cid:38)(cid:46)(cid:47)(cid:12) (cid:54) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:20) (cid:87)(cid:89)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:85)(cid:11)(cid:54)(cid:38)(cid:46)(cid:12) (cid:87)(cid:71)(cid:76)(cid:86)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:68)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:73)(cid:11)(cid:54)(cid:38)(cid:46)(cid:12) (cid:48)(cid:44)(cid:54)(cid:50) (cid:48)(cid:54)(cid:37)(cid:3)(cid:50)(cid:56)(cid:55) (cid:37)(cid:44)(cid:55)(cid:25)(cid:3)(cid:50)(cid:56)(cid:55) (cid:47)(cid:54)(cid:37)(cid:3)(cid:50)(cid:56)(cid:55) (cid:50)(cid:56)(cid:55)(cid:51)(cid:56)(cid:55) (cid:87)(cid:86)(cid:88)(cid:11)(cid:54)(cid:44)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:44)(cid:12) (cid:48)(cid:50)(cid:54)(cid:44) (cid:44)(cid:49)(cid:51)(cid:56)(cid:55) (cid:48)(cid:54)(cid:37)(cid:3)(cid:44)(cid:49) (cid:37)(cid:44)(cid:55)(cid:3)(cid:20)(cid:3)(cid:44)(cid:49) (cid:47)(cid:54)(cid:37)(cid:3)(cid:44)(cid:49) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:24)(cid:69) 116/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 44. SPI timing diagram - master mode (cid:43)(cid:76)(cid:74)(cid:75) (cid:49)(cid:54)(cid:54)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:87)(cid:70)(cid:11)(cid:54)(cid:38)(cid:46)(cid:12) (cid:88)(cid:87) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:19) (cid:83) (cid:88)(cid:87) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:19) (cid:50) (cid:46)(cid:3) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:19) (cid:54)(cid:38) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:20) (cid:88)(cid:87) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:20) (cid:83) (cid:88)(cid:87) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:19) (cid:50) (cid:46)(cid:3) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:20) (cid:54)(cid:38) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:20) (cid:87)(cid:86)(cid:88)(cid:11)(cid:48)(cid:44)(cid:12) (cid:87)(cid:87)(cid:90)(cid:90)(cid:11)(cid:11)(cid:54)(cid:54)(cid:38)(cid:38)(cid:46)(cid:46)(cid:43)(cid:47)(cid:12)(cid:12) (cid:87)(cid:87)(cid:85)(cid:73)(cid:11)(cid:11)(cid:54)(cid:54)(cid:38)(cid:38)(cid:46)(cid:46)(cid:12)(cid:12) (cid:48)(cid:44)(cid:54)(cid:50) (cid:48)(cid:54)(cid:37)(cid:3)(cid:44)(cid:49) (cid:37)(cid:44)(cid:55)(cid:25)(cid:3)(cid:44)(cid:49) (cid:47)(cid:54)(cid:37)(cid:3)(cid:44)(cid:49) (cid:44)(cid:49)(cid:51)(cid:56)(cid:55) (cid:87)(cid:75)(cid:11)(cid:48)(cid:44)(cid:12) (cid:48)(cid:50)(cid:54)(cid:44) (cid:48)(cid:54)(cid:37)(cid:3)(cid:50)(cid:56)(cid:55) (cid:37)(cid:44)(cid:55)(cid:20)(cid:3)(cid:50)(cid:56)(cid:55) (cid:47)(cid:54)(cid:37)(cid:3)(cid:50)(cid:56)(cid:55) (cid:50)(cid:56)(cid:55)(cid:51)(cid:56)(cid:55) (cid:87)(cid:89)(cid:11)(cid:48)(cid:50)(cid:12) (cid:87)(cid:75)(cid:11)(cid:48)(cid:50)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:25)(cid:70) DocID15818 Rev 15 117/184 183

Electrical characteristics STM32F20xxx Table 55. I2S characteristics Symbol Parameter Conditions Min Max Unit Master, 16-bit data, audio frequency = 48 kHz, main 1.23 1.24 fCK I2S clock frequency clock disabled MHz 1/t c(CK) Slave 0 64F (1) S tr(CK) I2S clock rise and fall time Capacitive load C = 50 pF - (2) t L f(CK) t (3) WS valid time Master 0.3 - v(WS) t (3) WS hold time Master 0 - h(WS) t (3) WS setup time Slave 3 - su(WS) t (3) WS hold time Slave 0 - h(WS) t (3) w(CKH) CK high and low time Master f = 30 MHz 396 - t (3) PCLK w(CKL) t (3) Master receiver 45 su(SD_MR) Data input setup time - tsu(SD_SR) (3) Slave receiver 0 ns t (3)(4) Master receiver: f = 30 MHz, 13 h(SD_MR) Data input hold time PCLK - t (3)(4) Slave receiver: f = 30 MHz 0 h(SD_SR) PCLK Slave transmitter (after enable t (3)(4) Data output valid time - 30 v(SD_ST) edge) Slave transmitter (after enable t (3) Data output hold time 10 - h(SD_ST) edge) Master transmitter (after enable t (3)(4) Data output valid time - 6 v(SD_MT) edge) Master transmitter (after enable t (3) Data output hold time 0 - h(SD_MT) edge) 1. F is the sampling frequency. Refer to the I2S section of the STM32F20xxx/21xxx reference manual for more details. f S CK values reflect only the digital peripheral behavior which leads to a minimum of (I2SDIV/(2*I2SDIV+ODD), a maximum of (I2SDIV+ODD)/(2*I2SDIV+ODD) and F maximum values for each mode/condition. S 2. Refer to Table 48: I/O AC characteristics. 3. Guaranteed by design, not tested in production. 4. Depends on f . For example, if f =8 MHz, then T = 1/f =125 ns. PCLK PCLK PCLK PLCLK 118/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 45. I2S slave timing diagram (Philips protocol)(1) tc(CK) CPOL = 0 ut p n K I C CPOL = 1 tw(CKH) tw(CKL) th(WS) WS input tsu(WS) tv(SD_ST) th(SD_ST) SDtransmit LSB transmit(2) MSB transmit Bitn transmit LSB transmit tsu(SD_SR) th(SD_SR) SDreceive LSB receive(2) MSB receive Bitn receive LSB receive ai14881b 1. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first byte. Figure 46. I2S master timing diagram (Philips protocol)(1) tf(CK) tr(CK) tc(CK) ut CPOL = 0 p out tw(CKH) K C CPOL = 1 tv(WS) tw(CKL) th(WS) WS output tv(SD_MT) th(SD_MT) SDtransmit LSB transmit(2) MSB transmit Bitn transmit LSB transmit tsu(SD_MR) th(SD_MR) SDreceive LSB receive(2) MSB receive Bitn receive LSB receive ai14884b 1. Guaranteed by characterization results, not tested in production. 2. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first byte. DocID15818 Rev 15 119/184 183

Electrical characteristics STM32F20xxx USB OTG FS characteristics The USB OTG interface is USB-IF certified (Full-Speed). This interface is present in both the USB OTG HS and USB OTG FS controllers. Table 56. USB OTG FS startup time Symbol Parameter Max Unit t (1) USB OTG FS transceiver startup time 1 µs STARTUP 1. Guaranteed by design, not tested in production. Table 57. USB OTG FS DC electrical characteristics Symbol Parameter Conditions Min(1) Typ Max(1) Unit USB OTG FS operating V 3.0(2) - 3.6 V DD voltage I(USB_FS_DP/DM, V (3) Differential input sensitivity 0.2 - - Input DI USB_HS_DP/DM) levels Differential common mode V (3) Includes V range 0.8 - 2.5 V CM range DI Single ended receiver V (3) 1.3 - 2.0 SE threshold Output VOL Static output level low RL of 1.5 kΩ to 3.6 V(4) - - 0.3 V levels V Static output level high R of 15 kΩ to V (4) 2.8 - 3.6 OH L SS PA11, PA12, PB14, PB15 (USB_FS_DP/DM, 17 21 24 USB_HS_DP/DM) R V = V PD IN DD PA9, PB13 (OTG_FS_VBUS, 0.65 1.1 2.0 OTG_HS_VBUS) kΩ PA12, PB15 (USB_FS_DP, V = V 1.5 1.8 2.1 USB_HS_DP) IN SS R PU PA9, PB13 (OTG_FS_VBUS, V = V 0.25 0.37 0.55 IN SS OTG_HS_VBUS) 1. All the voltages are measured from the local ground potential. 2. The STM32F205xx and STM32F207xx USB OTG FS functionality is ensured down to 2.7 V but not the full USB OTG FS electrical characteristics which are degraded in the 2.7-to-3.0 V V voltage range. DD 3. Guaranteed by design, not tested in production. 4. RL is the load connected on the USB OTG FS drivers 120/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 47. USB OTG FS timings: definition of data signal rise and fall time Crossover points Differential Data Lines VCRS VSS tf tr ai14137 Table 58. USB OTG FS electrical characteristics(1) Driver characteristics Symbol Parameter Conditions Min Max Unit t Rise time(2) C = 50 pF 4 20 ns r L t Fall time(2) C = 50 pF 4 20 ns f L t Rise/fall time matching t/t 90 110 % rfm r f V Output signal crossover voltage - 1.3 2.0 V CRS 1. Guaranteed by design, not tested in production. 2. Measured from 10% to 90% of the data signal. For more detailed informations, refer to USB Specification - Chapter 7 (version 2.0). USB HS characteristics Table 59 shows the USB HS operating voltage. Table 59. USB HS DC electrical characteristics Symbol Parameter Min(1) Max(1) Unit Input level V USB OTG HS operating voltage 2.7 3.6 V DD 1. All the voltages are measured from the local ground potential. Table 60. Clock timing parameters Parameter(1) Symbol Min Nominal Max Unit Frequency (first transition) 8-bit ±10% F 54 60 66 MHz START_8BIT Frequency (steady state) ±500 ppm F 59.97 60 60.03 MHz STEADY Duty cycle (first transition) 8-bit ±10% D 40 50 60 % START_8BIT Duty cycle (steady state) ±500 ppm D 49.975 50 50.025 % STEADY Time to reach the steady state frequency and T - - 1.4 ms duty cycle after the first transition STEADY Clock startup time after the Peripheral TSTART_DEV - - 5.6 ms de-assertion of SuspendM Host T - - - START_HOST PHY preparation time after the first transition T - - - µs of the input clock PREP 1. Guaranteed by design, not tested in production. DocID15818 Rev 15 121/184 183

Electrical characteristics STM32F20xxx Figure 48. ULPI timing diagram (cid:35)(cid:76)(cid:79)(cid:67)(cid:75) (cid:84)(cid:51)(cid:35) (cid:84)(cid:40)(cid:35) (cid:35)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:0)(cid:41)(cid:78) (cid:8)(cid:53)(cid:44)(cid:48)(cid:41)(cid:63)(cid:36)(cid:41)(cid:50)(cid:12) (cid:53)(cid:44)(cid:48)(cid:41)(cid:63)(cid:46)(cid:56)(cid:52)(cid:9) (cid:84)(cid:51)(cid:36) (cid:84)(cid:40)(cid:36) (cid:68)(cid:65)(cid:84)(cid:65)(cid:0)(cid:41)(cid:78) (cid:8)(cid:24)(cid:13)(cid:66)(cid:73)(cid:84)(cid:9) (cid:84)(cid:36)(cid:35) (cid:84)(cid:36)(cid:35) (cid:35)(cid:79)(cid:78)(cid:84)(cid:82)(cid:79)(cid:76)(cid:0)(cid:79)(cid:85)(cid:84) (cid:8)(cid:53)(cid:44)(cid:48)(cid:41)(cid:63)(cid:51)(cid:52)(cid:48)(cid:9) (cid:84)(cid:36)(cid:36) (cid:68)(cid:65)(cid:84)(cid:65)(cid:0)(cid:79)(cid:85)(cid:84) (cid:8)(cid:24)(cid:13)(cid:66)(cid:73)(cid:84)(cid:9) (cid:65)(cid:73)(cid:17)(cid:23)(cid:19)(cid:22)(cid:17)(cid:67) Table 61. ULPI timing Value(1) Symbol Parameter Unit Min Max Control in (ULPI_DIR) setup time - 2.0 t SC Control in (ULPI_NXT) setup time - 1.5 t Control in (ULPI_DIR, ULPI_NXT) hold time 0 - HC t Data in setup time - 2.0 ns SD t Data in hold time 0 - HD t Control out (ULPI_STP) setup time and hold time - 9.2 DC t Data out available from clock rising edge - 10.7 DD 1. V = 2.7 V to 3.6 V and T = –40 to 85 °C. DD A Ethernet characteristics Table 62 shows the Ethernet operating voltage. Table 62. Ethernet DC electrical characteristics Symbol Parameter Min(1) Max(1) Unit Input level V Ethernet operating voltage 2.7 3.6 V DD 1. All the voltages are measured from the local ground potential. Table 63 gives the list of Ethernet MAC signals for the SMI (station management interface) and Figure 49 shows the corresponding timing diagram. 122/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 49. Ethernet SMI timing diagram (cid:84)(cid:45)(cid:36)(cid:35) (cid:37)(cid:52)(cid:40)(cid:63)(cid:45)(cid:36)(cid:35) (cid:84)(cid:68)(cid:8)(cid:45)(cid:36)(cid:41)(cid:47)(cid:9) (cid:37)(cid:52)(cid:40)(cid:63)(cid:45)(cid:36)(cid:41)(cid:47)(cid:8)(cid:47)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:45)(cid:36)(cid:41)(cid:47)(cid:9) (cid:84)(cid:72)(cid:8)(cid:45)(cid:36)(cid:41)(cid:47)(cid:9) (cid:37)(cid:52)(cid:40)(cid:63)(cid:45)(cid:36)(cid:41)(cid:47)(cid:8)(cid:41)(cid:9) (cid:65)(cid:73)(cid:17)(cid:21)(cid:22)(cid:22)(cid:22)(cid:68) Table 63. Dynamics characteristics: Ethernet MAC signals for SMI Symbol Rating Min Typ Max Unit t MDC cycle time (2.38 MHz) 411 420 425 ns MDC t MDIO write data valid time 6 10 13 ns d(MDIO) t Read data setup time 12 - - ns su(MDIO) t Read data hold time 0 - - ns h(MDIO) Table 64 gives the list of Ethernet MAC signals for the RMII and Figure 50 shows the corresponding timing diagram. Figure 50. Ethernet RMII timing diagram RMII_REF_CLK t d(TXEN) t d(TXD) RMII_TX_EN RMII_TXD[1:0] t t su(RXD) ih(RXD) t t su(CRS) ih(CRS) RMII_RXD[1:0] RMII_CRS_DV ai15667 Table 64. Dynamics characteristics: Ethernet MAC signals for RMII Symbol Rating Min Typ Max Unit t Receive data setup time 1 - - su(RXD) t Receive data hold time 1.5 - - ih(RXD) t Carrier sense set-up time 0 - - su(CRS) ns t Carrier sense hold time 2 - - ih(CRS) t Transmit enable valid delay time 9 11 13 d(TXEN) t Transmit data valid delay time 9 11.5 14 d(TXD) DocID15818 Rev 15 123/184 183

Electrical characteristics STM32F20xxx Table 65 gives the list of Ethernet MAC signals for MII and Figure 50 shows the corresponding timing diagram. Figure 51. Ethernet MII timing diagram MII_RX_CLK t t su(RXD) ih(RXD) t t su(ER) ih(ER) t t su(DV) ih(DV) MII_RXD[3:0] MII_RX_DV MII_RX_ER MII_TX_CLK t d(TXEN) t d(TXD) MII_TX_EN MII_TXD[3:0] ai15668 Table 65. Dynamics characteristics: Ethernet MAC signals for MII Symbol Rating Min Typ Max Unit t Receive data setup time 7.5 - - ns su(RXD) t Receive data hold time 1 - - ns ih(RXD) t Data valid setup time 4 - - ns su(DV) t Data valid hold time 0 - - ns ih(DV) t Error setup time 3.5 - - ns su(ER) t Error hold time 0 - - ns ih(ER) t Transmit enable valid delay time - 11 14 ns d(TXEN) t Transmit data valid delay time - 11 14 ns d(TXD) CAN (controller area network) interface Refer to Section 6.3.16: I/O port characteristics for more details on the input/output alternate function characteristics (CANTX and CANRX). 124/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics 6.3.20 12-bit ADC characteristics Unless otherwise specified, the parameters given in Table 66 are derived from tests performed under the ambient temperature, f frequency and V supply voltage PCLK2 DDA conditions summarized in Table 14. Table 66. ADC characteristics Symbol Parameter Conditions Min Typ Max Unit V Power supply - 1.8(1) - 3.6 V DDA V Positive reference voltage - 1.8(1)(2) - V V REF+ DDA V = 1.8(1) to 2.4 V 0.6 - 15 MHz DDA f ADC clock frequency ADC V = 2.4 to 3.6 V 0.6 - 30 MHz DDA f = 30 MHz with ADC - - 1764 kHz f (3) External trigger frequency 12-bit resolution TRIG - - - 17 1/f ADC 0 (V or V V Conversion voltage range(4) - SSA REF- - V V AIN tied to ground) REF+ See Equation 1 for R (3) External input impedance - - 50 kΩ AIN details R (3)(5) Sampling switch resistance - 1.5 - 6 kΩ ADC Internal sample and hold C (3) - - 4 - pF ADC capacitor t (3) Injection trigger conversion fADC = 30 MHz - - 0.100 µs lat latency - - - 3(6) 1/f ADC f = 30 MHz - - 0.067 µs t (3) Regular trigger conversion latency ADC latr - - - 2(6) 1/f ADC f = 30 MHz 0.100 - 16 µs t (3) Sampling time ADC S - 3 - 480 1/f ADC t (3) Power-up time - - 2 3 µs STAB f = 30 MHz ADC 0.5 - 16.40 µs 12-bit resolution f = 30 MHz ADC 0.43 - 16.34 µs 10-bit resolution Total conversion time (including f = 30 MHz tCONV(3) sampling time) 8A-DbCit resolution 0.37 - 16.27 µs f = 30 MHz ADC 0.3 - 16.20 µs 6-bit resolution 9 to 492 (t for sampling +n-bit resolution for successive S 1/f approximation) ADC DocID15818 Rev 15 125/184 183

Electrical characteristics STM32F20xxx Table 66. ADC characteristics (continued) Symbol Parameter Conditions Min Typ Max Unit 12-bit resolution - - 2 Msps Single ADC 12-bit resolution f (3) Sampling rate Interleave Dual ADC - - 3.75 Msps S (f = 30 MHz) mode ADC 12-bit resolution Interleave Triple ADC - - 6 Msps mode ADC V DC current I (3) REF - - 300 500 µA VREF+ consumption in conversion mode ADC VDDA DC current I (3) - - 1.6 1.8 mA VDDA consumption in conversion mode 1. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device DD operates in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). 2. It is recommended to maintain the voltage difference between V and V below 1.8 V. REF+ DDA 3. Guaranteed by characterization results, not tested in production. 4. V is internally connected to V and V is internally connected to V . REF+ DDA REF- SSA 5. R maximum value is given for V =1.8 V, and minimum value for V =3.3 V. ADC DD DD 6. For external triggers, a delay of 1/f must be added to the latency specified in Table 66. PCLK2 Equation 1: R max formula AIN (k–0.5) R = ----------------------------------------------------------------–R AIN f × C × ln(2N+2) ADC ADC ADC The formula above (Equation 1) is used to determine the maximum external impedance allowed for an error below 1/4 of LSB. N = 12 (from 12-bit resolution) and k is the number of sampling periods defined in the ADC_SMPR1 register. a Table 67. ADC accuracy (1) Symbol Parameter Test conditions Typ Max(2) Unit ET Total unadjusted error ±2 ±5 EO Offset error ±1.5 ±2.5 f = 60 MHz, PCLK2 EG Gain error f = 30 MHz, R < 10 kΩ, ±1.5 ±3 LSB ADC AIN V = 1.8(3) to 3.6 V ED Differential linearity error DDA ±1 ±2 EL Integral linearity error ±1.5 ±3 1. Better performance could be achieved in restricted V , frequency and temperature ranges. DD 2. Guaranteed by characterization results, not tested in production. 3. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when DD the device operates in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). Note: ADC accuracy vs. negative injection current: injecting a negative current on any analog input pins should be avoided as this significantly reduces the accuracy of the conversion 126/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics being performed on another analog input. It is recommended to add a Schottky diode (pin to ground) to analog pins which may potentially inject negative currents. Any positive injection current within the limits specified for I and ΣI in INJ(PIN) INJ(PIN) Section 6.3.16 does not affect the ADC accuracy. Figure 52. ADC accuracy characteristics (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:54)(cid:36)(cid:36)(cid:33) (cid:59)(cid:17)(cid:44)(cid:51)(cid:34) (cid:41)(cid:36)(cid:37)(cid:33)(cid:44)(cid:0)(cid:29)(cid:0) (cid:8)(cid:79)(cid:82)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:0)(cid:68)(cid:69)(cid:80)(cid:69)(cid:78)(cid:68)(cid:73)(cid:78)(cid:71)(cid:0)(cid:79)(cid:78)(cid:0)(cid:80)(cid:65)(cid:67)(cid:75)(cid:65)(cid:71)(cid:69)(cid:9)(cid:61) (cid:20)(cid:16)(cid:25)(cid:22) (cid:20)(cid:16)(cid:25)(cid:22) (cid:37)(cid:39) (cid:20)(cid:16)(cid:25)(cid:21) (cid:20)(cid:16)(cid:25)(cid:20) (cid:20)(cid:16)(cid:25)(cid:19) (cid:8)(cid:18)(cid:9) (cid:37)(cid:52) (cid:8)(cid:19)(cid:9) (cid:23) (cid:8)(cid:17)(cid:9) (cid:22) (cid:21) (cid:37)(cid:47) (cid:37)(cid:44) (cid:20) (cid:19) (cid:37)(cid:36) (cid:18) (cid:17) (cid:17)(cid:44)(cid:51)(cid:34)(cid:41)(cid:36)(cid:37)(cid:33)(cid:44) (cid:16) (cid:17) (cid:18) (cid:19) (cid:20)(cid:21)(cid:22) (cid:23) (cid:20)(cid:16)(cid:25)(cid:19) (cid:20)(cid:16)(cid:25)(cid:20) (cid:20)(cid:16)(cid:25)(cid:21) (cid:20)(cid:16)(cid:25)(cid:22) (cid:54)(cid:51)(cid:51)(cid:33) (cid:54)(cid:36)(cid:36)(cid:33) (cid:65)(cid:73)(cid:17)(cid:20)(cid:19)(cid:25)(cid:21)(cid:67) 1. Example of an actual transfer curve. 2. Ideal transfer curve. 3. End point correlation line. 4. E = Total Unadjusted Error: maximum deviation between the actual and the ideal transfer curves. T EO = Offset Error: deviation between the first actual transition and the first ideal one. EG = Gain Error: deviation between the last ideal transition and the last actual one. ED = Differential Linearity Error: maximum deviation between actual steps and the ideal one. EL = Integral Linearity Error: maximum deviation between any actual transition and the end point correlation line. Figure 53. Typical connection diagram using the ADC (cid:57)(cid:39)(cid:39) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:54)(cid:68)(cid:80)(cid:83)(cid:79)(cid:72)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:75)(cid:82)(cid:79)(cid:71)(cid:3)(cid:36)(cid:39)(cid:38)(cid:3) (cid:57)(cid:55) (cid:70)(cid:82)(cid:81)(cid:89)(cid:72)(cid:85)(cid:87)(cid:72)(cid:85) (cid:19)(cid:17)(cid:25)(cid:3)(cid:57) (cid:53)(cid:36)(cid:44)(cid:49)(cid:11)(cid:20)(cid:12) (cid:36)(cid:44)(cid:49)(cid:91) (cid:53)(cid:36)(cid:39)(cid:38)(cid:11)(cid:20)(cid:12) (cid:20)(cid:21)(cid:16)(cid:69)(cid:76)(cid:87) (cid:70)(cid:82)(cid:81)(cid:89)(cid:72)(cid:85)(cid:87)(cid:72)(cid:85) (cid:57)(cid:55) (cid:57)(cid:36)(cid:44)(cid:49) (cid:38)(cid:83)(cid:68)(cid:85)(cid:68)(cid:86)(cid:76)(cid:87)(cid:76)(cid:70) (cid:19)(cid:17)(cid:25)(cid:3)(cid:57) (cid:38)(cid:36)(cid:39)(cid:38)(cid:11)(cid:20)(cid:12) (cid:44)(cid:47)(cid:147)(cid:20)(cid:3)(cid:151)(cid:36) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:22)(cid:23) 1. Refer to Table 66 for the values of R , R and C . AIN ADC ADC 2. C represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the parasitic pad capacitance (roughly 7 pF). A high C value downgrades conversion accuracy. To remedy this, parasitic f should be reduced. ADC DocID15818 Rev 15 127/184 183

Electrical characteristics STM32F20xxx General PCB design guidelines Power supply decoupling should be performed as shown in Figure 54 or Figure 55, depending on whether V is connected to V or not. The 10 nF capacitors should be REF+ DDA ceramic (good quality). They should be placed them as close as possible to the chip. Figure 54. Power supply and reference decoupling (V not connected to V ) REF+ DDA (cid:94)(cid:100)(cid:68)(cid:1007)(cid:1006)(cid:38) (cid:115)(cid:90)(cid:28)(cid:38)(cid:1085) (cid:894)(cid:1005)(cid:895) (cid:1005)(cid:3)(cid:1106)(cid:38)(cid:3)(cid:876)(cid:876)(cid:3)(cid:1005)(cid:1004)(cid:3)(cid:374)(cid:38) (cid:115)(cid:24)(cid:24)(cid:4) (cid:1005)(cid:3)(cid:1106)(cid:38)(cid:3)(cid:876)(cid:876)(cid:3)(cid:1005)(cid:1004)(cid:3)(cid:374)(cid:38) (cid:894)(cid:1005)(cid:895) (cid:115)(cid:94)(cid:94)(cid:4) (cid:876)(cid:3)(cid:115)(cid:90)(cid:28)(cid:38)(cid:882) (cid:258)(cid:349)(cid:1005)(cid:1011)(cid:1009)(cid:1007)(cid:1009)(cid:272) 1. V and V inputs are both available on UFBGA176 package. V is also available on all packages REF+ REF– REF+ except for LQFP64. When V and V are not available, they are internally connected to V and REF+ REF– DDA V . SSA 128/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 55. Power supply and reference decoupling (V connected to V ) REF+ DDA (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14)(cid:18)(cid:57)(cid:39)(cid:39)(cid:36)(cid:11)(cid:20)(cid:12) (cid:20)(cid:3)(cid:151)(cid:41)(cid:3)(cid:18)(cid:18)(cid:3)(cid:20)(cid:19)(cid:3)(cid:81)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:16)(cid:18)(cid:57)(cid:54)(cid:54)(cid:36)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:26)(cid:24)(cid:22)(cid:25)(cid:70) 1. V and V inputs are both available on UFBGA176 package. V is also available on all packages REF+ REF– REF+ except for LQFP64. When V and V are not available, they are internally connected to V and REF+ REF– DDA V . SSA 6.3.21 DAC electrical characteristics Table 68. DAC characteristics Symbol Parameter Min Typ Max Unit Comments V Analog supply voltage 1.8(1) - 3.6 V - DDA V Reference supply voltage 1.8(1) - 3.6 V V ≤ V REF+ REF+ DDA V Ground 0 - 0 V - SSA Resistive load with buffer R (2) 5 - - kΩ - LOAD ON When the buffer is OFF, the Minimum Impedance output with R (2) - - 15 kΩ resistive load between DAC_OUT and O buffer OFF V to have a 1% accuracy is 1.5 MΩ SS Maximum capacitive load at DAC_OUT C (2) Capacitive load - - 50 pF LOAD pin (when the buffer is ON). It gives the maximum output excursion DAC_OUT Lower DAC_OUT voltage 0.2 - - V of the DAC. min(2) with buffer ON It corresponds to 12-bit input code (0x0E0) to (0xF1C) at V = 3.6 V REF+ DAC_OUT Higher DAC_OUT voltage and (0x1C7) to (0xE38) at V = - - V – 0.2 V REF+ max(2) with buffer ON DDA 1.8 V DocID15818 Rev 15 129/184 183

Electrical characteristics STM32F20xxx Table 68. DAC characteristics (continued) Symbol Parameter Min Typ Max Unit Comments DAC_OUT Lower DAC_OUT voltage - 0.5 - mV min(2) with buffer OFF It gives the maximum output excursion DAC_OUT Higher DAC_OUT voltage of the DAC. - - V – 1LSB V max(2) with buffer OFF REF+ With no load, worst code (0x800) at - 170 240 V = 3.6 V in terms of DC REF+ DAC DC VREF current consumption on the inputs I (4) consumption in quiescent µA VREF+ mode (Standby mode) With no load, worst code (0xF1C) at - 50 75 V = 3.6 V in terms of DC REF+ consumption on the inputs With no load, middle code (0x800) on - 280 380 µA the inputs DAC DC V current DDA IDDA(4) consumption in quiescent With no load, worst code (0xF1C) at mode(3) - 475 625 µA V = 3.6 V in terms of DC REF+ consumption on the inputs Given for the DAC in 10-bit Differential non linearity - - ±0.5 LSB configuration. DNL(4) Difference between two consecutive code-1LSB) Given for the DAC in 12-bit - - ±2 LSB configuration. Integral non linearity Given for the DAC in 10-bit - - ±1 LSB (difference between configuration. measured value at Code i INL(4) and the value at Code i on a line drawn between Given for the DAC in 12-bit - - ±4 LSB Code 0 and last Code configuration. 1023) - - ±10 mV - Offset error (difference between - - ±3 LSB Given for the DAC in 10-bit at VREF+ = Offset(4) measured value at Code 3.6 V (0x800) and the ideal Given for the DAC in 12-bit at V = value = V /2) - - ±12 LSB REF+ REF+ 3.6 V Gain Given for the DAC in 12-bit Gain error - - ±0.5 % error(4) configuration Settling time (full scale: for a 10-bit input code transition between the C ≤ 50 pF, t (4) lowest and the highest - 3 6 µs LOAD SETTLING R ≥ 5 kΩ input codes when LOAD DAC_OUT reaches final value ±4LSB Total Harmonic Distortion C ≤ 50 pF, THD(4) - - - dB LOAD Buffer ON RLOAD ≥ 5 kΩ 130/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 68. DAC characteristics (continued) Symbol Parameter Min Typ Max Unit Comments Max frequency for a correct DAC_OUT change Update C ≤ 50 pF, when small variation in the - - 1 MS/s LOAD rate(2) R ≥ 5 kΩ input code (from code i to LOAD i+1LSB) Wakeup time from off state CLOAD ≤ 50 pF, RLOAD ≥ 5 kΩ tWAKEUP(4) (Setting the ENx bit in the - 6.5 10 µs input code between lowest and highest DAC Control register) possible ones. Power supply rejection PSRR+ (2) ratio (to V ) (static DC - –67 –40 dB No R , C = 50 pF DDA LOAD LOAD measurement) 1. On devices in WLCSP64+2 package, if IRROFF is set to V , the supply voltage can drop to 1.7 V when the device DD operates in the 0 to 70 °C temperature range using an external power supply supervisor (see Section 3.16). 2. Guaranteed by design, not tested in production. 3. The quiescent mode corresponds to a state where the DAC maintains a stable output level to ensure that no dynamic consumption occurs. 4. Guaranteed by characterization results, not tested in production. Figure 56. 12-bit buffered/non-buffered DAC Buffered/Non-buffered DAC Buffer(1) R L 12-bit DAC_OUTx digital to analog converter C L ai17157V2 1. The DAC integrates an output buffer that can be used to reduce the output impedance and to drive external loads directly, without the use of an external operational amplifier. The buffer can be bypassed by configuring the BOFFx bit in the DAC_CR register. 6.3.22 Temperature sensor characteristics Table 69. Temperature sensor characteristics Symbol Parameter Min Typ Max Unit T (1) V linearity with temperature - ±1 ±2 °C L SENSE Avg_Slope(1) Average slope - 2.5 - mV/°C V (1) Voltage at 25 °C - 0.76 - V 25 t (2) Startup time - 6 10 µs START ADC sampling time when reading the T (2) 10 - - µs S_temp temperature (1 °C accuracy) 1. Guaranteed by characterization results, not tested in production. 2. Guaranteed by design, not tested in production. DocID15818 Rev 15 131/184 183

Electrical characteristics STM32F20xxx 6.3.23 V monitoring characteristics BAT Table 70. V monitoring characteristics BAT Symbol Parameter Min Typ Max Unit R Resistor bridge for V - 50 - KΩ BAT Q Ratio on V measurement - 2 - BAT Er(1) Error on Q –1 - +1 % ADC sampling time when reading the V T (2)(2) BAT 5 - - µs S_vbat (1 mV accuracy) 1. Guaranteed by design, not tested in production. 2. Shortest sampling time can be determined in the application by multiple iterations. 6.3.24 Embedded reference voltage The parameters given in Table 71 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table 14. DD Table 71. Embedded internal reference voltage Symbol Parameter Conditions Min Typ Max Unit V Internal reference voltage –40 °C < T < +105 °C 1.18 1.21 1.24 V REFINT A ADC sampling time when T (1) reading the internal reference - 10 - - µs S_vrefint voltage Internal reference voltage V RERINT_s spread over the temperature V = 3 V - 3 5 mV (2) DD range T (2) Temperature coefficient - - 30 50 ppm/°C Coeff t (2) Startup time - - 6 10 µs START 1. Shortest sampling time can be determined in the application by multiple iterations. 2. Guaranteed by design, not tested in production. 6.3.25 FSMC characteristics Asynchronous waveforms and timings Figure 57 through Figure 60 represent asynchronous waveforms and Table 72 through Table 75 provide the corresponding timings. The results shown in these tables are obtained with the following FSMC configuration: • AddressSetupTime = 1 • AddressHoldTime = 1 • DataSetupTime = 1 • BusTurnAroundDuration = 0x0 In all timing tables, the T is the HCLK clock period. HCLK 132/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 57. Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms (cid:84)(cid:87)(cid:8)(cid:46)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37) (cid:84)(cid:86)(cid:8)(cid:46)(cid:47)(cid:37)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:87)(cid:8)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:46)(cid:37)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:86)(cid:8)(cid:33)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:33)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:16)(cid:61) (cid:33)(cid:68)(cid:68)(cid:82)(cid:69)(cid:83)(cid:83) (cid:84) (cid:86)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44)(cid:59)(cid:17)(cid:26)(cid:16)(cid:61) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:65)(cid:84)(cid:65) (cid:84)(cid:86)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:87)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54)(cid:8)(cid:17)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:25)(cid:17)(cid:67) 1. Mode 2/B, C and D only. In Mode 1, FSMC_NADV is not used. Table 72. Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 2T – 0.5 2T +0.5 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NOE low 0.5 2.5 ns v(NOE_NE) t FSMC_NOE low time 2T - 1 2T + 0.5 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NE high hold time 0 - ns h(NE_NOE) t FSMC_NEx low to FSMC_A valid - 4 ns v(A_NE) t Address hold time after FSMC_NOE high 0 - ns h(A_NOE) t FSMC_NEx low to FSMC_BL valid - 0.5 ns v(BL_NE) t FSMC_BL hold time after FSMC_NOE high 0 - ns h(BL_NOE) t Data to FSMC_NEx high setup time T + 0.5 - ns su(Data_NE) HCLK t Data to FSMC_NOEx high setup time T + 2.5 - ns su(Data_NOE) HCLK t Data hold time after FSMC_NOE high 0 - ns h(Data_NOE) t Data hold time after FSMC_NEx high 0 - ns h(Data_NE) t FSMC_NEx low to FSMC_NADV low - 2.5 ns v(NADV_NE) t ) FSMC_NADV low time - T – 0.5 ns w(NADV HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. DocID15818 Rev 15 133/184 183

Electrical characteristics STM32F20xxx Figure 58. Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms (cid:87)(cid:90)(cid:11)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:40)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:87)(cid:89)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:49)(cid:37)(cid:47) (cid:87)(cid:89)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:68)(cid:87)(cid:68) (cid:87)(cid:89)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:28)(cid:19) 1. Mode 2/B, C and D only. In Mode 1, FSMC_NADV is not used. Table 73. Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 3T 3T + 4 ns w(NE) HCLK HCLK t ) FSMC_NEx low to FSMC_NWE low T – 0.5 T + 0.5 ns v(NWE_NE HCLK HCLK t FSMC_NWE low time T – 0.5 T + 3 ns w(NWE) HCLK HCLK FSMC_NWE high to FSMC_NE high hold t T - ns h(NE_NWE) time HCLK t FSMC_NEx low to FSMC_A valid - 0 ns v(A_NE) t Address hold time after FSMC_NWE high T - 3 - ns h(A_NWE) HCLK t FSMC_NEx low to FSMC_BL valid - 0.5 ns v(BL_NE) FSMC_BL hold time after FSMC_NWE t T – 1 - ns h(BL_NWE) high HCLK t Data to FSMC_NEx low to Data valid - T + 5 ns v(Data_NE) HCLK t Data hold time after FSMC_NWE high T +0.5 - ns h(Data_NWE) HCLK t FSMC_NEx low to FSMC_NADV low - 2 ns v(NADV_NE) t FSMC_NADV low time - T + 1.5 ns w(NADV) HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. 134/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 59. Asynchronous multiplexed PSRAM/NOR read waveforms (cid:84)(cid:87)(cid:8)(cid:46)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37) (cid:84)(cid:86)(cid:8)(cid:46)(cid:47)(cid:37)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:46)(cid:37)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37) (cid:84)(cid:87)(cid:8)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:86)(cid:8)(cid:33)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:33)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:17)(cid:22)(cid:61) (cid:33)(cid:68)(cid:68)(cid:82)(cid:69)(cid:83)(cid:83) (cid:84)(cid:86)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44)(cid:59)(cid:17)(cid:26)(cid:16)(cid:61) (cid:46)(cid:34)(cid:44) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:86)(cid:8)(cid:33)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:33)(cid:68)(cid:68)(cid:82)(cid:69)(cid:83)(cid:83) (cid:36)(cid:65)(cid:84)(cid:65) (cid:84)(cid:86)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:33)(cid:36)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54)(cid:9) (cid:84)(cid:87)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:25)(cid:18)(cid:66) Table 74. Asynchronous multiplexed PSRAM/NOR read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 3T -1 3T +1 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NOE low 2T 2T +0.5 ns v(NOE_NE) HCLK HCLK t FSMC_NOE low time T -1 T +1 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NE high hold time 0 - ns h(NE_NOE) t FSMC_NEx low to FSMC_A valid - 2 ns v(A_NE) t FSMC_NEx low to FSMC_NADV low 1 2.5 ns v(NADV_NE) t FSMC_NADV low time T – 1.5 T ns w(NADV) HCLK HCLK FSMC_AD(adress) valid hold time after t T - ns h(AD_NADV) FSMC_NADV high) HCLK t Address hold time after FSMC_NOE high T - ns h(A_NOE) HCLK t FSMC_BL time after FSMC_NOE high 0 - ns h(BL_NOE) t FSMC_NEx low to FSMC_BL valid - 1 ns v(BL_NE) t Data to FSMC_NEx high setup time T + 2 - ns su(Data_NE) HCLK t Data to FSMC_NOE high setup time T + 3 - ns su(Data_NOE) HCLK DocID15818 Rev 15 135/184 183

Electrical characteristics STM32F20xxx Table 74. Asynchronous multiplexed PSRAM/NOR read timings(1)(2) (continued) Symbol Parameter Min Max Unit t Data hold time after FSMC_NEx high 0 - ns h(Data_NE) t Data hold time after FSMC_NOE high 0 - ns h(Data_NOE) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 60. Asynchronous multiplexed PSRAM/NOR write waveforms (cid:87)(cid:90)(cid:11)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:40)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:20)(cid:25)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:87)(cid:89)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:49)(cid:37)(cid:47) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:39)(cid:68)(cid:87)(cid:68) (cid:87)(cid:89)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:39)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:20)(cid:37) Table 75. Asynchronous multiplexed PSRAM/NOR write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 4T -1 4T +1 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NWE low T - 1 T ns v(NWE_NE) HCLK HCLK t FSMC_NWE low tim e 2T 2T +1 ns w(NWE) HCLK HCLK t FSMC_NWE high to FSMC_NE high hold time T - 1 - ns h(NE_NWE) HCLK t FSMC_NEx low to FSMC_A valid - 0 ns v(A_NE) t FSMC_NEx low to FSMC_NADV low 1 2 ns v(NADV_NE) t FSMC_NADV low time T – 2 T + 2 ns w(NADV) HCLK HCLK FSMC_AD(adress) valid hold time after t T - ns h(AD_NADV) FSMC_NADV high) HCLK 136/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 75. Asynchronous multiplexed PSRAM/NOR write timings(1)(2) (continued) Symbol Parameter Min Max Unit t Address hold time after FSMC_NWE high T – 0.5 - ns h(A_NWE) HCLK t FSMC_BL hold time after FSMC_NWE high T - 1 - ns h(BL_NWE) HCLK t FSMC_NEx low to FSMC_BL valid - 0.5 ns v(BL_NE) t FSMC_NADV high to Data valid - T +2 ns v(Data_NADV) HCLK t Data hold time after FSMC_NWE high T – 0.5 - ns h(Data_NWE) HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. Synchronous waveforms and timings Figure 61 through Figure 64 represent synchronous waveforms, and Table 77 through Table 79 provide the corresponding timings. The results shown in these tables are obtained with the following FSMC configuration: • BurstAccessMode = FSMC_BurstAccessMode_Enable; • MemoryType = FSMC_MemoryType_CRAM; • WriteBurst = FSMC_WriteBurst_Enable; • CLKDivision = 1; (0 is not supported, see the STM32F20xxx/21xxx reference manual) • DataLatency = 1 for NOR Flash; DataLatency = 0 for PSRAM In all timing tables, the T is the HCLK clock period. HCLK DocID15818 Rev 15 137/184 183

Electrical characteristics STM32F20xxx Figure 61. Synchronous multiplexed NOR/PSRAM read timings (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:37)(cid:56)(cid:54)(cid:55)(cid:56)(cid:53)(cid:49)(cid:3)(cid:32)(cid:3)(cid:19) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:38)(cid:47)(cid:46) (cid:39)(cid:68)(cid:87)(cid:68)(cid:3)(cid:79)(cid:68)(cid:87)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3)(cid:32)(cid:3)(cid:19) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:44)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:20)(cid:25)(cid:64) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:50)(cid:40)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:50)(cid:40)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:44)(cid:57)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:20) (cid:39)(cid:21) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:20)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:19)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:22)(cid:75) Table 76. Synchronous multiplexed NOR/PSRAM read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 2T - ns w(CLK) HCLK t FSMC_CLK low to FSMC_NEx low (x=0..2) - 0 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x= 0…2) 1 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 1.5 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 2.5 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x=16…25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x=16…25) 0 - ns d(CLKL-AIV) t FSMC_CLK high to FSMC_NOE low - 1 ns d(CLKH-NOEL) t FSMC_CLK low to FSMC_NOE high 1 - ns d(CLKL-NOEH) t FSMC_CLK low to FSMC_AD[15:0] valid - 3 ns d(CLKL-ADV) t FSMC_CLK low to FSMC_AD[15:0] invalid 0 - ns d(CLKL-ADIV) 138/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 76. Synchronous multiplexed NOR/PSRAM read timings(1)(2) (continued) Symbol Parameter Min Max Unit t FSMC_A/D[15:0] valid data before FSMC_CLK high 5 - ns su(ADV-CLKH) t FSMC_A/D[15:0] valid data after FSMC_CLK high 0 - ns h(CLKH-ADV) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 62. Synchronous multiplexed PSRAM write timings (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:34)(cid:53)(cid:51)(cid:52)(cid:53)(cid:50)(cid:46)(cid:0)(cid:29)(cid:0)(cid:16) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:35)(cid:44)(cid:43) (cid:36)(cid:65)(cid:84)(cid:65)(cid:0)(cid:76)(cid:65)(cid:84)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:29)(cid:0)(cid:16) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37)(cid:88) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:41)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:17)(cid:22)(cid:61) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:36)(cid:41)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:36)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:17) (cid:36)(cid:18) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:16)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:34)(cid:44)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:25)(cid:18)(cid:71) Table 77. Synchronous multiplexed PSRAM write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 2T - 1 - ns w(CLK) HCLK t FSMC_CLK low to FSMC_NEx low (x=0..2) - 0 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x= 0…2) 2 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 2 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 3 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x=16…25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x=16…25) 7 - ns d(CLKL-AIV) DocID15818 Rev 15 139/184 183

Electrical characteristics STM32F20xxx Table 77. Synchronous multiplexed PSRAM write timings(1)(2) (continued) Symbol Parameter Min Max Unit t FSMC_CLK low to FSMC_NWE low - 1 ns d(CLKL-NWEL) t FSMC_CLK low to FSMC_NWE high 0 - ns d(CLKL-NWEH) t FSMC_CLK low to FSMC_AD[15:0] invalid 0 - ns d(CLKL-ADIV) t ) FSMC_A/D[15:0] valid data after FSMC_CLK low - 2 ns d(CLKL-DATA t FSMC_CLK low to FSMC_NBL high 0.5 - ns d(CLKL-NBLH) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 63. Synchronous non-multiplexed NOR/PSRAM read timings (cid:34)(cid:53)(cid:51)(cid:52)(cid:53)(cid:50)(cid:46)(cid:0)(cid:29)(cid:0)(cid:16) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:35)(cid:44)(cid:43) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:40)(cid:9) (cid:36)(cid:65)(cid:84)(cid:65)(cid:0)(cid:76)(cid:65)(cid:84)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:29)(cid:0)(cid:16) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37)(cid:88) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:41)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:16)(cid:61) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:47)(cid:37)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:47)(cid:37)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:36)(cid:54)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:36)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:17) (cid:36)(cid:18) (cid:36)(cid:19) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:17)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:16)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:25)(cid:20)(cid:71) Table 78. Synchronous non-multiplexed NOR/PSRAM read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 2T - ns w(CLK) HCLK t FSMC_CLK low to FSMC_NEx low (x=0..2) - 0 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x= 0…2) 1 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 2.5 ns d(CLKL-NADVL) 140/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 78. Synchronous non-multiplexed NOR/PSRAM read timings(1)(2) (continued) Symbol Parameter Min Max Unit t FSMC_CLK low to FSMC_NADV high 4 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x=16…25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x=16…25) 3 - ns d(CLKL-AIV) t FSMC_CLK high to FSMC_NOE low - 1 ns d(CLKH-NOEL) t FSMC_CLK low to FSMC_NOE high 1.5 - ns d(CLKL-NOEH) t FSMC_D[15:0] valid data before FSMC_CLK high 8 - ns su(DV-CLKH) t FSMC_D[15:0] valid data after FSMC_CLK high 0 - ns h(CLKH-DV) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 64. Synchronous non-multiplexed PSRAM write timings (cid:34)(cid:53)(cid:51)(cid:52)(cid:53)(cid:50)(cid:46)(cid:0)(cid:29)(cid:0)(cid:16) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:35)(cid:44)(cid:43) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:40)(cid:9) (cid:36)(cid:65)(cid:84)(cid:65)(cid:0)(cid:76)(cid:65)(cid:84)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:29)(cid:0)(cid:16) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37)(cid:88) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:41)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:16)(cid:61) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:17) (cid:36)(cid:18) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:16)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:34)(cid:44)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:25)(cid:19)(cid:71) Table 79. Synchronous non-multiplexed PSRAM write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 2T - 1 - ns w(CLK) HCLK t FSMC_CLK low to FSMC_NEx low (x=0..2) - 1 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x= 0…2) 1 - ns d(CLKL-NExH) DocID15818 Rev 15 141/184 183

Electrical characteristics STM32F20xxx Table 79. Synchronous non-multiplexed PSRAM write timings(1)(2) (continued) Symbol Parameter Min Max Unit t d(CLKL- FSMC_CLK low to FSMC_NADV low - 5 ns NADVL) t d(CLKL- FSMC_CLK low to FSMC_NADV high 6 - ns NADVH) t FSMC_CLK low to FSMC_Ax valid (x=16…25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x=16…25) 8 - ns d(CLKL-AIV) t FSMC_CLK low to FSMC_NWE low - 1 ns d(CLKL-NWEL) t FSMC_CLK low to FSMC_NWE high 1 - ns d(CLKL-NWEH) t FSMC_D[15:0] valid data after FSMC_CLK low - 2 ns d(CLKL-Data) t FSMC_CLK low to FSMC_NBL high 2 - ns d(CLKL-NBLH) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. PC Card/CompactFlash controller waveforms and timings Figure 65 through Figure 70 represent synchronous waveforms, with Table 80 and Table 81 providing the corresponding timings. The results shown in these table are obtained with the following FSMC configuration: • COM.FSMC_SetupTime = 0x04; • COM.FSMC_WaitSetupTime = 0x07; • COM.FSMC_HoldSetupTime = 0x04; • COM.FSMC_HiZSetupTime = 0x00; • ATT.FSMC_SetupTime = 0x04; • ATT.FSMC_WaitSetupTime = 0x07; • ATT.FSMC_HoldSetupTime = 0x04; • ATT.FSMC_HiZSetupTime = 0x00; • IO.FSMC_SetupTime = 0x04; • IO.FSMC_WaitSetupTime = 0x07; • IO.FSMC_HoldSetupTime = 0x04; • IO.FSMC_HiZSetupTime = 0x00; • TCLRSetupTime = 0; • TARSetupTime = 0; In all timing tables, the T is the HCLK clock period. HCLK 142/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 65. PC Card/CompactFlash controller waveforms for common memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21)(cid:11)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:87)(cid:87)(cid:71)(cid:71)(cid:11)(cid:11)(cid:49)(cid:49)(cid:53)(cid:44)(cid:50)(cid:40)(cid:53)(cid:42)(cid:39)(cid:16)(cid:49)(cid:16)(cid:49)(cid:38)(cid:38)(cid:40)(cid:40)(cid:91)(cid:91)(cid:12)(cid:12) (cid:87)(cid:87)(cid:87)(cid:75)(cid:75)(cid:75)(cid:11)(cid:11)(cid:11)(cid:49)(cid:49)(cid:49)(cid:38)(cid:38)(cid:38)(cid:40)(cid:40)(cid:40)(cid:91)(cid:91)(cid:91)(cid:16)(cid:16)(cid:16)(cid:49)(cid:49)(cid:49)(cid:44)(cid:53)(cid:44)(cid:50)(cid:50)(cid:40)(cid:58)(cid:53)(cid:42)(cid:39)(cid:53)(cid:12)(cid:12)(cid:3)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:24)(cid:69) 1. FSMC_NCE4_2 remains high (inactive during 8-bit access. Figure 66. PC Card/CompactFlash controller waveforms for common memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:87)(cid:87)(cid:71)(cid:71)(cid:11)(cid:11)(cid:49)(cid:49)(cid:53)(cid:44)(cid:50)(cid:40)(cid:53)(cid:42)(cid:39)(cid:16)(cid:49)(cid:16)(cid:49)(cid:38)(cid:38)(cid:40)(cid:40)(cid:23)(cid:23)(cid:66)(cid:66)(cid:20)(cid:20)(cid:12)(cid:12) (cid:87)(cid:87)(cid:87)(cid:75)(cid:75)(cid:75)(cid:11)(cid:11)(cid:11)(cid:49)(cid:49)(cid:49)(cid:38)(cid:38)(cid:38)(cid:40)(cid:40)(cid:40)(cid:23)(cid:23)(cid:23)(cid:66)(cid:66)(cid:66)(cid:20)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:49)(cid:49)(cid:49)(cid:53)(cid:44)(cid:44)(cid:50)(cid:50)(cid:40)(cid:53)(cid:58)(cid:42)(cid:39)(cid:53)(cid:12)(cid:12)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:48)(cid:40)(cid:48)(cid:91)(cid:43)(cid:44)(cid:61)(cid:3)(cid:32)(cid:20) (cid:87)(cid:71)(cid:11)(cid:39)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:25)(cid:69) DocID15818 Rev 15 143/184 183

Electrical characteristics STM32F20xxx Figure 67. PC Card/CompactFlash controller waveforms for attribute memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:53)(cid:40)(cid:42)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:53)(cid:40)(cid:42)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:26)(cid:69) 1. Only data bits 0...7 are read (bits 8...15 are disregarded). 144/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 68. PC Card/CompactFlash controller waveforms for attribute memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:53)(cid:40)(cid:42)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:53)(cid:40)(cid:42)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:26)(cid:29)(cid:19)(cid:64)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:27)(cid:69) 1. Only data bits 0...7 are driven (bits 8...15 remains Hi-Z). Figure 69. PC Card/CompactFlash controller waveforms for I/O space read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:87)(cid:71)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:28)(cid:37) DocID15818 Rev 15 145/184 183

Electrical characteristics STM32F20xxx Figure 70. PC Card/CompactFlash controller waveforms for I/O space write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:36)(cid:55)(cid:55)(cid:91)(cid:43)(cid:44)(cid:61)(cid:3)(cid:32)(cid:20) (cid:87)(cid:75)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:16)(cid:39)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:19)(cid:70) Table 80. Switching characteristics for PC Card/CF read and write cycles in attribute/common space(1)(2) Symbol Parameter Min Max Unit t FSMC_Ncex low to FSMC_Ay valid - 0 ns v(NCEx-A) t FSMC_NCEx high to FSMC_Ax invalid 4 - ns h(NCEx_AI) t FSMC_NCEx low to FSMC_NREG valid - 3.5 ns d(NREG-NCEx) t FSMC_NCEx high to FSMC_NREG invalid T + 4 - ns h(NCEx-NREG) HCLK t FSMC_NCEx low to FSMC_NWE low - 5T + 1 ns d(NCEx-NWE) HCLK t FSMC_NCEx low to FSMC_NOE low - 5T ns d(NCEx-NOE) HCLK t FSMC_NOE low width 8T – 0.5 8T + 1 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NCEx high 5T + 2.5 - ns d(NOE_NCEx) HCLK t FSMC_D[15:0] valid data before FSMC_NOE high 4 - ns su (D-NOE) t FSMC_N0E high to FSMC_D[15:0] invalid 2 - ns h (N0E-D) t FSMC_NWE low width 8T - 1 8T + 4 ns w(NWE) HCLK HCLK t ) FSMC_NWE high to FSMC_NCEx high 5T + 1.5 - ns d(NWE_NCEx HCLK t FSMC_NCEx low to FSMC_NWE low - 5HCLK+ 1 ns d(NCEx-NWE) t FSMC_NWE low to FSMC_D[15:0] valid - 0 ns v (NWE-D) t FSMC_NWE high to FSMC_D[15:0] invalid 8T - ns h (NWE-D) HCLK t FSMC_D[15:0] valid before FSMC_NWE high 13T - ns d (D-NWE) HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. 146/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Table 81 . Switching characteristics for PC Card/CF read and write cycles in I/O space(1)(2) Symbol Parameter Min Max Unit t FSMC_NIOWR low width 8T - 0.5 - ns w(NIOWR) HCLK t FSMC_NIOWR low to FSMC_D[15:0] valid - 5T - 1 ns v(NIOWR-D) HCLK t FSMC_NIOWR high to FSMC_D[15:0] invalid 8T - 3 - ns h(NIOWR-D) HCLK t FSMC_NCE4_1 low to FSMC_NIOWR valid - 5T + 1.5 ns d(NCE4_1-NIOWR) HCLK t FSMC_NCEx high to FSMC_NIOWR invalid 5T - ns h(NCEx-NIOWR) HCLK t FSMC_NCEx low to FSMC_NIORD valid - 5T + 1 ns d(NIORD-NCEx) HCLK t FSMC_NCEx high to FSMC_NIORD) valid 5T – 0.5 - ns h(NCEx-NIORD) HCLK t FSMC_NIORD low width 8T + 1 - ns w(NIORD) HCLK t FSMC_D[15:0] valid before FSMC_NIORD high 9.5 - ns su(D-NIORD) t FSMC_D[15:0] valid after FSMC_NIORD high 0 - ns d(NIORD-D) 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. NAND controller waveforms and timings Figure 71 through Figure 74 represent synchronous waveforms, together with Table 82 and Table 83 provides the corresponding timings. The results shown in this table are obtained with the following FSMC configuration: • COM.FSMC_SetupTime = 0x01; • COM.FSMC_WaitSetupTime = 0x03; • COM.FSMC_HoldSetupTime = 0x02; • COM.FSMC_HiZSetupTime = 0x01; • ATT.FSMC_SetupTime = 0x01; • ATT.FSMC_WaitSetupTime = 0x03; • ATT.FSMC_HoldSetupTime = 0x02; • ATT.FSMC_HiZSetupTime = 0x01; • Bank = FSMC_Bank_NAND; • MemoryDataWidth = FSMC_MemoryDataWidth_16b; • ECC = FSMC_ECC_Enable; • ECCPageSize = FSMC_ECCPageSize_512Bytes; • TCLRSetupTime = 0; • TARSetupTime = 0; In all timing tables, the T is the HCLK clock period. HCLK DocID15818 Rev 15 147/184 183

Electrical characteristics STM32F20xxx Figure 71. NAND controller waveforms for read access (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:35)(cid:37)(cid:88) (cid:33)(cid:44)(cid:37)(cid:0)(cid:8)(cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:17)(cid:23)(cid:9) (cid:35)(cid:44)(cid:37)(cid:0)(cid:8)(cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:17)(cid:22)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84) (cid:84) (cid:68)(cid:8)(cid:33)(cid:44)(cid:37)(cid:13)(cid:46)(cid:47)(cid:37)(cid:9) (cid:72)(cid:8)(cid:46)(cid:47)(cid:37)(cid:13)(cid:33)(cid:44)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37)(cid:0)(cid:8)(cid:46)(cid:50)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:13)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:46)(cid:47)(cid:37)(cid:13)(cid:36)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:17)(cid:67) Figure 72. NAND controller waveforms for write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40)(cid:3)(cid:11)(cid:49)(cid:53)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:18)(cid:67) 148/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 73. NAND controller waveforms for common memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87) (cid:87) (cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87) (cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87) (cid:87) (cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:20)(cid:21)(cid:70) Figure 74. NAND controller waveforms for common memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:71)(cid:11)(cid:39)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:20)(cid:22)(cid:70) Table 82. Switching characteristics for NAND Flash read cycles(1)(2) Symbol Parameter Min Max Unit t FSMC_NOE low width 4T - 1 4T + 2 ns w(N0E) HCLK HCLK t FSMC_D[15-0] valid data before FSMC_NOE high 9 - ns su(D-NOE) t ) FSMC_D[15-0] valid data after FSMC_NOE high 3 - ns h(NOE-D t FSMC_ALE valid before FSMC_NOE low - 3T ns d(ALE-NOE) HCLK t FSMC_NWE high to FSMC_ALE invalid 3T + 2 - ns h(NOE-ALE) HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. DocID15818 Rev 15 149/184 183

Electrical characteristics STM32F20xxx Table 83. Switching characteristics for NAND Flash write cycles(1)(2) Symbol Parameter Min Max Unit t FSMC_NWE low width 4T - 1 4T + 3 ns w(NWE) HCLK HCLK t FSMC_NWE low to FSMC_D[15-0] valid - 0 ns v(NWE-D) t FSMC_NWE high to FSMC_D[15-0] invalid 3T - ns h(NWE-D) HCLK t FSMC_D[15-0] valid before FSMC_NWE high 5T - ns d(D-NWE) HCLK t FSMC_ALE valid before FSMC_NWE low - 3T + 2 ns d(ALE-NWE) HCLK t FSMC_NWE high to FSMC_ALE invalid 3T - 2 - ns h(NWE-ALE) HCLK 1. C = 30 pF. L 2. Guaranteed by characterization results, not tested in production. 6.3.26 Camera interface (DCMI) timing specifications Table 84. DCMI characteristics Symbol Parameter Conditions Min Max - Frequency ratio DCMI_PIXCLK/f DCMI_PIXCLK= 48 MHz - 0.4 HCLK 6.3.27 SD/SDIO MMC card host interface (SDIO) characteristics Unless otherwise specified, the parameters given in Table 85 are derived from tests performed under ambient temperature, f frequency and V supply voltage conditions PCLKx DD summarized in Table 14. Refer to Section 6.3.16: I/O port characteristics for more details on the input/output alternate function characteristics (D[7:0], CMD, CK). Figure 75. SDIO high-speed mode (cid:84)(cid:70) (cid:84)(cid:82) (cid:84)(cid:35) (cid:84)(cid:55)(cid:8)(cid:35)(cid:43)(cid:40)(cid:9) (cid:84)(cid:55)(cid:8)(cid:35)(cid:43)(cid:44)(cid:9) (cid:35)(cid:43) (cid:84)(cid:47)(cid:54) (cid:84)(cid:47)(cid:40) (cid:36)(cid:12)(cid:0)(cid:35)(cid:45)(cid:36) (cid:8)(cid:79)(cid:85)(cid:84)(cid:80)(cid:85)(cid:84)(cid:9) (cid:84)(cid:41)(cid:51)(cid:53) (cid:84)(cid:41)(cid:40) (cid:36)(cid:12)(cid:0)(cid:35)(cid:45)(cid:36) (cid:8)(cid:73)(cid:78)(cid:80)(cid:85)(cid:84)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:24)(cid:23) 150/184 DocID15818 Rev 15

STM32F20xxx Electrical characteristics Figure 76. SD default mode (cid:35)(cid:43) (cid:84)(cid:47)(cid:54)(cid:36) (cid:84)(cid:47)(cid:40)(cid:36) (cid:36)(cid:12)(cid:0)(cid:35)(cid:45)(cid:36) (cid:8)(cid:79)(cid:85)(cid:84)(cid:80)(cid:85)(cid:84)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:24)(cid:24) Table 85. SD/MMC characteristics Symbol Parameter Conditions Min Max Unit Clock frequency in data transfer fPP mode CL ≤ 30 pF 0 48 MHz - SDIO_CK/f frequency ratio - - 8/3 - PCLK2 tW(CKL) Clock low time, fPP = 16 MHz CL ≤ 30 pF 32 - tW(CKH) Clock high time, fPP = 16 MHz CL ≤ 30 pF 31 - ns tr Clock rise time CL ≤ 30 pF - 3.5 tf Clock fall time CL ≤ 30 pF - 5 CMD, D inputs (referenced to CK) tISU Input setup time CL ≤ 30 pF 2 - ns tIH Input hold time CL ≤ 30 pF 0 - CMD, D outputs (referenced to CK) in MMC and SD HS mode tOV Output valid time CL ≤ 30 pF - 6 ns tOH Output hold time CL ≤ 30 pF 0.3 - CMD, D outputs (referenced to CK) in SD default mode(1) tOVD Output valid default time CL ≤ 30 pF - 7 ns tOHD Output hold default time CL ≤ 30 pF 0.5 - 1. Refer to SDIO_CLKCR, the SDI clock control register to control the CK output. 6.3.28 RTC characteristics Table 86. RTC characteristics Symbol Parameter Conditions Min Max Any read/write operation - f /RTCCLKfrequency ratio 4 - PCLK1 from/to an RTC register DocID15818 Rev 15 151/184 183

Package information STM32F20xxx 7 Package information In order to meet environmental requirements, ST offers these devices in different grades of ECOPACK® packages, depending on their level of environmental compliance. ECOPACK® specifications, grade definitions and product status are available at: www.st.com. ECOPACK® is an ST trademark. 7.1 LQFP64 package information Figure 77. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package outline (cid:54)(cid:40)(cid:36)(cid:55)(cid:44)(cid:49)(cid:42)(cid:3)(cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:38) (cid:36) (cid:36)(cid:21) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3)(cid:80)(cid:80) (cid:42)(cid:36)(cid:56)(cid:42)(cid:40)(cid:3)(cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:20) (cid:70) (cid:36) (cid:70)(cid:70)(cid:70) (cid:38) (cid:20) (cid:39) (cid:36) (cid:46) (cid:39)(cid:20) (cid:47) (cid:39)(cid:22) (cid:47)(cid:20) (cid:23)(cid:27) (cid:22)(cid:22) (cid:22)(cid:21) (cid:23)(cid:28) (cid:69) (cid:40)(cid:22) (cid:40)(cid:20) (cid:40) (cid:25)(cid:23) (cid:20)(cid:26) (cid:20) (cid:20)(cid:25) (cid:51)(cid:44)(cid:49)(cid:3)(cid:20) (cid:72) (cid:44)(cid:39)(cid:40)(cid:49)(cid:55)(cid:44)(cid:41)(cid:44)(cid:38)(cid:36)(cid:55)(cid:44)(cid:50)(cid:49) (cid:24)(cid:58)(cid:66)(cid:48)(cid:40)(cid:66)(cid:57)(cid:22) 1. Drawing is not to scale. Table 87. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 152/184 DocID15818 Rev 15

STM32F20xxx Package information Table 87. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max c 0.090 - 0.200 0.0035 - 0.0079 D - 12.000 - - 0.4724 - D1 - 10.000 - - 0.3937 - D3 - 7.500 - - 0.2953 - E - 12.000 - - 0.4724 - E1 - 10.000 - - 0.3937 - E3 - 7.500 - - 0.2953 - e - 0.500 - - 0.0197 - K 0° 3.5° 7° 0° 3.5° 7° L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - - 0.0394 - ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. Figure 78. LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package recommended footprint (cid:20)(cid:24) (cid:19)(cid:19) (cid:16)(cid:14)(cid:19) (cid:20)(cid:25) (cid:16)(cid:14)(cid:21) (cid:19)(cid:18) (cid:17)(cid:18)(cid:14)(cid:23) (cid:17)(cid:16)(cid:14)(cid:19) (cid:17)(cid:16)(cid:14)(cid:19) (cid:22)(cid:20) (cid:17)(cid:23) (cid:17)(cid:14)(cid:18) (cid:17) (cid:17)(cid:22) (cid:23)(cid:14)(cid:24) (cid:17)(cid:18)(cid:14)(cid:23) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:25)(cid:67) 1. Dimensions are expressed in millimeters. DocID15818 Rev 15 153/184 183

Package information STM32F20xxx 7.2 WLCSP64+2 package information Figure 79. WLCSP64+2 - 66-ball, 3.639 x 3.971 mm, 0.4 mm pitch wafer level chip scale package outline (cid:36)(cid:20)(cid:3)(cid:69)(cid:68)(cid:79)(cid:79)(cid:3)(cid:79)(cid:82)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:3)(cid:3)(cid:3) (cid:72)(cid:20) (cid:39) (cid:72) (cid:72) (cid:39)(cid:72)(cid:87)(cid:68)(cid:76)(cid:79)(cid:3)(cid:36) (cid:72)(cid:21) (cid:40) (cid:42) (cid:36)(cid:21) (cid:36) (cid:41) (cid:36)(cid:22) (cid:58)(cid:68)(cid:73)(cid:72)(cid:85)(cid:3)(cid:69)(cid:68)(cid:70)(cid:78)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72) (cid:54)(cid:76)(cid:71)(cid:72)(cid:3)(cid:89)(cid:76)(cid:72)(cid:90) (cid:37)(cid:88)(cid:80)(cid:83)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72) (cid:39)(cid:72)(cid:87)(cid:68)(cid:76)(cid:79)(cid:3)(cid:36) (cid:85)(cid:82)(cid:87)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:69)(cid:92)(cid:3)(cid:28)(cid:19)(cid:3)(cid:131)(cid:38) (cid:72)(cid:72)(cid:72) (cid:36)(cid:20) (cid:69) (cid:54)(cid:72)(cid:68)(cid:87)(cid:76)(cid:81)(cid:74)(cid:3)(cid:83)(cid:79)(cid:68)(cid:81)(cid:72) (cid:36)(cid:19)(cid:41)(cid:59)(cid:66)(cid:48)(cid:40)(cid:66)(cid:57)(cid:21) 1. Drawing is not to scale. T able 88. WLCSP64+2 - 66-ball, 4.539 x 4.911 mm, 0.4 mm pitch wafer level chip scale package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A 0.540 0.570 0.600 0.0213 0.0224 0.0236 A1 - 0.190 - - 0.0075 - A2 - 0.380 - - 0.0150 - A3 - 0.025 - - 0.0100 - b(2) 0.240 0.270 0.300 0.0094 0.0106 0.0118 D 3.604 3.639 3.674 0.1419 0.1433 0.1446 E 3.936 3.971 4.006 0.1550 0.1563 0.1577 e - 0.400 - - 0.0157 - e1 - 3.200 - - 0.1260 - 154/184 DocID15818 Rev 15

STM32F20xxx Package information Table 88. WLCSP64+2 - 66-ball, 4.539 x 4.911 mm, 0.4 mm pitch wafer level chip scale package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max e2 - 3.200 - - 0.1260 - F - 0.220 - - 0.0087 - G - 0.386 - - 0.0152 - aaa - - 0.100 - - 0.0039 bbb - - 0.100 - - 0.0039 ccc - - 0.100 - - 0.0039 ddd - - 0.050 - - 0.0020 eee - - 0.050 - - 0.0020 1. Values in inches are converted from mm and rounded to 4 decimal digits. 2. Dimension is measured at the maximum bump diameter parallel to primary datum Z. Figure 80. WLCSP64+2 - 66-ball, 4.539 x 4.911 mm, 0.4 mm pitch wafer level chip scale package recommended footprint (cid:39)(cid:83)(cid:68)(cid:71) (cid:39)(cid:86)(cid:80) (cid:36)(cid:19)(cid:41)(cid:59)(cid:66)(cid:41)(cid:51)(cid:66)(cid:57)(cid:20) Table 89. WLCSP64 recommended PCB design rules (0.4 mm pitch) Dimension Recommended values Pitch 0.4 Dpad 0.225 mm 0.290 mm typ. (depends on the soldermask Dsm registration tolerance) Stencil opening 0.250 mm Stencil thickness 0.100 mm DocID15818 Rev 15 155/184 183

Package information STM32F20xxx 7.3 LQFP100 package information Figure 81. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat package outline (cid:51)(cid:37)(cid:33)(cid:52)(cid:41)(cid:46)(cid:39)(cid:0)(cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:35) (cid:16)(cid:14)(cid:18)(cid:21)(cid:0)(cid:77)(cid:77) (cid:33) (cid:18) (cid:17) (cid:33) (cid:33) (cid:67) (cid:39)(cid:33)(cid:53)(cid:39)(cid:37)(cid:0)(cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:67)(cid:67)(cid:67) (cid:35) (cid:36) (cid:44) (cid:33)(cid:17) (cid:43) (cid:36)(cid:17) (cid:44)(cid:17) (cid:36)(cid:19) (cid:23)(cid:21) (cid:21)(cid:17) (cid:21)(cid:16) (cid:23)(cid:22) (cid:66) (cid:37)(cid:19) (cid:37)(cid:17) (cid:37) (cid:17)(cid:16)(cid:16) (cid:18)(cid:22) (cid:48)(cid:41)(cid:46)(cid:0)(cid:17) (cid:17) (cid:18)(cid:21) (cid:41)(cid:36)(cid:37)(cid:46)(cid:52)(cid:41)(cid:38)(cid:41)(cid:35)(cid:33)(cid:52)(cid:41)(cid:47)(cid:46) (cid:69) (cid:17)(cid:44)(cid:63)(cid:45)(cid:37)(cid:63)(cid:54)(cid:21) 1. Drawing is not to scale. Table 90. LQPF100 - 100-pin, 14 x 14 mm low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D 15.800 16.000 16.200 0.6220 0.6299 0.6378 D1 13.800 14.000 14.200 0.5433 0.5512 0.5591 156/184 DocID15818 Rev 15

STM32F20xxx Package information Table 90. LQPF100 - 100-pin, 14 x 14 mm low-profile quad flat package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max D3 - 12.000 - - 0.4724 - E 15.800 16.000 16.200 0.6220 0.6299 0.6378 E1 13.800 14.000 14.200 0.5433 0.5512 0.5591 E3 - 12.000 - - 0.4724 - e - 0.500 - - 0.0197 - L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - - 0.0394 - k 0.0° 3.5° 7.0° 0.0° 3.5° 7.0° ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. Figure 82. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat recommended footprint (cid:23)(cid:21) (cid:21)(cid:17) (cid:23)(cid:22) (cid:21)(cid:16) (cid:16)(cid:14)(cid:21) (cid:16)(cid:14)(cid:19) (cid:17)(cid:22)(cid:14)(cid:23) (cid:17)(cid:20)(cid:14)(cid:19) (cid:17)(cid:16)(cid:16) (cid:18)(cid:22) (cid:17)(cid:14)(cid:18) (cid:17) (cid:18)(cid:21) (cid:17)(cid:18)(cid:14)(cid:19) (cid:17)(cid:22)(cid:14)(cid:23) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:22)(cid:67) 1. Dimensions are expressed in millimeters. DocID15818 Rev 15 157/184 183

Package information STM32F20xxx Device marking Figure 83 gives an example of topside marking orientation versus Pin 1 identifier location. Figure 83. LQFP100 marking (package top view) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:19)(cid:26) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3) (cid:57)(cid:41)(cid:55)(cid:25)(cid:3)(cid:3)(cid:3)(cid:3)(cid:59) (cid:70)(cid:82)(cid:71)(cid:72) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:60) (cid:58)(cid:58) (cid:51)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:89)(cid:22)(cid:25)(cid:20)(cid:23)(cid:22)(cid:57)(cid:21) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. 158/184 DocID15818 Rev 15

STM32F20xxx Package information 7.4 LQFP144 package information Figure 84. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package outline (cid:54)(cid:40)(cid:36)(cid:55)(cid:44)(cid:49)(cid:42) (cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:38) (cid:36) (cid:36)(cid:21) (cid:36)(cid:20) (cid:70) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3)(cid:80)(cid:80) (cid:70)(cid:70)(cid:70) (cid:38) (cid:42)(cid:36)(cid:56)(cid:42)(cid:40)(cid:3)(cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:20) (cid:36) (cid:39) (cid:47) (cid:46) (cid:39)(cid:20) (cid:47)(cid:20) (cid:39)(cid:22) (cid:20)(cid:19)(cid:27) (cid:26)(cid:22) (cid:20)(cid:19)(cid:28) (cid:26)(cid:21) (cid:69) (cid:40)(cid:22) (cid:40)(cid:20) (cid:40) (cid:22)(cid:26) (cid:20)(cid:23)(cid:23) (cid:51)(cid:44)(cid:49)(cid:3)(cid:20) (cid:20) (cid:22)(cid:25) (cid:44)(cid:39)(cid:40)(cid:49)(cid:55)(cid:44)(cid:41)(cid:44)(cid:38)(cid:36)(cid:55)(cid:44)(cid:50)(cid:49) (cid:72) (cid:20)(cid:36)(cid:66)(cid:48)(cid:40)(cid:66)(cid:57)(cid:23) 1. Drawing is not to scale. DocID15818 Rev 15 159/184 183

Package information STM32F20xxx Table 91. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D 21.800 22.000 22.200 0.8583 0.8661 0.8740 D1 19.800 20.000 20.200 0.7795 0.7874 0.7953 D3 - 17.500 - - 0.6890 - E 21.800 22.000 22.200 0.8583 0.8661 0.8740 E1 19.800 20.000 20.200 0.7795 0.7874 0.7953 E3 - 17.500 - - 0.6890 - e - 0.500 - - 0.0197 - L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - - 0.0394 - k 0° 3.5° 7° 0° 3.5° 7° ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. 160/184 DocID15818 Rev 15

STM32F20xxx Package information Figure 85. LQFP144 - 144-pin,20 x 20 mm low-profile quad flat package recommended footprint (cid:20)(cid:17)(cid:22)(cid:24) (cid:20)(cid:19)(cid:27) (cid:26)(cid:22) (cid:20)(cid:19)(cid:28) (cid:19)(cid:17)(cid:22)(cid:24) (cid:26)(cid:21) (cid:19)(cid:17)(cid:24) (cid:20)(cid:28)(cid:17)(cid:28) (cid:20)(cid:26)(cid:17)(cid:27)(cid:24) (cid:21)(cid:21)(cid:17)(cid:25) (cid:20)(cid:23)(cid:23) (cid:22)(cid:26) (cid:20) (cid:22)(cid:25) (cid:20)(cid:28)(cid:17)(cid:28) (cid:21)(cid:21)(cid:17)(cid:25) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:24)(cid:72) 1. Dimensions are expressed in millimeters. DocID15818 Rev 15 161/184 183

Package information STM32F20xxx Device marking Figure 86 gives an example of topside marking orientation versus Pin 1 identifier location. Figure 86. LQFP144 marking (package top view) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:20) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:21)(cid:19)(cid:26)(cid:61)(cid:42)(cid:55)(cid:25) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:60) (cid:58)(cid:58) (cid:51)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3)(cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:89)(cid:22)(cid:25)(cid:20)(cid:23)(cid:23)(cid:57)(cid:21) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. 162/184 DocID15818 Rev 15

STM32F20xxx Package information 7.5 LQFP176 package information Figure 87. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package outline (cid:35) (cid:51)(cid:69)(cid:65)(cid:84)(cid:73)(cid:78)(cid:71)(cid:0)(cid:80)(cid:76)(cid:65)(cid:78)(cid:69) (cid:33) (cid:33)(cid:18) (cid:33)(cid:17) (cid:67) (cid:16)(cid:14)(cid:18)(cid:21)(cid:0)(cid:77)(cid:77) (cid:71)(cid:65)(cid:85)(cid:71)(cid:69)(cid:0)(cid:80)(cid:76)(cid:65)(cid:78)(cid:69) (cid:75) (cid:33)(cid:17) (cid:44) (cid:40)(cid:36) (cid:44)(cid:17) (cid:48)(cid:41)(cid:46)(cid:0)(cid:17) (cid:36) (cid:41)(cid:36)(cid:37)(cid:46)(cid:52)(cid:41)(cid:38)(cid:41)(cid:35)(cid:33)(cid:52)(cid:41)(cid:47)(cid:46) (cid:58)(cid:37) (cid:37) (cid:40)(cid:37) (cid:69) (cid:58)(cid:36) (cid:66) (cid:17)(cid:52)(cid:63)(cid:45)(cid:37)(cid:63)(cid:54)(cid:18) 1. Drawing is not to scale. Table 92. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package mechanical data Dimensions Symbol millimeters inches(1) Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 - 1.450 0.0531 - 0.0571 b 0.170 - 0.270 0.0067 - 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D 23.900 - 24.100 0.9409 - 0.9488 DocID15818 Rev 15 163/184 183

Package information STM32F20xxx Table 92. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package mechanical data (continued) Dimensions Symbol millimeters inches(1) Min Typ Max Min Typ Max HD 25.900 - 26.100 1.0197 - 1.0276 ZD - 1.250 - - 0.0492 - E 23.900 - 24.100 0.9409 - 0.9488 HE 25.900 - 26.100 1.0197 - 1.0276 ZE - 1.250 - - 0.0492 - e - 0.500 - - 0.0197 - L(2) 0.450 - 0.750 0.0177 - 0.0295 L1 - 1.000 - - 0.0394 - k 0° - 7° 0° - 7° ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. 2. L dimension is measured at gauge plane at 0.25 mm above the seating plane. 164/184 DocID15818 Rev 15

STM32F20xxx Package information Figure 88. LQFP176 - 176-pin, 24 x 24 mm low profile quad flat package recommended footprint (cid:17)(cid:14)(cid:18) (cid:17)(cid:23)(cid:22) (cid:17)(cid:19)(cid:19) (cid:17) (cid:16)(cid:14)(cid:21) (cid:17)(cid:19)(cid:18) (cid:16)(cid:14)(cid:19) (cid:23) (cid:24) (cid:22)(cid:14) (cid:17)(cid:14) (cid:18) (cid:18) (cid:20)(cid:20) (cid:24)(cid:25) (cid:20)(cid:21) (cid:24)(cid:24) (cid:17)(cid:14)(cid:18) (cid:18)(cid:17)(cid:14)(cid:24) (cid:18)(cid:22)(cid:14)(cid:23) (cid:17)(cid:52)(cid:63)(cid:38)(cid:48)(cid:63)(cid:54)(cid:17) 1. Dimensions are expressed in millimeters. DocID15818 Rev 15 165/184 183

Package information STM32F20xxx 7.6 UFBGA176+25 package information Figure 89. UFBGA176+25 - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package outline (cid:94)(cid:286)(cid:258)(cid:410)(cid:349)(cid:374)(cid:336)(cid:3)(cid:393)(cid:367)(cid:258)(cid:374)(cid:286) (cid:38) (cid:4)(cid:1008) (cid:282)(cid:282)(cid:282) (cid:18) (cid:4) (cid:4)(cid:1006) (cid:36)(cid:22) (cid:271) (cid:4)(cid:1005) (cid:36)(cid:20)(cid:3)(cid:69)(cid:68)(cid:79)(cid:79)(cid:3) (cid:36) (cid:36)(cid:20)(cid:3)(cid:69)(cid:68)(cid:79)(cid:79)(cid:3) (cid:76)(cid:81)(cid:71)(cid:72)(cid:91)(cid:3) (cid:28) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:68)(cid:85)(cid:72)(cid:68) (cid:40)(cid:20) (cid:286) (cid:127) (cid:4) (cid:127) (cid:39)(cid:20) (cid:24) (cid:286) (cid:17) (cid:90) (cid:1005)(cid:1009) (cid:1005) (cid:145)(cid:69)(cid:3)(cid:11)(cid:20)(cid:26)(cid:25)(cid:3)(cid:14)(cid:3)(cid:21)(cid:24)(cid:3)(cid:3)(cid:69)(cid:68)(cid:79)(cid:79)(cid:86)(cid:12) (cid:17)(cid:75)(cid:100)(cid:100)(cid:75)(cid:68)(cid:3)(cid:115)(cid:47)(cid:28)(cid:116) (cid:100)(cid:75)(cid:87)(cid:3)(cid:115)(cid:47)(cid:28)(cid:116) (cid:145)(cid:72)(cid:72)(cid:72)(cid:48) (cid:38) (cid:36) (cid:17) (cid:145)(cid:73)(cid:73)(cid:73) (cid:48) (cid:38) (cid:36)(cid:19)(cid:40)(cid:26)(cid:66)(cid:48)(cid:40)(cid:66)(cid:57)(cid:26) 1. Drawing is not to scale. Table 93. UFBGA176+25, - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 0.600 - - 0.0236 A1 - - 0.110 - - 0.0043 A2 - 0.450 - - 0.0177 - A3 - 0.130 - - 0.0051 0.0094 A4 - 0.320 - - 0.0126 - b 0.240 0.290 0.340 0.0094 0.0114 0.0134 D 9.850 10.000 10.150 0.3878 0.3937 0.3996 D1 - 9.100 - - 0.3583 - E 9.850 10.000 10.150 0.3878 0.3937 0.3996 E1 - 9.100 - - 0.3583 - e - 0.650 - - 0.0256 - Z - 0.450 - - 0.0177 - ddd - - 0.080 - - 0.0031 166/184 DocID15818 Rev 15

STM32F20xxx Package information Table 93. UFBGA176+25, - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max eee - - 0.150 - - 0.0059 fff - - 0.050 - - 0.0020 1. Values in inches are converted from mm and rounded to 4 decimal digits. Figure 90. UFBGA176+25 - 201-ball, 10 x 10 mm, 0.65 mm pitch, ultra fine pitch ball grid array package recommended footprint (cid:39)(cid:83)(cid:68)(cid:71) (cid:39)(cid:86)(cid:80) (cid:4)(cid:1004)(cid:28)(cid:1011)(cid:890)(cid:38)(cid:87)(cid:890)(cid:115)(cid:1005) Table 94. UFBGA176+25 recommended PCB design rules (0.65 mm pitch BGA) Dimension Recommended values Pitch 0.65 mm Dpad 0.300 mm 0.400 mm typ (depends on the soldermask Dsm registration tolerance) Stencil opening 0.300 mm Stencil thickness Between 0.100 mm and 0.125 mm Pad trace width 0.100 mm DocID15818 Rev 15 167/184 183

Package information STM32F20xxx Device marking Figure 91. UFBGA176+25 marking (package top view) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:53) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3)(cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:41)(cid:21)(cid:19)(cid:26)(cid:44)(cid:42)(cid:43)(cid:25) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:37)(cid:68)(cid:79)(cid:79)(cid:3)(cid:36)(cid:20) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:23)(cid:20)(cid:23)(cid:27)(cid:23)(cid:57)(cid:20) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. 168/184 DocID15818 Rev 15

STM32F20xxx Package information 7.7 Thermal characteristics The maximum chip-junction temperature, T max, in degrees Celsius, may be calculated J using the following equation: T max = T max + (P max x Θ ) J A D JA Where: • T max is the maximum ambient temperature in °C, A • Θ is the package junction-to-ambient thermal resistance, in °C/W, JA • P max is the sum of P max and P max (P max = P max + P max), D INT I/O D INT I/O • P max is the product of I andV , expressed in Watts. This is the maximum chip INT DD DD internal power. P max represents the maximum power dissipation on output pins where: I/O PI/O max = Σ (VOL × IOL) + Σ((VDD – VOH) × IOH), taking into account the actual VOL / IOL and VOH / IOH of the I/Os at low and high level in the application. Table 95. Package thermal characteristics Symbol Parameter Value Unit Thermal resistance junction-ambient 45 LQFP 64 - 10 × 10 mm / 0.5 mm pitch Thermal resistance junction-ambient 51 WLCSP64+2 - 0.400 mm pitch Thermal resistance junction-ambient 46 LQFP100 - 14 × 14 mm / 0.5 mm pitch Θ °C/W JA Thermal resistance junction-ambient 40 LQFP144 - 20 × 20 mm / 0.5 mm pitch Thermal resistance junction-ambient 38 LQFP176 - 24 × 24 mm / 0.5 mm pitch Thermal resistance junction-ambient 39 UFBGA176 - 10× 10 mm / 0.5 mm pitch Reference document JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air). Available from www.jedec.org. DocID15818 Rev 15 169/184 183

Ordering information STM32F20xxx 8 Ordering information Table 96. Ordering information scheme Example: STM32 F 205 R E T 6 V xxx Device family STM32 = ARM-based 32-bit microcontroller Product type F = general-purpose Device subfamily 205 = STM32F20x, connectivity 207= STM32F20x, connectivity, camera interface, Ethernet Pin count R = 64 pins or 66 pins(1) V = 100 pins Z = 144 pins I = 176 pins Flash memory size B = 128 Kbytes of Flash memory C = 256 Kbytes of Flash memory E = 512 Kbytes of Flash memory F = 768 Kbytes of Flash memory G = 1024 Kbytes of Flash memory Package T = LQFP H = UFBGA Y = WLCSP Temperature range 6 = Industrial temperature range, –40 to 85 °C. 7 = Industrial temperature range, –40 to 105 °C. Software option Internal code or Blank Options xxx = programmed parts TR = tape and reel 1. The 66 pins is available on WLCSP package only. For a list of available options (speed, package, etc.) or for further information on any aspect of this device, contact your nearest ST sales office. 170/184 DocID15818 Rev 15

STM32F20xxx Revision history 9 Revision history Table 97. Document revision history Date Revision Changes 05-Jun-2009 1 Initial release. Document status promoted from Target specification to Preliminary data. In Table 8: STM32F20x pin and ball definitions: – Note 4 updated – V and V pins inverted (Figure 12: STM32F20x LQFP100 DD_SA DD_3 pinout, Figure 13: STM32F20x LQFP144 pinout and Figure 14: 09-Oct-2009 2 STM32F20x LQFP176 pinout corrected accordingly). Section : In order to meet environmental requirements, ST offers these devices in different grades of ECOPACK® packages, depending on their level of environmental compliance. ECOPACK® specifications, grade definitions and product status are available at: www.st.com. ECOPACK® is an ST trademark. changed to LQFP with no exposed pad. LFBGA144 package removed. STM32F203xx part numbers removed. Part numbers with 128 and 256 Kbyte Flash densities added. 01-Feb-2010 3 Encryption features removed. PC13-TAMPER-RTC renamed to PC13-RTC_AF1 and PI8-TAMPER- RTC renamed to PI8-RTC_AF2. Renamed high-speed SRAM, system SRAM. Removed combination: 128 KBytes Flash memory in LQFP144. Added UFBGA176 package. Added note 1 related to LQFP176 package in Table 2, Figure 14, and Table 96. Added information on ART accelerator and audio PLL (PLLI2S). Added Table 6: USART feature comparison. Several updates on Table 8: STM32F20x pin and ball definitions and Table 10: Alternate function mapping. ADC, DAC, oscillator, RTC_AF, WKUP and VBUS signals removed from alternate functions and moved to the “other functions” column in Table 8: STM32F20x pin and ball definitions. TRACESWO added in Figure 4: STM32F20x block diagram, Table 8: STM32F20x pin and ball definitions, and Table 10: Alternate function 13-Jul-2010 4 mapping. XTAL oscillator frequency updated on cover page, in Figure 4: STM32F20x block diagram and in Section 3.11: External interrupt/event controller (EXTI). Updated list of peripherals used for boot mode in Section 3.13: Boot modes. Added Regulator bypass mode in Section 3.16: Voltage regulator, and Section 6.3.4: Operating conditions at power-up / power-down (regulator OFF). Updated Section 3.17: Real-time clock (RTC), backup SRAM and backup registers. Added Note Note: in Section 3.18: Low-power modes. Added SPI TI protocol in Section 3.23: Serial peripheral interface (SPI). DocID15818 Rev 15 171/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes Added USB OTG_FS features in Section 3.28: Universal serial bus on- the-go full-speed (OTG_FS). Updated V and V capacitor value to 2.2 µF in Figure 19: CAP_1 CAP_2 Power supply scheme. Removed DAC, modified ADC limitations, and updated I/O compensation for 1.8 to 2.1 V range in Table 15: Limitations depending on the operating power supply range. Added V , V , V and I in Table 19: Embedded reset BORL BORM BORH RUSH and power control block characteristics. Removed table Typical current consumption in Sleep mode with Flash memory in Deep power down mode. Merged typical and maximum current consumption sections and added Table 21: Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator disabled), Table 20: Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator enabled) or RAM, Table 22: Typical and maximum current consumption in Sleep mode, Table 23: Typical and maximum current consumptions in Stop mode, Table 24: Typical and maximum current consumptions in Standby mode, and Table 25: Typical and maximum current consumptions in VBAT mode. Update Table 34: Main PLL characteristics and added Section 6.3.11: PLL spread spectrum clock generation (SSCG) characteristics. Added Note 8 for CIO in Table 48: I/O AC characteristics. Updated Section 6.3.18: TIM timer characteristics. 4 13-Jul-2010 (continued) Added TNRST_OUT in Table 49: NRST pin characteristics. Updated Table 52: I2C characteristics. Removed 8-bit data in and data out waveforms from Figure 48: ULPI timing diagram. Removed note related to ADC calibration in Table 67. Section 6.3.20: 12-bit ADC characteristics: ADC characteristics tables merged into one single table; tables ADC conversion time and ADC accuracy removed. Updated Table 68: DAC characteristics. Updated Section 6.3.22: Temperature sensor characteristics and Section 6.3.23: VBAT monitoring characteristics. Update Section 6.3.26: Camera interface (DCMI) timing specifications. Added Section 6.3.27: SD/SDIO MMC card host interface (SDIO) characteristics, and Section 6.3.28: RTC characteristics. Added Section 7.7: Thermal characteristics. Updated Table 91: LQFP176 - Low profile quad flat package 24 × 24 × 1.4 mm package mechanical data and Figure 86: LQFP176 - Low profile quad flat package 24 × 24 × 1.4 mm, package outline. Changed tape and reel code to TX in Table 96: Ordering information scheme. Added Table 101: Main applications versus package for STM32F2xxx microcontrollers. Updated figures in Appendix A.2: USB OTG full speed (FS) interface solutions and A.3: USB OTG high speed (HS) interface solutions. Updated Figure 94: Audio player solution using PLL, PLLI2S, USB and 1 crystal and Figure 95: Audio PLL (PLLI2S) providing accurate I2S clock. 172/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Update I/Os in Section : Features. Added WLCSP64+2 package. Added note 1 related to LQFP176 on cover page. Added trademark for ART accelerator. Updated Section 3.2: Adaptive real-time memory accelerator (ART Accelerator™). Updated Figure 5: Multi-AHB matrix. Added case of BOR inactivation using IRROFF on WLCSP devices in Section 3.15: Power supply supervisor. Reworked Section 3.16: Voltage regulator to clarify regulator off modes. Renamed PDROFF, IRROFF in the whole document. Added Section 3.19: VBAT operation. Updated LIN and IrDA features for UART4/5 in Table 6: USART feature comparison. Table 8: STM32F20x pin and ball definitions: Modified V pin, and DD_3 added note related to the FSMC_NL pin; renamed BYPASS-REG REGOFF, and add IRROFF pin; renamed USART4/5 UART4/5. USART4 pins renamed UART4. Changed V to V , and V pin reserved for future use. SS_SA SS DD_SA Updated maximum HSE crystal frequency to 26 MHz. Section 6.2: Absolute maximum ratings: Updated V minimum and IN maximum values and note related to five-volt tolerant inputs in Table 11: Voltage characteristics. Updated I maximum values and related INJ(PIN) notes in Table 12: Current characteristics. 25-Nov-2010 5 Updated V minimum value in Table 14: General operating DDA conditions. Added Note 2 and updated Maximum CPU frequency in Table 15: Limitations depending on the operating power supply range, and added Figure 21: Number of wait states versus fCPU and VDD range. Added brownout level 1, 2, and 3 thresholds in Table 19: Embedded reset and power control block characteristics. Changed f maximum value in Table 30: HSE 4-26 MHz oscillator OSC_IN characteristics. Changed f maximum value in Table 34: Main PLL characteristics, PLL_IN and updated jitter parameters in Table 35: PLLI2S (audio PLL) characteristics. Section 6.3.16: I/O port characteristics: updated V and V in Table 48: IH IL I/O AC characteristics. Added Note 1 below Table 47: Output voltage characteristics. Updated R and R parameter description in Table 57: USB OTG FS PD PU DC electrical characteristics. Updated V minimum value in Table 66: ADC characteristics. REF+ Updated Table 71: Embedded internal reference voltage. Removed Ethernet and USB2 for 64-pin devices in Table 101: Main applications versus package for STM32F2xxx microcontrollers. Added A.2: USB OTG full speed (FS) interface solutions, removed “OTG FS connection with external PHY” figure, updated Figure 87, Figure 88, and Figure 90 to add STULPI01B. DocID15818 Rev 15 173/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes Changed datasheet status to “Full Datasheet”. Introduced concept of SRAM1 and SRAM2. LQFP176 package now in production and offered only for 256 Kbyte and 1 Mbyte devices. Availability of WLCSP64+2 package limited to 512 Kbyte and 1 Mbyte devices. Updated Figure 3: Compatible board design between STM32F10x and STM32F2xx for LQFP144 package and Figure 2: Compatible board design between STM32F10x and STM32F2xx for LQFP100 package. Added camera interface for STM32F207Vx devices in Table 2: STM32F205xx features and peripheral counts. Removed 16 MHz internal RC oscillator accuracy in Section 3.12: Clocks and startup. Updated Section 3.16: Voltage regulator. Modified I2S sampling frequency range in Section 3.12: Clocks and startup, Section 3.24: Inter-integrated sound (I2S), and Section 3.30: Audio PLL (PLLI2S). Updated Section 3.17: Real-time clock (RTC), backup SRAM and backup registers and description of TIM2 and TIM5 in Section 3.20.2: General-purpose timers (TIMx). Modified maximum baud rate (oversampling by 16) for USART1 in Table 6: USART feature comparison. Updated note related to RFU pin below Figure 12: STM32F20x LQFP100 pinout, Figure 13: STM32F20x LQFP144 pinout, Figure 14: STM32F20x LQFP176 pinout, Figure 15: STM32F20x UFBGA176 22-Apr-2011 6 ballout, and Table 8: STM32F20x pin and ball definitions. In Table 8: STM32F20x pin and ball definitions,:changed I2S2_CK and I2S3_CK to I2S2_SCK and I2S3_SCK, respectively; added PA15 and TT (3.6 V tolerant I/O). Added RTC_50Hz as PB15 alternate function in Table 8: STM32F20x pin and ball definitions and Table 10: Alternate function mapping. Removed ETH _RMII_TX_CLK for PC3/AF11 in Table 10: Alternate function mapping. Updated Table 11: Voltage characteristics and Table 12: Current characteristics. T updated to –65 to +150 in Table 13: Thermal characteristics. STG Added CEXT, ESL, and ESR in Table 14: General operating conditions as well as Section 6.3.2: VCAP1/VCAP2 external capacitor. Modified Note 4 in Table 15: Limitations depending on the operating power supply range. Updated Table 17: Operating conditions at power-up / power-down (regulator ON), and Table 18: Operating conditions at power-up / power- down (regulator OFF). Added OSC_OUT pin in Figure 17: Pin loading conditions. and Figure 18: Pin input voltage. Updated Figure 19: Power supply scheme to add IRROFF and REGOFF pins and modified notes. Updated V , V , V , V , T typical value, and PVD BOR1 BOR2 BOR3 RSTTEMPO I , added E and Note 2 in Table 19: Embedded reset and RUSH RUSH power control block characteristics. 174/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Updated Typical and maximum current consumption conditions, as well as Table 21: Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator disabled) and Table 20: Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator enabled) or RAM. Added Figure 23, Figure 24, Figure 25, and Figure 26. Updated Table 22: Typical and maximum current consumption in Sleep mode, and added Figure 27 and Figure 28. Updated Table 23: Typical and maximum current consumptions in Stop mode. Added Figure 29: Typical current consumption vs. temperature in Stop mode. Updated Table 24: Typical and maximum current consumptions in Standby mode and Table 25: Typical and maximum current consumptions in VBAT mode. Updated On-chip peripheral current consumption conditions and Table 26: Peripheral current consumption. Updated t and t , and added Note 3 in Table 27: Low- WUSTDBY WUSTOP power mode wakeup timings. Maximum f and minimum t values updated in Table 28: HSE_ext w(HSE) High-speed external user clock characteristics. Updated C and g in Table 30: HSE 4-26 MHz oscillator characteristics. m Updated R , I , g , and t in Table 31: LSE oscillator F 2 m su(LSE) characteristics (fLSE = 32.768 kHz). 6 Added Note 1 and updated ACCHSI, IDD(HSI, and tsu(HSI) in Table 32: 22-Apr-2011 (continued) HSI oscillator characteristics. Added Figure 34: ACCHSI versus temperature. Updated f , t and IDD in Table 33: LSI oscillator LSI su(LSI) (LSI) characteristics. Added Figure 35: ACCLSI versus temperature Table 34: Main PLL characteristics: removed note 1, updated t , LOCK jitter, IDD and IDD , added Note 2 for f minimum and (PLL) A(PLL) PLL_IN maximum values. Table 35: PLLI2S (audio PLL) characteristics: removed note 1, updated t , jitter, IDD and IDD , added Note 2 for f LOCK (PLLI2S) A(PLLI2S) PLLI2S_IN minimum and maximum values. Added Note 1 in Table 36: SSCG parameters constraint. Updated Table 37: Flash memory characteristics. Modified Table 38: Flash memory programming and added Note 2 for t . Updated t prog prog and added Note 1 in Table 39: Flash memory programming with VPP. Modified Figure 40: Recommended NRST pin protection. Updated Table 42: EMI characteristics and EMI monitoring conditions in Section : Electromagnetic Interference (EMI). Added Note 2 related to V in Table 43: ESD absolute maximum ratings. ESD(HBM) Updated Table 48: I/O AC characteristics. Added Section 6.3.15: I/O current injection characteristics. Modified maximum frequency values and conditions in Table 48: I/O AC characteristics. Updated t in Table 50: Characteristics of TIMx connected to the res(TIM) APB1 domain. Modified t and f Table 51: Characteristics of res(TIM) EXT TIMx connected to the APB2 domain. DocID15818 Rev 15 175/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes Changed t to t , t to t , t to t , and w(SCKH) w(SCLH) w(SCKL) w(SCLL) r(SCK) r(SCL) t to t in Table 52: I2C characteristics and in Figure 41: I2C f(SCK) f(SCL) bus AC waveforms and measurement circuit. Added Table 57: USB OTG FS DC electrical characteristics and updated Table 58: USB OTG FS electrical characteristics. Updated V minimum value in Table 62: Ethernet DC electrical DD characteristics. Updated Table 66: ADC characteristics and R equation. AIN Updated R equation. Updated Table 68: DAC characteristics. AIN Updated t in Table 69: Temperature sensor characteristics. START Updated R typical value in Table 70: VBAT monitoring characteristics. Updated Table 71: Embedded internal reference voltage. Modified FSMC_NOE waveform in Figure 57: Asynchronous non- multiplexed SRAM/PSRAM/NOR read waveforms. Shifted end of FSMC_NEx/NADV/addresses/NWE/NOE/NWAIT of a half FSMC_CLK period, changed t ) to t ,t to t d(CLKH-NExH d(CLKL-NExH) d(CLKH-AIV) d(CLKL- , t to t , and t to t , AIV) d(CLKH-NOEH) d(CLKL-NOEH) d(CLKH-NWEH) d(CLKL-NWEH) and updated data latency from 1 to 0 in Figure 61: Synchronous 22-Apr-2011 6 multiplexed NOR/PSRAM read timings, Figure 62: Synchronous (continued) multiplexed PSRAM write timings, Figure 63: Synchronous non- multiplexed NOR/PSRAM read timings, and Figure 64: Synchronous non-multiplexed PSRAM write timings, Changed t ) to t ,t to t , d(CLKH-NExH d(CLKL-NExH) d(CLKH-AIV) d(CLKL-AIV) t to t , t to t , and d(CLKH-NOEH) d(CLKL-NOEH) d(CLKH-NWEH) d(CLKL-NWEH) modified t minimum value in Table 76, Table 77, Table 78, and w(CLK) Table 79. Updated note 2 in Table 72, Table 73, Table 74, Table 75, Table 76, Table 77, Table 78, and Table 79. Modified t in Figure 70: PC Card/CompactFlash controller h(NIOWR-D) waveforms for I/O space write access. Modified FSMC_NCEx signal in Figure 71: NAND controller waveforms for read access, Figure 72: NAND controller waveforms for write access, Figure 73: NAND controller waveforms for common memory read access, and Figure 74: NAND controller waveforms for common memory write access Specified Full speed (FS) mode for Figure 89: USB OTG HS peripheral- only connection in FS mode and Figure 90: USB OTG HS host-only connection in FS mode. 176/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Added SDIO in Table 2: STM32F205xx features and peripheral counts. Updated V for 5V tolerant pins in Table 11: Voltage characteristics. IN Updated jitter parameters description in Table 34: Main PLL characteristics. Remove jitter values for system clock in Table 35: PLLI2S (audio PLL) characteristics. Updated Table 42: EMI characteristics. Update Note 2 in Table 52: I2C characteristics. Updated Avg_Slope typical value and T minimum value in S_temp Table 69: Temperature sensor characteristics. 14-Jun-2011 7 Updated T minimum value in Table 70: VBAT monitoring S_vbat characteristics. Updated T minimum value in Table 71: Embedded internal S_vrefint reference voltage. Added Software option in Section 8: Ordering information. In Table 101: Main applications versus package for STM32F2xxx microcontrollers, renamed USB1 and USB2, USB OTG FS and USB OTG HS, respectively; and removed USB OTG FS and camera interface for 64-pin package; added USB OTG HS on 64-pin package; added Note 1 and Note 2. Updated SDIO register addresses in Figure 16: Memory map. Updated Figure 3: Compatible board design between STM32F10x and STM32F2xx for LQFP144 package, Figure 2: Compatible board design between STM32F10x and STM32F2xx for LQFP100 package, Figure 1: Compatible board design between STM32F10x and STM32F2xx for LQFP64 package, and added Figure 4: Compatible board design between STM32F10xx and STM32F2xx for LQFP176 package. Updated Section 3.3: Memory protection unit. Updated Section 3.6: Embedded SRAM. Updated Section 3.28: Universal serial bus on-the-go full-speed (OTG_FS) to remove external FS OTG PHY support. 20-Dec-2011 8 In Table 8: STM32F20x pin and ball definitions: changed SPI2_MCK and SPI3_MCK to I2S2_MCK and I2S3_MCK, respectively. Added ETH _RMII_TX_EN alternate function to PG11. Added EVENTOUT in the list of alternate functions for I/O pin/balls. Removed OTG_FS_SDA, OTG_FS_SCL and OTG_FS_INTN alternate functions. In Table 10: Alternate function mapping: changed I2S3_SCK to I2S3_MCK for PC7/AF6, added FSMC_NCE3 for PG9, FSMC_NE3 for PG10, and FSMC_NCE2 for PD7. Removed OTG_FS_SDA, OTG_FS_SCL and OTG_FS_INTN alternate functions. Changed I2S3_SCK into I2S3_MCK for PC7/AF6. Updated peripherals corresponding to AF12. Removed CEXT and ESR from Table 14: General operating conditions. DocID15818 Rev 15 177/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes Added maximum power consumption at T =25 °C in Table 23: Typical A and maximum current consumptions in Stop mode. Updated md minimum value in Table 36: SSCG parameters constraint. Added examples in Section 6.3.11: PLL spread spectrum clock generation (SSCG) characteristics. Updated Table 54: SPI characteristics and Table 55: I2S characteristics. Updated Figure 48: ULPI timing diagram and Table 61: ULPI timing. Updated Table 63: Dynamics characteristics: Ethernet MAC signals for SMI, Table 64: Dynamics characteristics: Ethernet MAC signals for RMII, and Table 65: Dynamics characteristics: Ethernet MAC signals for MII. Section 6.3.25: FSMC characteristics: updated Table 72 toTable 83, changed C value to 30 pF, and modified FSMC configuration for L asynchronous timings and waveforms. Updated Figure 62: Synchronous multiplexed PSRAM write timings. 8 UpdatedTable 84: DCMI characteristics. 20-Dec-2011 (continued) Updated Table 92: UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 0.6 mm mechanical data. Updated Table 96: Ordering information scheme. Appendix A.2: USB OTG full speed (FS) interface solutions: updated Figure 87: USB OTG FS (full speed) host-only connection and added Note 2, updated Figure 88: OTG FS (full speed) connection dual-role with internal PHY and added Note 3 and Note 4, modified Figure 89: OTG HS (high speed) device connection, host and dual-role in high- speed mode with external PHY and added Note 2. Appendix A.3: USB OTG high speed (HS) interface solutions: removed figures USB OTG HS device-only connection in FS mode and USB OTG HS host-only connection in FS mode, updated Figure 89: OTG HS (high speed) device connection, host and dual-role in high- speed mode with external PHY. Added Appendix A.4: Ethernet interface solutions. Updated disclaimer on last page. Updated V minimum value in Section 2: Description. DD Updated number of USB OTG HS and FS, modified packages for STM32F207Ix part numbers, added Note 1 related to FSMC and Note 2 related to SPI/I2S, and updated Note 3 in Table 2: STM32F205xx features and peripheral counts and Table 3: STM32F207xx features and peripheral counts. 24-Apr-2012 9 Added Note 2 and update TIM5 in Figure 4: STM32F20x block diagram. Updated maximum number of maskable interrupts in Section 3.10: Nested vectored interrupt controller (NVIC). Updated V minimum value in Section 3.14: Power supply schemes. DD Updated Note a in Section 3.16.1: Regulator ON. Removed STM32F205xx in Section 3.28: Universal serial bus on-the-go full-speed (OTG_FS). 178/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Removed support of I2C for OTG PHY in Section 3.29: Universal serial bus on-the-go high-speed (OTG_HS). Removed OTG_HS_SCL, OTG_HS_SDA, OTG_FS_INTN in Table 8: STM32F20x pin and ball definitions and Table 10: Alternate function mapping. Renamed PH10 alternate function into TIM5_CH1 in Table 10: Alternate function mapping. Added Table 9: FSMC pin definition. Updated Note 1 in Table 14: General operating conditions, Note 2 in Table 15: Limitations depending on the operating power supply range, and Note 1 below Figure 21: Number of wait states versus fCPU and VDD range. Updated V in Table 19: Embedded reset and power control POR/PDR block characteristics. Updated typical values in Table 24: Typical and maximum current consumptions in Standby mode and Table 25: Typical and maximum current consumptions in VBAT mode. Updated Table 30: HSE 4-26 MHz oscillator characteristics and Table 31: LSE oscillator characteristics (fLSE = 32.768 kHz). 9 Updated Table 37: Flash memory characteristics, Table 38: Flash 24-Apr-2012 (continued) memory programming, and Table 39: Flash memory programming with VPP. Updated Section : Output driving current. Updated Note 3 and removed note related to minimum hold time value in Table 52: I2C characteristics. Updated Table 64: Dynamics characteristics: Ethernet MAC signals for RMII. Updated Note 1, C , I , and I in Table 66: ADC ADC VREF+ VDDA characteristics. Updated Note 3 and note concerning ADC accuracy vs. negative injection current in Table 67: ADC accuracy. Updated Note 1 in Table 68: DAC characteristics. Updated Section Figure 88.: UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 0.6 mm, package outline. Appendix A.1: Main applications versus package: removed number of address lines for FSMC/NAND in Table 101: Main applications versus package for STM32F2xxx microcontrollers. Appendix A.4: Ethernet interface solutions: updated Figure 92: Complete audio player solution 1 and Figure 93: Complete audio player solution 2. DocID15818 Rev 15 179/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes Changed minimum supply voltage from 1.65 to 1.8 V. Updated number of AHB buses in Section 2: Description and Section 3.12: Clocks and startup. Removed Figure 4. Compatible board design between STM32F10xx and STM32F2xx for LQFP176 package. Updated Note 2 below Figure 4: STM32F20x block diagram. Changed System memory to System memory + OTP in Figure 16: Memory map. Added Note 1 below Table 16: VCAP1/VCAP2 operating conditions. Updated V and V decoupling capacitor in Figure 19: Power DDA REF+ supply scheme and updated Note 3. Changed simplex mode into half-duplex mode in Section 3.24: Inter- integrated sound (I2S). Replaced DAC1_OUT and DAC2_OUT by DAC_OUT1 and DAC_OUT2, respectively.Changed TIM2_CH1/TIM2_ETR into TIM2_CH1_ETR for PA0 and PA5 in Table 10: Alternate function mapping. Updated note applying to I (external clock and all peripheral disabled) DD in Table 21: Typical and maximum current consumption in Run mode, code with data processing running from Flash memory (ART accelerator disabled). Updated Note 3 below Table 22: Typical and maximum current consumption in Sleep mode. 29-Oct-2012 10 Removed f typical value in Table 28: High-speed external user HSE_ext clock characteristics. Updated master I2S clock jitter conditions and values in Table 35: PLLI2S (audio PLL) characteristics. Updated equations in Section 6.3.11: PLL spread spectrum clock generation (SSCG) characteristics. Swapped TTL and CMOS port conditions for V and V in Table 47: OL OH Output voltage characteristics. Updated V and V in Table 49: NRST pin characteristics. IL(NRST) IH(NRST) Updated Table 54: SPI characteristics and Table 55: I2S characteristics. Removed note 1 related to measurement points below Figure 43: SPI timing diagram - slave mode and CPHA = 1, Figure 44: SPI timing diagram - master mode, and Figure 45: I2S slave timing diagram (Philips protocol)(1). Updated t in Table 61: ULPI timing. HC Updated Figure 49: Ethernet SMI timing diagram, Table 63: Dynamics characteristics: Ethernet MAC signals for SMI and Table 65: Dynamics characteristics: Ethernet MAC signals for MII. Update f in Table 66: ADC characteristics. TRIG Updated I description in Table 68: DAC characteristics. DDA Updated note below Figure 54: Power supply and reference decoupling (VREF+ not connected to VDDA) and Figure 55: Power supply and reference decoupling (VREF+ connected to VDDA). 180/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Replaced t by t in Table 76: Synchronous d(CLKL-NOEL) d(CLKH-NOEL) multiplexed NOR/PSRAM read timings, Table 78: Synchronous non- multiplexed NOR/PSRAM read timings, Figure 61: Synchronous multiplexed NOR/PSRAM read timings and Figure 63: Synchronous non-multiplexed NOR/PSRAM read timings. 10 29-Oct-2012 (continued) Added Figure 87: LQFP176 recommended footprint. Added Note 2 below Figure 86: Regulator OFF/internal reset ON. Updated device subfamily in Table 96: Ordering information scheme. Remove reference to note 2 for USB IOTG FS in Table 101: Main applications versus package for STM32F2xxx microcontrollers. DocID15818 Rev 15 181/184 183

Revision history STM32F20xxx Table 97. Document revision history (continued) Date Revision Changes In the whole document, updated notes related to WLCSP64+2 usage with IRROFF set to V . Updated Section 3.14: Power supply schemes, DD Section 3.15: Power supply supervisor, Section 3.16.1: Regulator ON and Section 3.16.2: Regulator OFF. Added Section 3.16.3: Regulator ON/OFF and internal reset ON/OFF availability. Added note related to WLCSP64+2 package. Restructured RTC features and added reference clock detection in Section 3.17: Real-time clock (RTC), backup SRAM and backup registers. Added note indicating the package view below Figure 10: STM32F20x LQFP64 pinout, Figure 12: STM32F20x LQFP100 pinout, Figure 13: STM32F20x LQFP144 pinout, and Figure 14: STM32F20x LQFP176 pinout. Added Table 7: Legend/abbreviations used in the pinout table. Table 8: STM32F20x pin and ball definitions: content reformatted; removed indexes on V and V ; updated PA4, PA5, PA6, PC4, BOOT0; SS DD replaced DCMI_12 by DCMI_D12, TIM8_CHIN by TIM8_CH1N, ETH_MII_RX_D0 by ETH_MII_RXD0, ETH_MII_RX_D1 by ETH_MII_RXD1, ETH_RMII_RX_D0 by ETH_RMII_RXD0, ETH_RMII_RX_D1 by ETH_RMII_RXD1, and RMII_CRS_DV by ETH_RMII_CRS_DV. Table 10: Alternate function mapping: replaced FSMC_BLN1 by 04-Nov-2013 11 FSMC_NBL1, added EVENTOUT as AF15 alternated function for PC13, PC14, PC15, PH0, PH1, and PI8. Updated Figure 17: Pin loading conditions and Figure 18: Pin input voltage. Added V in Table 14: General operating conditions. IN Removed note applying to V minimum value in Table 19: POR/PDR Embedded reset and power control block characteristics. Updated notes related to C and C in Section : Low-speed external L1 L2 clock generated from a crystal/ceramic resonator. Updated conditions in Table 41: EMS characteristics. Updated Table 42: EMI characteristics. Updated V , V and V in Table 46: I/O static IL IH Hys characteristics. Added Section : Output driving currentand updated Figure 39: I/O AC characteristics definition. Updated V and V in Table 49: NRST pin characteristics, IL(NRST) IH(NRST) updated Figure 39: I/O AC characteristics definition. Removed tests conditions in Section : I2C interface characteristics. Updated Table 52: I2C characteristics and Figure 41: I2C bus AC waveforms and measurement circuit. Updated I and I in Table 66: ADC characteristics. Updated VREF+ VDDA Offset comments in Table 68: DAC characteristics. Updated minimum t value in Table 78: Synchronous non- h(CLKH-DV) multiplexed NOR/PSRAM read timings. 182/184 DocID15818 Rev 15

STM32F20xxx Revision history Table 97. Document revision history (continued) Date Revision Changes Removed Appendix A Application block diagrams. Updated Figure 77: LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package outline and Table 87: LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package mechanical data. Updated Figure 80: LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline, Figure 83: 11 04-Nov-2013 LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package outline, (continued) Figure 86: LQFP176 - Low profile quad flat package 24 × 24 × 1.4 mm, package outline. Updated Figure 88: UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 0.6 mm, package outline and Figure 88: UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 0.6 mm, package outline. Updated V voltage range in Figure 19: Power supply scheme. Added BAT caution note in Section 6.1.6: Power supply scheme. Updated V in Table 14: General operating conditions. IN Removed note 1 in Table 23: Typical and maximum current consumptions in Stop mode. Updated Table 45: I/O current injection susceptibility, Section 6.3.16: 27-Oct-2014 12 I/O port characteristics and Section 6.3.17: NRST pin characteristics. Removed note 3 in Table 69: Temperature sensor characteristics. Updated Figure 79: WLCSP64+2 - 0.400 mm pitch wafer level chip size package outline and Table 88: WLCSP64+2 - 0.400 mm pitch wafer level chip size package mechanical data. Added Figure 83: LQFP100 marking (package top view) and Figure 86: LQFP144 marking (package top view). Updated Section 1: Introduction. Updated Table 32: HSI oscillator characteristics and its footnotes. Updated Figure 36: PLL output clock waveforms in center spread mode, Figure 37: PLL output clock waveforms in down spread mode, 2-Feb-2016 13 Figure 54: Power supply and reference decoupling (VREF+ not connected to VDDA) and Figure 55: Power supply and reference decoupling (VREF+ connected to VDDA). Updated Section 7: Package information and its subsections. Updated figures 1, 2 and 3 in Section 2.1: Full compatibility throughout the family. Updated Device marking and Figure 83 in Section 7.3: LQFP100 package information. 24-Jun-2016 14 Updated Device marking and Figure 86 in Section 7.4: LQFP144 package information. Updated Section 7.6: UFBGA176+25 package information with introduction of Device marking and Figure 91. Updated Table 96: Ordering information scheme. Updated Features, Section 7.2: WLCSP64+2 package information and title of Section 8: Ordering information. 11-Aug-2016 15 Updated Figure 54: Power supply and reference decoupling (VREF+ not connected to VDDA). DocID15818 Rev 15 183/184 183

STM32F20xxx IMPORTANT NOTICE – PLEASE READ CAREFULLY STMicroelectronics NV and its subsidiaries (“ST”) reserve the right to make changes, corrections, enhancements, modifications, and improvements to ST products and/or to this document at any time without notice. Purchasers should obtain the latest relevant information on ST products before placing orders. ST products are sold pursuant to ST’s terms and conditions of sale in place at the time of order acknowledgement. Purchasers are solely responsible for the choice, selection, and use of ST products and ST assumes no liability for application assistance or the design of Purchasers’ products. No license, express or implied, to any intellectual property right is granted by ST herein. Resale of ST products with provisions different from the information set forth herein shall void any warranty granted by ST for such product. ST and the ST logo are trademarks of ST. All other product or service names are the property of their respective owners. Information in this document supersedes and replaces information previously supplied in any prior versions of this document. © 2016 STMicroelectronics – All rights reserved 184/184 DocID15818 Rev 15

Mouser Electronics Authorized Distributor Click to View Pricing, Inventory, Delivery & Lifecycle Information: S TMicroelectronics: STM32F205RBT6 STM32F205RCT6 STM32F205RGT6 STM32F205VBT6 STM32F205VCT6 STM32F205ZCT6 STM32F207ICH6 STM32F207IGH6 STM32F207IGT6 STM32F207VCT6 STM32F207VGT6 STM32F207ZCT6 STM32F207ZGT6 STM32F205RET6 STM32F205RFT6 STM32F205VET6 STM32F205VFT6 STM32F205VGT6 STM32F205ZET6 STM32F205ZFT6 STM32F205ZGT6 STM32F207VET6 STM32F207VFT6 STM32F207ZET6 STM32F207ZFT6 STM32F205RBT7 STM32F205REY6TR STM32F205VCT7 STM32F205VGT7 STM32F207VGT7 STM32F207ZGT7 STM32F205RGY6TR STM32F207ICT6 STM32F207IEH6 STM32F207IET6 STM32F207IFH6 STM32F207IFT6 STM32F207IGH7 STM32F207ZGT6TR STM32F207VCT7 STM32F205RGT6TR STM32F205VCT7TR STM32F205ZGT6TR STM32F207VFT6TR STM32F205VCT6TR STM32F205RGT7 STM32F205ZCT7TR STM32F205ZET7 STM32F207IGT7 STM32F205RET6TR STM32F207ZET6TR STM32F207VGT6TR STM32F205VET7 STM32F205ZCT7 STM32F205VGT6W STM32F205VGT6J STM32F205ZET6TR STM32F205VET6TR STM32F205VFT6TR STM32F205RGT6V STM32F205ZGT6J STM32F207IGH6TR STM32F205VGT6V STM32F205ZGT6W STM32F205RGT6W STM32F207VGT6J STM32F207ZGT6J STM32F205VGT7TR STM32F207IGH6J STM32F205ZGT6V STM32F205RET7 STM32F207IFH6TR STM32F205ZCT6TR STM32F205RCT7 STM32F207VCT6TR STM32F205ZET7TR STM32F207IEH6TR STM32F205RCT6TR STM32F207VET6TR STM32F207ZCT7 STM32F205RBT6TR STM32F207ZCT7TR STM32F205VET7TR STM32F205ZET6B STM32F205RET7TR STM32F205VGT6TR STM32F205ZGT7 STM32F205RFT6TR