STM32F101xC STM32F101xD STM32F101xE ® High-density access line, ARM -based 32-bit MCU with 256 KB to 512 MB Flash, 9 timers, 1 ADC and 10 communication interfaces − Datasheet production data Features • Core: ARM® 32-bit Cortex®-M3 CPU – 36 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) performance LQFP144 LQFP100 LQFP64 – Single-cycle multiplication and hardware 20 × 20 mm 14 × 14 mm 10 × 10 mm division • Memories – 51/80/112 I/Os, all mappable on 16 external interrupt vectors and almost all – 256 to 512 Kbytes of Flash memory 5V-tolerant – up to 48 Kbytes of SRAM • Debug mode – Flexible static memory controller with 4 Chip Select. Supports Compact Flash, – Serial wire debug (SWD) & JTAG SRAM, PSRAM, NOR and NAND interfaces memories – Cortex-M3 Embedded Trace Macrocell™ – LCD parallel interface, 8080/6800 modes • Up to 9 timers • Clock, reset and supply management – Up to four 16-bit timers, each with up to 4 – 2.0 to 3.6V application supply and I/Os IC/OC/PWM or pulse counters – POR, PDR, and programmable voltage – 2 × watchdog timers (Independent and detector (PVD) Window) – 4-to-16 MHz crystal oscillator – SysTick timer: a 24-bit downcounter – Internal 8 MHz factory-trimmed RC – 2 × 16-bit basic timers to drive the DAC – Internal 40 kHz RC with calibration • Up to 10 communication interfaces capability – Up to 2 x I2C interfaces – 32 kHz oscillator for RTC with calibration (SMSTM32F101xC, STM32F101xD, • Low power STM32F101xE7816 interface, LIN, IrDA capability, modem control) – Sleep, Stop and Standby modes – Up to 3 SPIs (18 Mbit/s) – V supply for RTC and backup registers BAT • CRC calculation unit, 96-bit unique ID • 1 x 12-bit, 1 µs A/D converters (up to 16 channels) • ECOPACK® packages – Conversion range: 0 to 3.6 V Table 1. Device summary – Temperature sensor • 2 × 12-bit D/A converters Reference Part number • DMA STM32F101RC STM32F101VC STM32F101xC – 12-channel DMA controller STM32F101ZC – Peripherals supported: timers, ADC, DAC, STM32F101RD STM32F101VD STM32F101xD SPIs, I2Cs and USARTs STM32F101ZD • Up to 112 fast I/O ports STM32F101RE STM32F101ZE STM32F101xE STM32F101VE May 2015 DocID14610 Rev 9 1/121 This is information on a product in full production. www.st.com

Contents STM32F101xC, STM32F101xD, STM32F101xE Contents 1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 2.1 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11 2.2 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.3 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.3.1 ARM® Cortex®-M3 core with embedded Flash and SRAM . . . . . . . . . . 14 2.3.2 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 2.3.3 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 15 2.3.4 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 2.3.5 FSMC (flexible static memory controller) . . . . . . . . . . . . . . . . . . . . . . . . 15 2.3.6 LCD parallel interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 2.3.7 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 16 2.3.8 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . 16 2.3.9 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 2.3.10 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 2.3.11 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.12 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.13 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.14 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.15 DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 2.3.16 RTC (real-time clock) and backup registers . . . . . . . . . . . . . . . . . . . . . . 18 2.3.17 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 2.3.18 I²C bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 2.3.19 Universal synchronous/asynchronous receiver transmitters (USARTs) . 20 2.3.20 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 2.3.21 GPIOs (general-purpose inputs/outputs) . . . . . . . . . . . . . . . . . . . . . . . . 20 2.3.22 ADC (analog to digital converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.23 DAC (digital-to-analog converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.24 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.25 Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.26 Embedded Trace Macrocell™ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3 Pinouts and pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 2/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Contents 4 Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 5 Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 5.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 5.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 5.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 5.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 5.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 5.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 5.3.2 Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 40 5.3.3 Embedded reset and power control block characteristics . . . . . . . . . . . 41 5.3.4 Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 5.3.5 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 5.3.6 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 5.3.7 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 5.3.8 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 5.3.9 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 5.3.10 FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.3.11 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 5.3.12 Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . . 80 5.3.13 I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 5.3.14 I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 5.3.15 NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 5.3.16 TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 5.3.17 Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 5.3.18 12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 5.3.19 DAC electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 5.3.20 Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 6 Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 6.1 LQFP144 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 6.2 LQFP100 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 DocID14610 Rev 9 3/121 4

Contents STM32F101xC, STM32F101xD, STM32F101xE 6.3 LQFP64 information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110 6.4 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113 6.4.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 6.4.2 Evaluating the maximum junction temperature for an application . . . . 114 7 Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 8 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 4/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE List of tables List of tables Table 1. Device summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 Table 2. STM32F101xC, STM32F101xD and STM32F101xE features and peripheral counts . . . . 11 Table 3. STM32F101xx family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Table 4. Timer feature comparison. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions. . . . . . . . . . . . . . . . . . . . . . 25 Table 6. FSMC pin definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Table 7. Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 Table 8. Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Table 9. Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Table 10. General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 Table 11. Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 Table 12. Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 41 Table 13. Embedded internal reference voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Table 14. Maximum current consumption in Run mode, code with data processing running from Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Table 15. Maximum current consumption in Run mode, code with data processing running from RAM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Table 16. Maximum current consumption in Sleep mode, code running from Flash or RAM. . . . . . . 45 Table 17. Typical and maximum current consumptions in Stop and Standby modes . . . . . . . . . . . . 45 Table 18. Typical current consumption in Run mode, code with data processing running from Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 Table 19. Typical current consumption in Sleep mode, code running from Flash or RAM. . . . . . . . . 49 Table 20. Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 Table 21. High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Table 22. Low-speed user external clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Table 23. HSE 4-16 MHz oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 Table 24. LSE oscillator characteristics (f = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 LSE Table 25. HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 Table 26. LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Table 27. Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Table 28. PLL characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Table 29. Flash memory characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Table 30. Flash memory endurance and data retention. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Table 31. Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . . . . . . . . . . . 60 Table 32. Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . . . . . . . . . . . . 61 Table 33. Asynchronous multiplexed NOR/PSRAM read timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Table 34. Asynchronous multiplexed NOR/PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Table 35. Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 Table 36. Synchronous multiplexed PSRAM write timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 Table 37. Synchronous non-multiplexed NOR/PSRAM read timings. . . . . . . . . . . . . . . . . . . . . . . . . 69 Table 38. Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 Table 39. Switching characteristics for PC Card/CF read and write cycles . . . . . . . . . . . . . . . . . . . . 75 Table 40. Switching characteristics for NAND Flash read and write cycles . . . . . . . . . . . . . . . . . . . . 78 Table 41. EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Table 42. EMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 43. ESD absolute maximum ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 44. Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 45. I/O current injection susceptibility. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 DocID14610 Rev 9 5/121 6

List of tables STM32F101xC, STM32F101xD, STM32F101xE Table 46. I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Table 47. Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 Table 48. I/O AC characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Table 49. NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Table 50. TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Table 51. I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 Table 52. SCL frequency (f = 36 MHz, V = V = 3.3 V). . . . . . . . . . . . . . . . . . . . . . . . . 91 PCLK1 DD DD_I2C Table 53. STM32F10xxx SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Table 54. SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Table 55. ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Table 56. R max for f = 14 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 AIN ADC Table 57. ADC accuracy - limited test conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 Table 58. ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Table 59. DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Table 60. TS characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Table 61. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Table 62. LQPF100 – 14 x 14 mm, 100-pin low-profile quad flat package mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 Table 63. LQFP64 – 10 x 10 mm, 64 pin low-profile quad flat package mechanical data . . . . . . . . 110 Table 64. Package thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 Table 65. Ordering information scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 6/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE List of figures List of figures Figure 1. STM32F101xC, STM32F101xD and STM32F101xE access line block diagram. . . . . . . . 12 Figure 2. Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 Figure 3. LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Figure 4. LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Figure 5. LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Figure 6. Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Figure 7. Pin loading conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Figure 8. Pin input voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Figure 9. Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Figure 10. Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 Figure 11. Typical current consumption in Run mode versus frequency (at 3.6 V) - code with data processing running from RAM, peripherals enabled. . . . . . . . . . . . . . . . . . 44 Figure 12. Typical current consumption in Run mode versus frequency (at 3.6 V) - code with data processing running from RAM, peripherals disabled . . . . . . . . . . . . . . . . . 44 Figure 13. Typical current consumption on V with RTC on vs. temperature at BAT different V values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 BAT Figure 14. Typical current consumption in Stop mode with regulator in run mode versus temperature at different V values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 DD Figure 15. Typical current consumption in Stop mode with regulator in low-power mode versus temperature at different V values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 DD Figure 16. Typical current consumption in Standby mode versus temperature at different V values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 DD Figure 17. High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 Figure 18. Low-speed external clock source AC timing diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 Figure 19. Typical application with an 8 MHz crystal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Figure 20. Typical application with a 32.768 kHz crystal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 Figure 21. Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms . . . . . . . . . . . . . . . 60 Figure 22. Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms . . . . . . . . . . . . . . . 61 Figure 23. Asynchronous multiplexed NOR/PSRAM read waveforms. . . . . . . . . . . . . . . . . . . . . . . . . 62 Figure 24. Asynchronous multiplexed NOR/PSRAM write waveforms . . . . . . . . . . . . . . . . . . . . . . . . 64 Figure 25. Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Figure 26. Synchronous multiplexed PSRAM write timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 Figure 27. Synchronous non-multiplexed NOR/PSRAM read timings. . . . . . . . . . . . . . . . . . . . . . . . . 69 Figure 28. Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 Figure 29. PC Card/CompactFlash controller waveforms for common memory read access. . . . . . . 72 Figure 30. PC Card/CompactFlash controller waveforms for common memory write access. . . . . . . 72 Figure 31. PC Card/CompactFlash controller waveforms for attribute memory read access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Figure 32. PC Card/CompactFlash controller waveforms for attribute memory write access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 Figure 33. PC Card/CompactFlash controller waveforms for I/O space read access . . . . . . . . . . . . . 74 Figure 34. PC Card/CompactFlash controller waveforms for I/O space write access. . . . . . . . . . . . . 75 Figure 35. NAND controller waveforms for read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Figure 36. NAND controller waveforms for write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Figure 37. NAND controller waveforms for common memory read access. . . . . . . . . . . . . . . . . . . . . 77 Figure 38. NAND controller waveforms for common memory write access. . . . . . . . . . . . . . . . . . . . . 78 Figure 39. Standard I/O input characteristics - CMOS port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Figure 40. Standard I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 DocID14610 Rev 9 7/121 8

List of figures STM32F101xC, STM32F101xD, STM32F101xE Figure 41. 5V tolerant I/O input characteristics - CMOS port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Figure 42. 5V tolerant I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Figure 43. I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Figure 44. Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Figure 45. I2C bus AC waveforms and measurement circuit(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Figure 46. SPI timing diagram - slave mode and CPHA=0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Figure 47. SPI timing diagram - slave mode and CPHA=1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Figure 48. SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Figure 49. ADC accuracy characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Figure 50. Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Figure 51. Power supply and reference decoupling (V not connected to V ). . . . . . . . . . . . . . 99 REF+ DDA Figure 52. Power supply and reference decoupling (VREF+ connected to VDDA). . . . . . . . . . . . . . 100 Figure 53. 12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Figure 54. LQFP144 - 144-pin, 20 x 20mm low-profile quad flat package outline . . . . . . . . . . . . . . 103 Figure 55. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 Figure 56. LQFP144 marking (package top view). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 Figure 57. LQFP100 – 14 x 14 mm, 100-pin low-profile quad flat package outline. . . . . . . . . . . . . . 107 Figure 58. LQFP100 - 100-pin, 14 x 14mm low-profile quad flat recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 Figure 59. LQFP100 marking (package top view). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 Figure 60. LQFP64 – 10 x 10 mm, 64 pin low-profile quad flat package outline. . . . . . . . . . . . . . . . 110 Figure 61. Recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 Figure 62. LQFP64 marking (package top view). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Figure 63. LQFP64 P max vs. T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 D A 8/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Introduction 1 Introduction This datasheet provides the ordering information and mechanical device characteristics of the STM32F101xC, STM32F101xD and STM32F101xE high-densityaccess line microcontrollers. For more details on the whole STMicroelectronics STM32F101xx family, please refer to Section2.2: Full compatibility throughout the family. The high-density STM32F101xx datasheet should be read in conjunction with the STM32F10xxx reference manual. For information on programming, erasing and protection of the internal Flash memory please refer to the STM32F10xxx Flash programming manual. The reference and Flash programming manuals are both available from the STMicroelectronics website www.st.com. For information on the Cortex®-M3 core please refer to the Cortex®-M3 Technical Reference Manual, available from the www.arm.com website. DocID14610 Rev 9 9/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE 2 Description The STM32F101xC, STM32F101xD and STM32F101xE access line family incorporates the high-performance ARM® Cortex®-M3 32-bit RISC core operating at a 36 MHz frequency, high-speed embedded memories (Flash memory up to 512 Kbytes and SRAM up to 48 Kbytes), and an extensive range of enhanced I/Os and peripherals connected to two APB buses. All devices offer one 12-bit ADC, four general-purpose 16-bit timers, as well as standard and advanced communication interfaces: up to two I2Cs, three SPIs and five USARTs. The STM32F101xx high-density access line family operates in the –40 to +85 °C temperature range, from a 2.0 to 3.6V power supply. A comprehensive set of power-saving mode allows the design of low-power applications. These features make the STM32F101xx high-density access line microcontroller family suitable for a wide range of applications such as medical and handheld equipment, PC peripherals and gaming, GPS platforms, industrial applications, PLC, printers, scanners alarm systems and video intercom. 10/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description 2.1 Device overview The STM32F101xx high-density access line family offers devices in 3 different package types: from 64 pins to 144 pins. Depending on the device chosen, different sets of peripherals are included, the description below gives an overview of the complete range of peripherals proposed in this family. Figure1 shows the general block diagram of the device family. Table 2. STM32F101xC, STM32F101xD and STM32F101xE features and peripheral counts Peripherals STM32F101Rx STM32F101Vx STM32F101Zx Flash memory in Kbytes 256 384 512 256 384 512 256 384 512 SRAM in Kbytes 32 48 32 48 32 48 FSMC No Yes(1) Yes General- 4 Timers purpose Basic 2 SPI 3 Comm I2C 2 USART 5 GPIOs 51 80 112 12-bit ADC Yes Yes Yes Number of channels 16 16 16 12-bit DAC 1 Number of channels 2 CPU frequency 36 MHz Operating voltage 2.0 to 3.6 V Ambient temperature: –40 to +85 °C (see Table10) Operating temperatures Junction temperature: –40 to +105 °C (see Table10) Package LQFP64 LQFP100 LQFP144 1. For the LQFP100 package, only FSMC Bank1 and Bank2 are available. Bank1 can only support a multiplexed NOR/PSRAM memory using the NE1 Chip Select. Bank2 can only support a 16- or 8-bit NAND Flash memory using the NCE2 Chip Select. The interrupt line cannot be used since Port G is not available in this package. DocID14610 Rev 9 11/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE Figure 1. STM32F101xC, STM32F101xD and STM32F101xE access line block diagram (cid:55)(cid:53)(cid:36)(cid:38)(cid:40)(cid:38)(cid:47)(cid:46) (cid:55)(cid:68)(cid:86)(cid:53)(cid:3)(cid:36)(cid:36)(cid:54)(cid:38)(cid:40)(cid:39)(cid:62)(cid:19)(cid:29)(cid:22)(cid:64) (cid:55)(cid:51)(cid:44)(cid:56) (cid:55)(cid:85)(cid:68)(cid:70)(cid:72)(cid:18)(cid:87)(cid:85)(cid:76)(cid:74) (cid:55)(cid:85)(cid:68)(cid:70)(cid:72) (cid:35)(cid:57)(cid:39)(cid:39) (cid:49)(cid:45)(cid:55)(cid:53)(cid:54)(cid:55) (cid:54)(cid:58)(cid:18)(cid:45)(cid:55)(cid:36)(cid:42) (cid:51)(cid:69)(cid:88)(cid:86) (cid:70)(cid:82)(cid:81)(cid:87)(cid:85)(cid:82)(cid:79)(cid:79)(cid:72)(cid:85) (cid:57)(cid:39)(cid:39) (cid:51)(cid:82)(cid:90)(cid:72)(cid:85) (cid:45)(cid:45)(cid:55)(cid:55)(cid:38)(cid:48)(cid:46)(cid:54)(cid:18)(cid:18)(cid:54)(cid:54)(cid:58)(cid:58)(cid:68)(cid:45)(cid:38)(cid:55)(cid:45)(cid:86)(cid:39)(cid:55)(cid:3)(cid:39)(cid:47)(cid:36)(cid:44)(cid:39)(cid:50)(cid:46)(cid:50)(cid:41)(cid:44) (cid:38)(cid:41)(cid:82)(cid:80)(cid:85)(cid:87)(cid:72)(cid:68)(cid:91)(cid:91)(cid:16)(cid:29)(cid:48)(cid:3)(cid:22)(cid:22)(cid:25)(cid:3)(cid:3)(cid:48)(cid:38)(cid:51)(cid:43)(cid:56)(cid:93) (cid:39)(cid:69)(cid:88)(cid:86) (cid:44)(cid:69)(cid:88)(cid:86) (cid:41)(cid:79)(cid:68)(cid:86)(cid:75)(cid:82)(cid:69)(cid:79)(cid:76)(cid:81)(cid:87)(cid:72)(cid:85)(cid:73)(cid:68)(cid:70)(cid:72) (cid:41)(cid:79)(cid:68)(cid:86)(cid:75)(cid:25)(cid:3)(cid:23)(cid:24)(cid:3)(cid:20)(cid:69)(cid:21)(cid:76)(cid:87)(cid:3)(cid:46)(cid:69)(cid:92)(cid:87)(cid:72)(cid:86) (cid:54)(cid:86)(cid:57)(cid:22)(cid:88)(cid:88)(cid:35)(cid:17)(cid:82)(cid:83)(cid:22)(cid:83)(cid:79)(cid:72)(cid:3)(cid:83)(cid:87)(cid:57)(cid:57)(cid:17)(cid:85)(cid:79)(cid:3)(cid:89)(cid:3)(cid:39)(cid:92)(cid:85)(cid:87)(cid:72)(cid:76)(cid:82)(cid:86)(cid:39)(cid:3)(cid:74)(cid:76)(cid:20)(cid:82)(cid:36)(cid:17)(cid:17)(cid:81)(cid:27)(cid:3)(cid:57) (cid:49)(cid:57)(cid:54)(cid:53)(cid:54)(cid:54)(cid:55) (cid:49)(cid:57)(cid:44)(cid:38) (cid:54)(cid:92)(cid:86)(cid:87)(cid:72)(cid:80) (cid:37)(cid:88)(cid:86)(cid:48)(cid:68)(cid:87)(cid:85)(cid:76)(cid:91)(cid:3) (cid:54)(cid:23)(cid:53)(cid:27)(cid:3)(cid:36)(cid:46)(cid:48)(cid:37)(cid:3) (cid:53)(cid:35)(cid:38)(cid:3)(cid:57)(cid:27)(cid:39)(cid:3)(cid:48)(cid:39)(cid:36)(cid:43)(cid:93) (cid:53)(cid:51)(cid:72)(cid:50)(cid:86)(cid:44)(cid:81)(cid:72)(cid:53)(cid:87)(cid:87) (cid:51)(cid:50)(cid:53)(cid:51)(cid:3)(cid:57)(cid:18)(cid:51)(cid:3)(cid:39)(cid:39)(cid:53) (cid:57)(cid:57)(cid:39)(cid:54)(cid:54)(cid:39)(cid:36)(cid:36) (cid:26)(cid:42)(cid:3)(cid:51)(cid:70)(cid:75)(cid:3)(cid:39)(cid:68)(cid:81)(cid:48)(cid:81)(cid:36)(cid:72)(cid:20)(cid:79)(cid:86) (cid:53)(cid:38)(cid:3)(cid:23)(cid:19)(cid:3)(cid:78)(cid:43)(cid:93) (cid:35)(cid:57)(cid:39)(cid:39) (cid:50)(cid:54)(cid:38)(cid:66)(cid:44)(cid:49) (cid:51)(cid:47)(cid:47) (cid:59)(cid:55)(cid:36)(cid:47)(cid:3)(cid:50)(cid:54)(cid:38) (cid:50)(cid:54)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55) (cid:42)(cid:51)(cid:3)(cid:39)(cid:48)(cid:36)(cid:21) (cid:23)(cid:16)(cid:20)(cid:25)(cid:3)(cid:48)(cid:43)(cid:93) (cid:39)(cid:36)(cid:62)(cid:62)(cid:20)(cid:21)(cid:24)(cid:24)(cid:29)(cid:29)(cid:19)(cid:19)(cid:64)(cid:64) (cid:24)(cid:3)(cid:70)(cid:75)(cid:68)(cid:81)(cid:81)(cid:72)(cid:79)(cid:86) (cid:53)(cid:72)(cid:86)(cid:72)(cid:87)(cid:3)(cid:9) (cid:51)(cid:38)(cid:47)(cid:46)(cid:20) (cid:44)(cid:58)(cid:39)(cid:42) (cid:49)(cid:38)(cid:50)(cid:47)(cid:40)(cid:46) (cid:38)(cid:70)(cid:82)(cid:79)(cid:82)(cid:81)(cid:70)(cid:87)(cid:85)(cid:78)(cid:82)(cid:79) (cid:51)(cid:43)(cid:38)(cid:38)(cid:47)(cid:47)(cid:46)(cid:46)(cid:21) (cid:3)(cid:54)(cid:76)(cid:81)(cid:87)(cid:87)(cid:68)(cid:72)(cid:81)(cid:85)(cid:73)(cid:71)(cid:68)(cid:69)(cid:70)(cid:92)(cid:72) (cid:57)(cid:37)(cid:36)(cid:55)(cid:32)(cid:20)(cid:17)(cid:27)(cid:3)(cid:57)(cid:3)(cid:87)(cid:82)(cid:3)(cid:22)(cid:17)(cid:25)(cid:3)(cid:57) (cid:49)(cid:58)(cid:40) (cid:41)(cid:38)(cid:47)(cid:46) (cid:35)(cid:57)(cid:37)(cid:36)(cid:55) (cid:49)(cid:40)(cid:62)(cid:23)(cid:29)(cid:20)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3) (cid:59)(cid:55)(cid:36)(cid:47)(cid:3)(cid:22)(cid:21)(cid:78)(cid:43)(cid:93) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:50)(cid:56)(cid:55) (cid:49)(cid:58)(cid:36)(cid:49)(cid:44)(cid:55)(cid:47) (cid:36)(cid:53)(cid:58)(cid:55)(cid:38)(cid:56) (cid:37)(cid:68)(cid:85)(cid:70)(cid:72)(cid:78)(cid:74)(cid:88)(cid:83) (cid:55)(cid:36)(cid:36)(cid:47)(cid:48)(cid:36)(cid:53)(cid:51)(cid:48)(cid:40)(cid:53)(cid:18)(cid:54)(cid:16)(cid:40)(cid:53)(cid:38)(cid:55)(cid:38)(cid:50)(cid:18)(cid:49)(cid:39)(cid:3)(cid:50)(cid:56)(cid:55) (cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:37)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:76)(cid:81)(cid:87)(cid:72)(cid:85)(cid:73)(cid:68)(cid:70)(cid:72) (cid:36)(cid:43)(cid:37)(cid:21) (cid:36)(cid:43)(cid:37)(cid:21) (cid:55)(cid:44)(cid:48)(cid:21) (cid:23)(cid:3)(cid:70)(cid:75)(cid:68)(cid:81)(cid:81)(cid:72)(cid:79)(cid:86)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:36)(cid:51)(cid:37)(cid:21) (cid:36)(cid:51)(cid:37)(cid:20) (cid:20)(cid:20)(cid:21)(cid:36)(cid:41) (cid:40)(cid:58)(cid:59)(cid:46)(cid:55)(cid:56)(cid:17)(cid:44)(cid:55)(cid:51) (cid:55)(cid:44)(cid:48)(cid:22) (cid:23)(cid:3)(cid:70)(cid:75)(cid:68)(cid:81)(cid:81)(cid:72)(cid:79)(cid:86)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:93) (cid:51)(cid:36)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:36) (cid:43) (cid:55)(cid:44)(cid:48)(cid:23) (cid:23)(cid:3)(cid:70)(cid:75)(cid:68)(cid:81)(cid:81)(cid:72)(cid:79)(cid:86)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:48) (cid:25)(cid:3) (cid:51)(cid:37)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:37) (cid:23)(cid:18)(cid:22) (cid:55)(cid:44)(cid:48)(cid:24) (cid:23)(cid:3)(cid:70)(cid:75)(cid:68)(cid:81)(cid:81)(cid:72)(cid:79)(cid:86)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:21) (cid:51)(cid:38)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:38) (cid:43)(cid:93) (cid:3)(cid:32)(cid:3)(cid:80)(cid:68)(cid:91) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:21) (cid:53)(cid:38)(cid:59)(cid:46)(cid:15)(cid:15)(cid:3)(cid:3)(cid:55)(cid:68)(cid:59)(cid:86)(cid:15)(cid:3)(cid:3)(cid:36)(cid:38)(cid:41)(cid:55)(cid:54)(cid:15)(cid:3)(cid:53)(cid:55)(cid:15)(cid:54) (cid:51)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:39) (cid:22)(cid:25)(cid:3)(cid:48) (cid:37)(cid:20)(cid:29)(cid:3)(cid:41) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:22) (cid:53)(cid:38)(cid:59)(cid:46)(cid:15)(cid:15)(cid:3)(cid:3)(cid:55)(cid:68)(cid:59)(cid:86)(cid:15)(cid:3)(cid:3)(cid:36)(cid:38)(cid:41)(cid:55)(cid:54)(cid:15)(cid:3)(cid:53)(cid:55)(cid:54)(cid:15) (cid:51)(cid:40)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:40) (cid:21)(cid:23)(cid:18) (cid:36)(cid:51) (cid:56)(cid:36)(cid:53)(cid:55)(cid:23) (cid:53)(cid:59)(cid:15)(cid:55)(cid:59)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:32)(cid:3) (cid:51)(cid:41)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:41) (cid:68)(cid:91)(cid:3) (cid:56)(cid:36)(cid:53)(cid:55)(cid:24) (cid:53)(cid:59)(cid:15)(cid:55)(cid:59)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:80) (cid:51)(cid:42)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:42)(cid:51)(cid:44)(cid:50)(cid:3)(cid:83)(cid:82)(cid:85)(cid:87)(cid:3)(cid:42) (cid:37)(cid:21)(cid:29)(cid:3)(cid:41) (cid:54)(cid:51)(cid:44)(cid:21)(cid:3) (cid:48)(cid:54)(cid:38)(cid:50)(cid:46)(cid:54)(cid:15)(cid:44)(cid:3)(cid:15)(cid:49)(cid:3)(cid:48)(cid:54)(cid:44)(cid:54)(cid:54)(cid:3)(cid:50)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:3) (cid:51) (cid:48)(cid:50)(cid:54)(cid:44)(cid:15)(cid:3)(cid:48)(cid:44)(cid:54)(cid:50)(cid:15)(cid:3)(cid:54)(cid:38)(cid:46)(cid:15) (cid:54)(cid:51)(cid:44)(cid:20) (cid:36) (cid:54)(cid:51)(cid:44)(cid:22) (cid:48)(cid:50)(cid:54)(cid:44)(cid:15)(cid:3)(cid:48)(cid:44)(cid:54)(cid:50) (cid:49)(cid:54)(cid:54)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:54)(cid:38)(cid:46)(cid:15)(cid:3)(cid:49)(cid:54)(cid:54)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:3) (cid:53)(cid:59)(cid:15)(cid:3)(cid:55)(cid:59)(cid:15)(cid:3)(cid:38)(cid:55)(cid:54)(cid:15)(cid:3)(cid:53)(cid:55)(cid:54) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:20) (cid:44)(cid:21)(cid:38)(cid:20) (cid:54)(cid:38)(cid:47)(cid:15)(cid:3)(cid:54)(cid:39)(cid:36)(cid:15)(cid:3)(cid:54)(cid:48)(cid:37)(cid:36)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:58)(cid:58)(cid:39)(cid:42) (cid:44)(cid:21)(cid:38)(cid:21) (cid:54)(cid:38)(cid:47)(cid:15)(cid:3)(cid:54)(cid:39)(cid:36)(cid:15)(cid:3)(cid:54)(cid:48)(cid:37)(cid:36)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:55)(cid:72)(cid:80)(cid:83)(cid:17)(cid:3)(cid:86)(cid:72)(cid:81)(cid:86)(cid:82)(cid:85) (cid:36)(cid:39)(cid:38)(cid:66)(cid:44)(cid:49)(cid:62)(cid:19)(cid:29)(cid:20)(cid:24)(cid:64) (cid:55)(cid:44)(cid:48)(cid:25) (cid:44)(cid:44)(cid:41)(cid:41) (cid:20)(cid:21)(cid:69)(cid:76)(cid:87)(cid:3)(cid:39)(cid:36)(cid:38)(cid:20) (cid:39)(cid:36)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55)(cid:20)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:20)(cid:21)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3)(cid:36)(cid:39)(cid:38) (cid:44)(cid:41) (cid:44)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:177) (cid:55)(cid:44)(cid:48)(cid:26) (cid:20)(cid:21)(cid:69)(cid:76)(cid:87)(cid:3)(cid:39)(cid:36)(cid:38)(cid:21) (cid:39)(cid:36)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55)(cid:21)(cid:3)(cid:68)(cid:86)(cid:3)(cid:36)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14) (cid:35)(cid:3)(cid:57)(cid:39)(cid:39)(cid:36) (cid:35)(cid:57)(cid:39)(cid:39)(cid:36) (cid:68)(cid:76)(cid:20)(cid:23)(cid:25)(cid:28)(cid:22)(cid:71) 1. T = –40 °C to +85 °C (junction temperature up to 105 °C). A 2. AF = alternate function on I/O port pin. 12/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description Figure 2. Clock tree (cid:24)(cid:0)(cid:45)(cid:40)(cid:90) (cid:38)(cid:44)(cid:41)(cid:52)(cid:38)(cid:35)(cid:44)(cid:43) (cid:40)(cid:51)(cid:41)(cid:0)(cid:50)(cid:35) (cid:40)(cid:51)(cid:41) (cid:84)(cid:79)(cid:0)(cid:38)(cid:76)(cid:65)(cid:83)(cid:72)(cid:0)(cid:80)(cid:82)(cid:79)(cid:71)(cid:82)(cid:65)(cid:77)(cid:77)(cid:73)(cid:78)(cid:71)(cid:0)(cid:73)(cid:78)(cid:84)(cid:69)(cid:82)(cid:70)(cid:65)(cid:67)(cid:69) (cid:38)(cid:51)(cid:45)(cid:35)(cid:35)(cid:44)(cid:43) (cid:84)(cid:79)(cid:0)(cid:38)(cid:51)(cid:45)(cid:35) (cid:48)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75) (cid:15)(cid:18) (cid:69)(cid:78)(cid:65)(cid:66)(cid:76)(cid:69) (cid:40)(cid:35)(cid:44)(cid:43) (cid:19)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90)(cid:0)(cid:77)(cid:65)(cid:88) (cid:84)(cid:79)(cid:0)(cid:33)(cid:40)(cid:34)(cid:0)(cid:66)(cid:85)(cid:83)(cid:12)(cid:0)(cid:67)(cid:79)(cid:82)(cid:69)(cid:12)(cid:0) (cid:35)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0) (cid:77)(cid:69)(cid:77)(cid:79)(cid:82)(cid:89)(cid:0)(cid:65)(cid:78)(cid:68)(cid:0)(cid:36)(cid:45)(cid:33) (cid:37)(cid:78)(cid:65)(cid:66)(cid:76)(cid:69)(cid:0)(cid:8)(cid:23)(cid:0)(cid:66)(cid:73)(cid:84)(cid:83)(cid:9) (cid:15)(cid:24) (cid:84)(cid:79)(cid:0)(cid:35)(cid:79)(cid:82)(cid:84)(cid:69)(cid:88)(cid:0)(cid:51)(cid:89)(cid:83)(cid:84)(cid:69)(cid:77)(cid:0)(cid:84)(cid:73)(cid:77)(cid:69)(cid:82) (cid:48)(cid:44)(cid:44)(cid:51)(cid:50)(cid:35) (cid:51)(cid:55) (cid:48)(cid:44)(cid:44)(cid:45)(cid:53)(cid:44) (cid:38)(cid:35)(cid:44)(cid:43)(cid:0)(cid:35)(cid:79)(cid:82)(cid:84)(cid:69)(cid:88) (cid:40)(cid:51)(cid:41) (cid:70)(cid:82)(cid:69)(cid:69)(cid:0)(cid:82)(cid:85)(cid:78)(cid:78)(cid:73)(cid:78)(cid:71)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75) (cid:14)(cid:14)(cid:14)(cid:12)(cid:0)(cid:88)(cid:17)(cid:22) (cid:51)(cid:57)(cid:51)(cid:35)(cid:44)(cid:43) (cid:33)(cid:40)(cid:34) (cid:33)(cid:48)(cid:34)(cid:17) (cid:19)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90)(cid:0)(cid:77)(cid:65)(cid:88) (cid:48)(cid:35)(cid:44)(cid:43)(cid:17) (cid:88)(cid:18)(cid:12)(cid:0)(cid:88)(cid:19)(cid:12)(cid:0)(cid:88)(cid:20)(cid:0) (cid:48)(cid:44)(cid:44)(cid:35)(cid:44)(cid:43) (cid:19)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90) (cid:48)(cid:82)(cid:69)(cid:83)(cid:67)(cid:65)(cid:76)(cid:69)(cid:82) (cid:48)(cid:82)(cid:69)(cid:83)(cid:67)(cid:65)(cid:76)(cid:69)(cid:82) (cid:84)(cid:79)(cid:0)(cid:33)(cid:48)(cid:34)(cid:17) (cid:48)(cid:44)(cid:44) (cid:0)(cid:77)(cid:65)(cid:88) (cid:15)(cid:17)(cid:12)(cid:0)(cid:18)(cid:14)(cid:14)(cid:21)(cid:17)(cid:18) (cid:15)(cid:17)(cid:12)(cid:0)(cid:18)(cid:12)(cid:0)(cid:20)(cid:12)(cid:0)(cid:24)(cid:12)(cid:0)(cid:17)(cid:22) (cid:80)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:83) (cid:48)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:0)(cid:35)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0) (cid:40)(cid:51)(cid:37) (cid:37)(cid:78)(cid:65)(cid:66)(cid:76)(cid:69)(cid:0)(cid:8)(cid:17)(cid:24)(cid:0)(cid:66)(cid:73)(cid:84)(cid:83)(cid:9) (cid:52)(cid:41)(cid:45)(cid:18)(cid:12)(cid:19)(cid:12)(cid:20)(cid:12)(cid:21)(cid:12)(cid:22)(cid:12)(cid:23) (cid:41)(cid:70)(cid:0)(cid:8)(cid:33)(cid:48)(cid:34)(cid:17)(cid:0)(cid:80)(cid:82)(cid:69)(cid:83)(cid:67)(cid:65)(cid:76)(cid:69)(cid:82)(cid:0)(cid:29)(cid:17)(cid:9)(cid:0)(cid:88)(cid:17) (cid:84)(cid:79)(cid:0)(cid:52)(cid:41)(cid:45)(cid:18)(cid:12)(cid:19)(cid:12)(cid:20)(cid:12)(cid:21)(cid:12)(cid:22)(cid:0)(cid:65)(cid:78)(cid:68)(cid:0)(cid:23) (cid:35)(cid:51)(cid:51) (cid:69)(cid:76)(cid:83)(cid:69)(cid:0)(cid:0)(cid:88)(cid:18) (cid:52)(cid:41)(cid:45)(cid:56)(cid:35)(cid:44)(cid:43) (cid:48)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:0)(cid:35)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0) (cid:37)(cid:78)(cid:65)(cid:66)(cid:76)(cid:69)(cid:0)(cid:8)(cid:22)(cid:0)(cid:66)(cid:73)(cid:84)(cid:83)(cid:9) (cid:48)(cid:44)(cid:44)(cid:56)(cid:52)(cid:48)(cid:50)(cid:37) (cid:33)(cid:48)(cid:34)(cid:18) (cid:19)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90)(cid:0)(cid:77)(cid:65)(cid:88) (cid:48)(cid:35)(cid:44)(cid:43)(cid:18) (cid:48)(cid:82)(cid:69)(cid:83)(cid:67)(cid:65)(cid:76)(cid:69)(cid:82) (cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:15)(cid:17)(cid:12)(cid:0)(cid:18)(cid:12)(cid:0)(cid:20)(cid:12)(cid:0)(cid:24)(cid:12)(cid:0)(cid:17)(cid:22) (cid:80)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:83)(cid:0)(cid:84)(cid:79)(cid:0)(cid:33)(cid:48)(cid:34)(cid:18) (cid:20)(cid:13)(cid:17)(cid:22)(cid:0)(cid:45)(cid:40)(cid:90) (cid:48)(cid:69)(cid:82)(cid:73)(cid:80)(cid:72)(cid:69)(cid:82)(cid:65)(cid:76)(cid:0)(cid:35)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0) (cid:40)(cid:51)(cid:37)(cid:0)(cid:47)(cid:51)(cid:35) (cid:37)(cid:78)(cid:65)(cid:66)(cid:76)(cid:69)(cid:0)(cid:8)(cid:17)(cid:17)(cid:0)(cid:66)(cid:73)(cid:84)(cid:83)(cid:9) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46)(cid:0) (cid:15)(cid:18) (cid:33)(cid:36)(cid:35) (cid:84)(cid:79)(cid:0)(cid:33)(cid:36)(cid:35) (cid:48)(cid:82)(cid:69)(cid:83)(cid:67)(cid:65)(cid:76)(cid:69)(cid:82) (cid:15)(cid:17)(cid:18)(cid:24) (cid:15)(cid:18)(cid:12)(cid:0)(cid:20)(cid:12)(cid:0)(cid:22)(cid:12)(cid:0)(cid:24) (cid:33)(cid:36)(cid:35)(cid:35)(cid:44)(cid:43) (cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:84)(cid:79)(cid:0)(cid:50)(cid:52)(cid:35) (cid:44)(cid:51)(cid:37)(cid:0)(cid:47)(cid:51)(cid:35) (cid:44)(cid:51)(cid:37) (cid:19)(cid:18)(cid:14)(cid:23)(cid:22)(cid:24)(cid:0)(cid:75)(cid:40)(cid:90) (cid:50)(cid:52)(cid:35)(cid:35)(cid:44)(cid:43) (cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:50)(cid:52)(cid:35)(cid:51)(cid:37)(cid:44)(cid:59)(cid:17)(cid:26)(cid:16)(cid:61)(cid:0) (cid:84)(cid:79)(cid:0)(cid:41)(cid:78)(cid:68)(cid:69)(cid:80)(cid:69)(cid:78)(cid:68)(cid:69)(cid:78)(cid:84)(cid:0)(cid:55)(cid:65)(cid:84)(cid:67)(cid:72)(cid:68)(cid:79)(cid:71)(cid:0)(cid:8)(cid:41)(cid:55)(cid:36)(cid:39)(cid:9) (cid:44)(cid:51)(cid:41)(cid:0)(cid:50)(cid:35) (cid:44)(cid:51)(cid:41) (cid:20)(cid:16)(cid:0)(cid:75)(cid:40)(cid:90) (cid:41)(cid:55)(cid:36)(cid:39)(cid:35)(cid:44)(cid:43) (cid:45)(cid:65)(cid:73)(cid:78) (cid:15)(cid:18) (cid:48)(cid:44)(cid:44)(cid:35)(cid:44)(cid:43) (cid:44)(cid:69)(cid:71)(cid:69)(cid:78)(cid:68)(cid:26) (cid:35)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:47)(cid:85)(cid:84)(cid:80)(cid:85)(cid:84) (cid:40)(cid:51)(cid:37)(cid:0)(cid:29)(cid:0)(cid:40)(cid:73)(cid:71)(cid:72)(cid:0)(cid:51)(cid:80)(cid:69)(cid:69)(cid:68)(cid:0)(cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:83)(cid:73)(cid:71)(cid:78)(cid:65)(cid:76) (cid:45)(cid:35)(cid:47)(cid:0) (cid:40)(cid:51)(cid:41) (cid:40)(cid:51)(cid:41)(cid:0)(cid:29)(cid:0)(cid:40)(cid:73)(cid:71)(cid:72)(cid:0)(cid:51)(cid:80)(cid:69)(cid:69)(cid:68)(cid:0)(cid:41)(cid:78)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:83)(cid:73)(cid:71)(cid:78)(cid:65)(cid:76) (cid:40)(cid:51)(cid:37) (cid:44)(cid:51)(cid:41)(cid:0)(cid:29)(cid:0)(cid:44)(cid:79)(cid:87)(cid:0)(cid:51)(cid:80)(cid:69)(cid:69)(cid:68)(cid:0)(cid:41)(cid:78)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:83)(cid:73)(cid:71)(cid:78)(cid:65)(cid:76) (cid:51)(cid:57)(cid:51)(cid:35)(cid:44)(cid:43) (cid:44)(cid:51)(cid:37)(cid:0)(cid:29)(cid:0)(cid:44)(cid:79)(cid:87)(cid:0)(cid:51)(cid:80)(cid:69)(cid:69)(cid:68)(cid:0)(cid:37)(cid:88)(cid:84)(cid:69)(cid:82)(cid:78)(cid:65)(cid:76)(cid:0)(cid:67)(cid:76)(cid:79)(cid:67)(cid:75)(cid:0)(cid:83)(cid:73)(cid:71)(cid:78)(cid:65)(cid:76) (cid:45)(cid:35)(cid:47)(cid:0) (cid:65)(cid:73)(cid:17)(cid:21)(cid:17)(cid:16)(cid:16) 1. When the HSI is used as a PLL clock input, the maximum system clock frequency that can be achieved is 36 MHz. 2. To have an ADC conversion time of 1 µs, APB2 must be at 14 MHz or 28 MHz. DocID14610 Rev 9 13/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE 2.2 Full compatibility throughout the family The STM32F101xx is a complete family whose members are fully pin-to-pin, software and feature compatible. In the reference manual, the STM32F101x4 and STM32F101x6 are identified as low-density devices, the STM32F101x8 and STM32F101xB are referred to as medium-density devices, and the STM32F101xC, STM32F101xD and STM32F101xE are referred to as high-density devices . Low- and high-density devices are an extension of the STM32F101x8/B medium-density devices, they are specified in the STM32F101x4/6 and STM32F101xC/D/E datasheets, respectively. Low-density devices feature lower Flash memory and RAM capacities, less timers and peripherals. High-density devices have higher Flash memory and RAM densities, and additional peripherals like FSMC and DAC, while remaining fully compatible with the other members of the family. The STM32F101x4, STM32F101x6, STM32F101xC, STM32F101xD and STM32F101xE are a drop-in replacement for the STM32F101x8/B devices, allowing the user to try different memory densities and providing a greater degree of freedom during the development cycle. Moreover, the STM32F101xx access line family is fully compatible with all existing STM32F103xx performance line and STM32F102xx USB access line devices. Table 3. STM32F101xx family Memory size Low-density devices Medium-density devices High-density devices Pinout 16 KB 32 KB 64 KB 128 KB 256 KB 384 KB 512 KB Flash Flash(1) Flash Flash Flash Flash Flash 32 KB 48 KB 48 KB 4 KB RAM 6 KB RAM 10 KB RAM 16 KB RAM RAM RAM RAM 144 5 × USARTs 4 × 16-bit timers. 2 × basic timers 100 3 × USARTs 3 × SPIs, 2 × I2Cs, 1 × ADC. 2 × 3 × 16-bit timers DACs 64 2 × USARTs 2 × SPIs, 2 × I2Cs, FSMC (100 and 144 pins) 2 × 16-bit timers 1 × ADC 48 1 × SPI, 1 × I2C 1 × ADC 36 1. For orderable part numbers that do not show the A internal code after the temperature range code (6), the reference datasheet for electrical characteristics is that of the STM32F101x8/B medium-density devices. 2.3 Overview 2.3.1 ARM® Cortex®-M3 core with embedded Flash and SRAM The ARM® Cortex®-M3 processor is the latest generation of ARM® processors for embedded systems. It has been developed to provide a low-cost platform that meets the needs of MCU implementation, with a reduced pin count and low-power consumption, while 14/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description delivering outstanding computational performance and an advanced system response to interrupts. The ARM® Cortex®-M3 32-bit RISC processor features exceptional code-efficiency, delivering the high-performance expected from an ARM® core in the memory size usually associated with 8- and 16-bit devices. The STM32F101xC, STM32F101xD and STM32F101xE access line family having an embedded ARM® core, is therefore compatible with all ARM® tools and software. Figure1 shows the general block diagram of the device family. 2.3.2 Embedded Flash memory 256 to 512 Kbytes of embedded Flash are available for storing programs and data. 2.3.3 CRC (cyclic redundancy check) calculation unit The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit data word and a fixed generator polynomial. Among other applications, CRC-based techniques are used to verify data transmission or storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of the software during runtime, to be compared with a reference signature generated at link- time and stored at a given memory location. 2.3.4 Embedded SRAM Up to 48 Kbytes of embedded SRAM accessed (read/write) at CPU clock speed with 0 wait states. 2.3.5 FSMC (flexible static memory controller) The FSMC is embedded in the STM32F101xC, STM32F101xD and STM32F101xE access line family. It has four Chip Select outputs supporting the following modes: PC Card/Compact Flash, SRAM, PSRAM, NOR and NAND. Functionality overview: • The three FSMC interrupt lines are ORed in order to be connected to the NVIC • Write FIFO • Code execution from external memory except for NAND Flash and PC Card • The targeted frequency is HCLK/2, so external access is at 18 MHz when HCLK is at 36MHz 2.3.6 LCD parallel interface The FSMC can be configured to interface seamlessly with most graphic LCD controllers. It supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost- effective graphic applications using LCD modules with embedded controllers or high- performance solutions using external controllers with dedicated acceleration. DocID14610 Rev 9 15/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE 2.3.7 Nested vectored interrupt controller (NVIC) The STM32F101xC, STM32F101xD and STM32F101xE access line embeds a nested vectored interrupt controller able to handle up to 60 maskable interrupt channels (not including the 16 interrupt lines of Cortex®-M3) and 16 priority levels. • Closely coupled NVIC gives low-latency interrupt processing • Interrupt entry vector table address passed directly to the core • Closely coupled NVIC core interface • Allows early processing of interrupts • Processing of late arriving higher priority interrupts • Support for tail-chaining • Processor state automatically saved • Interrupt entry restored on interrupt exit with no instruction overhead This hardware block provides flexible interrupt management features with minimal interrupt latency. 2.3.8 External interrupt/event controller (EXTI) The external interrupt/event controller consists of 19 edge detector lines used to generate interrupt/event requests. Each line can be independently configured to select the trigger event (rising edge, falling edge, both) and can be masked independently. A pending register maintains the status of the interrupt requests. The EXTI can detect an external line with a pulse width shorter than the Internal APB2 clock period. Up to 112 GPIOs can be connected to the 16 external interrupt lines. 2.3.9 Clocks and startup System clock selection is performed on startup, however the internal RC 8 MHz oscillator is selected as default CPU clock on reset. An external 4-16 MHz clock can be selected, in which case it is monitored for failure. If failure is detected, the system automatically switches back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full interrupt management of the PLL clock is available when necessary (for example with failure of an indirectly used external oscillator). Several prescalers are used to configure the AHB frequency, the high-speed APB (APB2) domain and the low-speed APB (APB1) domain. The maximum frequency of the AHB and APB domains is 36 MHz. See Figure2 for details on the clock tree. 2.3.10 Boot modes At startup, boot pins are used to select one of three boot options: • Boot from user Flash: you have an option to boot from any of two memory banks. By default, boot from Flash memory bank 1 is selected. You can choose to boot from Flash memory bank 2 by setting a bit in the option bytes. • Boot from system memory • Boot from embedded SRAM The bootloader is located in system memory. It is used to reprogram the Flash memory by using USART1. 16/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description 2.3.11 Power supply schemes • V = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. DD Provided externally through V pins. DD • V , V = 2.0 to 3.6 V: external analog power supplies for ADC, DAC, Reset SSA DDA blocks, RCs and PLL (minimum voltage to be applied to V is 2.4 V when the ADC or DDA DAC is used). V and V must be connected to V and V , respectively. DDA SSA DD SS • V = 1.8 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and backup BAT registers (through power switch) when V is not present. DD For more details on how to connect power pins, refer to Figure9: Power supply scheme. 2.3.12 Power supply supervisor The device has an integrated power-on reset (POR)/power-down reset (PDR) circuitry. It is always active, and ensures proper operation starting from/down to 2 V. The device remains in reset mode when V is below a specified threshold, V , without the need for an DD POR/PDR external reset circuit. The device features an embedded programmable voltage detector (PVD) that monitors the V /V power supply and compares it to the V threshold. An interrupt can be DD DDA PVD generated when V /V drops below the V threshold and/or when V /V is DD DDA PVD DD DDA higher than the V threshold. The interrupt service routine can then generate a warning PVD message and/or put the MCU into a safe state. The PVD is enabled by software. Refer to Table12: Embedded reset and power control block characteristics for the values of V and V . POR/PDR PVD 2.3.13 Voltage regulator The regulator has three operation modes: main (MR), low power (LPR) and power down. • MR is used in the nominal regulation mode (Run) • LPR is used in the Stop modes. • Power down is used in Standby mode: the regulator output is in high impedance: the kernel circuitry is powered down, inducing zero consumption (but the contents of the registers and SRAM are lost) This regulator is always enabled after reset. It is disabled in Standby mode. 2.3.14 Low-power modes The STM32F101xC, STM32F101xD and STM32F101xE access line supports three low- power modes to achieve the best compromise between low-power consumption, short startup time and available wakeup sources: • Sleep mode In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can wake up the CPU when an interrupt/event occurs. • Stop mode Stop mode achieves the lowest power consumption while retaining the content of SRAM and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC and the HSE crystal oscillators are disabled. The voltage regulator can also be put either in normal or in low-power mode. DocID14610 Rev 9 17/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE The device can be woken up from Stop mode by any of the EXTI line. The EXTI line source can be one of the 16 external lines, the PVD output or the RTC alarm. • Standby mode The Standby mode is used to achieve the lowest power consumption. The internal voltage regulator is switched off so that the entire 1.8 V domain is powered off. The PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering Standby mode, SRAM and register contents are lost except for registers in the Backup domain and Standby circuitry. The device exits Standby mode when an external reset (NRST pin), a IWDG reset, a rising edge on the WKUP pin, or an RTC alarm occurs. Note: The RTC, the IWDG, and the corresponding clock sources are not stopped by entering Stop or Standby mode. 2.3.15 DMA The flexible 12-channel general-purpose DMAs (7 channels for DMA1 and 5 channels for DMA2) are able to manage memory-to-memory, peripheral-to-memory and memory-to- peripheral transfers. The two DMA controllers support circular buffer management, removing the need for user code intervention when the controller reaches the end of the buffer. Each channel is connected to dedicated hardware DMA requests, with support for software trigger on each channel. Configuration is made by software and transfer sizes between source and destination are independent. DMA can be used with the main peripherals: SPI, I2C, USART, general-purpose and basic timers TIMx, DAC and ADC. 2.3.16 RTC (real-time clock) and backup registers The RTC and the backup registers are supplied through a switch that takes power either on V supply when present or through the V pin. The backup registers are forty-two 16-bit DD BAT registers used to store 84 bytes of user application data when V power is not present. DD They are not reset by a system or power reset, and they are not reset when the device wakes up from the Standby mode. The real-time clock provides a set of continuously running counters which can be used with suitable software to provide a clock calendar function, and provides an alarm interrupt and a periodic interrupt. It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low-power RC oscillator or the high speed external clock divided by 128. The internal low-speed RC has a typical frequency of 40 kHz. The RTC can be calibrated using an external 512 Hz output to compensate for any natural quartz deviation. The RTC features a 32-bit programmable counter for long term measurement using the Compare register to generate an alarm. A 20-bit prescaler is used for the time base clock and is by default configured to generate a time base of 1 second from a clock at 32.768 kHz. 2.3.17 Timers and watchdogs The high-density STM32F101xx access line devices include up to four general-purpose timers, two basic timers, two watchdog timers and a SysTick timer. Table4 compares the features of the general-purpose and basic timers. 18/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description Table 4. Timer feature comparison Counter Counter Prescaler DMA request Capture/compare Complementary Timer resolution type factor generation channels outputs TIM2, Up, Any integer TIM3, 16-bit down, between 1 Yes 4 No TIM4, up/down and 65536 TIM5 Any integer TIM6, 16-bit Up between 1 Yes 0 No TIM7 and 65536 General-purpose timers (TIMx) There are up to 4 synchronizable general-purpose timers (TIM2, TIM3, TIM4 and TIM5) embedded in the STM32F101xC, STM32F101xD and STM32F101xE access line devices. These timers are based on a 16-bit auto-reload up/down counter, a 16-bit prescaler and feature 4 independent channels each for input capture/output compare, PWM or one-pulse mode output. This gives up to 16 input captures / output compares / PWMs on the largest packages. The general-purpose timers can work together with the advanced-control timer via the Timer Link feature for synchronization or event chaining. Their counter can be frozen in debug mode. Any of the general-purpose timers can be used to generate PWM outputs. They all have independent DMA request generation. These timers are capable of handling quadrature (incremental) encoder signals and the digital outputs from 1 to 3 hall-effect sensors. Basic timers TIM6 and TIM7 These timers are mainly used for DAC trigger generation. They can also be used as a generic 16-bit time base. Independent watchdog The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is clocked from an independent 40 kHz internal RC and as it operates independently from the main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog to reset the device when a problem occurs, or as a free running timer for application timeout management. It is hardware or software configurable through the option bytes. The counter can be frozen in debug mode. Window watchdog The window watchdog is based on a 7-bit downcounter that can be set as free running. It can be used as a watchdog to reset the device when a problem occurs. It is clocked from the main clock. It has an early warning interrupt capability and the counter can be frozen in debug mode. DocID14610 Rev 9 19/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE SysTick timer This timer is dedicated to real-time operating systems, but could also be used as a standard down counter. It features: • A 24-bit down counter • Autoreload capability • Maskable system interrupt generation when the counter reaches 0. • Programmable clock source 2.3.18 I²C bus Up to two I²C bus interfaces can operate in multi-master and slave modes. They support standard and fast modes. They support 7/10-bit addressing mode and 7-bit dual addressing mode (as slave). A hardware CRC generation/verification is embedded. They can be served by DMA and they support SMBus 2.0/PMBus. 2.3.19 Universal synchronous/asynchronous receiver transmitters (USARTs) The STM32F101xC, STM32F101xD and STM32F101xE access line embeds three universal synchronous/asynchronous receiver transmitters (USART1, USART2 and USART3) and two universal asynchronous receiver transmitters (UART4 and UART5). These five interfaces provide asynchronous communication, IrDA SIR ENDEC support, multiprocessor communication mode, single-wire half-duplex communication mode and have LIN Master/Slave capability. The five interfaces are able to communicate at speeds of up to 2.25 Mbit/s. USART1, USART2 and USART3 also provide hardware management of the CTS and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication capability. All interfaces can be served by the DMA controller except for UART5. 2.3.20 Serial peripheral interface (SPI) Up to three SPIs are able to communicate up to 18 Mbits/s in slave and master modes in full-duplex and simplex communication modes. The 3-bit prescaler gives 8 master mode frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC generation/verification supports basic SD Card/MMC modes. All SPIs can be served by the DMA controller. 2.3.21 GPIOs (general-purpose inputs/outputs) Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog alternate functions. All GPIOs are high current- capable. The I/Os alternate function configuration can be locked if needed following a specific sequence in order to avoid spurious writing to the I/Os registers. 20/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Description 2.3.22 ADC (analog to digital converter) A 12-bit analog-to-digital converter is embedded into STM32F101xC, STM32F101xD and STM32F101xE access line devices. It has up to 16 external channels, performing conversions in single-shot or scan modes. In scan mode, automatic conversion is performed on a selected group of analog inputs. The ADC can be served by the DMA controller. An analog watchdog feature allows very precise monitoring of the converted voltage of one, some or all selected channels. An interrupt is generated when the converted voltage is outside the programmed thresholds. The events generated by the general-purpose timers (TIMx) can be internally connected to the ADC start trigger and injection trigger, respectively, to allow the application to synchronize A/D conversion and timers. 2.3.23 DAC (digital-to-analog converter) The two 12-bit buffered DAC channels can be used to convert two digital signals into two analog voltage signal outputs. The chosen design structure is composed of integrated resistor strings and an amplifier in inverting configuration. This dual digital Interface supports the following features: • two DAC converters: one for each output channel • 8-bit or 12-bit monotonic output • left or right data alignment in 12-bit mode • synchronized update capability • noise-wave generation • triangular-wave generation • dual DAC channel independent or simultaneous conversions • DMA capability for each channel • external triggers for conversion • input voltage reference V REF+ Seven DAC trigger inputs are used in the STM32F101xC, STM32F101xD and STM32F101xE access line family. The DAC channels are triggered through the timer update outputs that are also connected to different DMA channels. 2.3.24 Temperature sensor The temperature sensor has to generate a voltage that varies linearly with temperature. The conversion range is between 2 V < V < 3.6 V. The temperature sensor is internally DDA connected to the ADC_IN16 input channel which is used to convert the sensor output voltage into a digital value. 2.3.25 Serial wire JTAG debug port (SWJ-DP) The ARM® SWJ-DP Interface is embedded, and is a combined JTAG and serial wire debug port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. DocID14610 Rev 9 21/121 120

Description STM32F101xC, STM32F101xD, STM32F101xE 2.3.26 Embedded Trace Macrocell™ The ARM® Embedded Trace Macrocell provides a greater visibility of the instruction and data flow inside the CPU core by streaming compressed data at a very high rate from the STM32F10xxx through a small number of ETM pins to an external hardware trace port analyzer (TPA) device. The TPA is connected to a host computer using Ethernet, or any other high-speed channel. Real-time instruction and data flow activity can be recorded and then formatted for display on the host computer running debugger software. TPA hardware is commercially available from common development tool vendors. It operates with third party debugger software tools. 22/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions 3 Pinouts and pin descriptions Figure 3. LQFP144 pinout (cid:36)(cid:36)(cid:63)(cid:19)(cid:51)(cid:51)(cid:63)(cid:19)(cid:37)(cid:17)(cid:37)(cid:16)(cid:34)(cid:25)(cid:34)(cid:24)(cid:47)(cid:47)(cid:52)(cid:16)(cid:34)(cid:23)(cid:34)(cid:22)(cid:34)(cid:21)(cid:34)(cid:20)(cid:34)(cid:19)(cid:39)(cid:17)(cid:21) (cid:36)(cid:36)(cid:63)(cid:17)(cid:17)(cid:51)(cid:51)(cid:63)(cid:17)(cid:17)(cid:39)(cid:17)(cid:20)(cid:39)(cid:17)(cid:19)(cid:39)(cid:17)(cid:18)(cid:39)(cid:17)(cid:17)(cid:39)(cid:17)(cid:16)(cid:39)(cid:25)(cid:36)(cid:23)(cid:36)(cid:22) (cid:36)(cid:36)(cid:63)(cid:17)(cid:16)(cid:51)(cid:51)(cid:63)(cid:17)(cid:16)(cid:36)(cid:21)(cid:36)(cid:20)(cid:36)(cid:19)(cid:36)(cid:18)(cid:36)(cid:17)(cid:36)(cid:16)(cid:35)(cid:17)(cid:18)(cid:35)(cid:17)(cid:17)(cid:35)(cid:17)(cid:16)(cid:33)(cid:17)(cid:21)(cid:33)(cid:17)(cid:20) (cid:54)(cid:54)(cid:48)(cid:48)(cid:48)(cid:48)(cid:34)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:54)(cid:54)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:54)(cid:54)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48) (cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25)(cid:24)(cid:23)(cid:22)(cid:21)(cid:20)(cid:19)(cid:18)(cid:17)(cid:16)(cid:25) (cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:18)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:16) (cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17) (cid:48)(cid:37)(cid:18) (cid:17) (cid:17)(cid:16)(cid:24) (cid:54) (cid:36)(cid:36)(cid:63)(cid:18) (cid:48)(cid:37)(cid:19) (cid:18) (cid:17)(cid:16)(cid:23) (cid:54) (cid:51)(cid:51)(cid:63)(cid:18) (cid:48)(cid:37)(cid:20) (cid:19) (cid:17)(cid:16)(cid:22) (cid:46)(cid:35) (cid:48)(cid:37)(cid:21) (cid:20) (cid:17)(cid:16)(cid:21) (cid:48)(cid:33)(cid:17)(cid:19) (cid:48)(cid:37)(cid:22) (cid:21) (cid:17)(cid:16)(cid:20) (cid:48)(cid:33)(cid:17)(cid:18) (cid:54)(cid:34)(cid:33)(cid:52) (cid:22) (cid:17)(cid:16)(cid:19) (cid:48)(cid:33)(cid:17)(cid:17) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:52)(cid:33)(cid:45)(cid:48)(cid:37)(cid:50)(cid:13)(cid:50)(cid:52)(cid:35) (cid:23) (cid:17)(cid:16)(cid:18) (cid:48)(cid:33)(cid:17)(cid:16) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:24) (cid:17)(cid:16)(cid:17) (cid:48)(cid:33)(cid:25) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:25) (cid:17)(cid:16)(cid:16) (cid:48)(cid:33)(cid:24) (cid:48)(cid:38)(cid:16) (cid:17)(cid:16) (cid:25)(cid:25) (cid:48)(cid:35)(cid:25) (cid:48)(cid:38)(cid:17) (cid:17)(cid:17) (cid:25)(cid:24) (cid:48)(cid:35)(cid:24) (cid:48)(cid:38)(cid:18) (cid:17)(cid:18) (cid:25)(cid:23) (cid:48)(cid:35)(cid:23) (cid:48)(cid:38)(cid:19) (cid:17)(cid:19) (cid:25)(cid:22) (cid:48)(cid:35)(cid:22) (cid:48)(cid:38)(cid:20) (cid:17)(cid:20) (cid:25)(cid:21) (cid:54) (cid:36)(cid:36)(cid:63)(cid:25) (cid:48)(cid:38)(cid:21) (cid:17)(cid:21) (cid:25)(cid:20) (cid:54) (cid:51)(cid:51)(cid:63)(cid:25) (cid:54)(cid:51)(cid:51)(cid:63)(cid:21) (cid:17)(cid:22) (cid:44)(cid:49)(cid:38)(cid:48)(cid:17)(cid:20)(cid:20) (cid:25)(cid:19) (cid:48)(cid:39)(cid:24) (cid:54)(cid:36)(cid:36)(cid:63)(cid:21) (cid:17)(cid:23) (cid:25)(cid:18) (cid:48)(cid:39)(cid:23) (cid:48)(cid:38)(cid:22) (cid:17)(cid:24) (cid:25)(cid:17) (cid:48)(cid:39)(cid:22) (cid:48)(cid:38)(cid:23) (cid:17)(cid:25) (cid:25)(cid:16) (cid:48)(cid:39)(cid:21) (cid:48)(cid:38)(cid:24) (cid:18)(cid:16) (cid:24)(cid:25) (cid:48)(cid:39)(cid:20) (cid:48)(cid:38)(cid:25) (cid:18)(cid:17) (cid:24)(cid:24) (cid:48)(cid:39)(cid:19) (cid:48)(cid:38)(cid:17)(cid:16) (cid:18)(cid:18) (cid:24)(cid:23) (cid:48)(cid:39)(cid:18) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:18)(cid:19) (cid:24)(cid:22) (cid:48)(cid:36)(cid:17)(cid:21) (cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:18)(cid:20) (cid:24)(cid:21) (cid:48)(cid:36)(cid:17)(cid:20) (cid:46)(cid:50)(cid:51)(cid:52) (cid:18)(cid:21) (cid:24)(cid:20) (cid:54) (cid:36)(cid:36)(cid:63)(cid:24) (cid:48)(cid:35)(cid:16) (cid:18)(cid:22) (cid:24)(cid:19) (cid:54) (cid:51)(cid:51)(cid:63)(cid:24) (cid:48)(cid:35)(cid:17) (cid:18)(cid:23) (cid:24)(cid:18) (cid:48)(cid:36)(cid:17)(cid:19) (cid:48)(cid:35)(cid:18) (cid:18)(cid:24) (cid:24)(cid:17) (cid:48)(cid:36)(cid:17)(cid:18) (cid:48)(cid:35)(cid:19) (cid:18)(cid:25) (cid:24)(cid:16) (cid:48)(cid:36)(cid:17)(cid:17) (cid:54)(cid:51)(cid:51)(cid:33) (cid:19)(cid:16) (cid:23)(cid:25) (cid:48)(cid:36)(cid:17)(cid:16) (cid:54)(cid:50)(cid:37)(cid:38)(cid:13) (cid:19)(cid:17) (cid:23)(cid:24) (cid:48)(cid:36)(cid:25) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:19)(cid:18) (cid:23)(cid:23) (cid:48)(cid:36)(cid:24) (cid:54)(cid:36)(cid:36)(cid:33) (cid:19)(cid:19) (cid:23)(cid:22) (cid:48)(cid:34)(cid:17)(cid:21) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:19)(cid:20) (cid:23)(cid:21) (cid:48)(cid:34)(cid:17)(cid:20) (cid:48)(cid:33)(cid:17) (cid:19)(cid:21) (cid:23)(cid:20) (cid:48)(cid:34)(cid:17)(cid:19) (cid:48)(cid:33)(cid:18) (cid:19)(cid:22) (cid:23)(cid:19) (cid:48)(cid:34)(cid:17)(cid:18) (cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18) (cid:19)(cid:19)(cid:19)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:21)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:22)(cid:23)(cid:23)(cid:23) (cid:19) (cid:20)(cid:21)(cid:22)(cid:23)(cid:20)(cid:21)(cid:16)(cid:17)(cid:18)(cid:17)(cid:18) (cid:19)(cid:20)(cid:21)(cid:16)(cid:17)(cid:23)(cid:24)(cid:25) (cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:16)(cid:17) (cid:48)(cid:33) (cid:51)(cid:51)(cid:63)(cid:20)(cid:36)(cid:36)(cid:63)(cid:20)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:33)(cid:48)(cid:35)(cid:48)(cid:35)(cid:48)(cid:34)(cid:48)(cid:34)(cid:48)(cid:34)(cid:48)(cid:38)(cid:17)(cid:48)(cid:38)(cid:17) (cid:51)(cid:51)(cid:63)(cid:22)(cid:36)(cid:36)(cid:63)(cid:22)(cid:48)(cid:38)(cid:17)(cid:48)(cid:38)(cid:17)(cid:48)(cid:38)(cid:17)(cid:48)(cid:39)(cid:48)(cid:39)(cid:48)(cid:37)(cid:48)(cid:37)(cid:48)(cid:37) (cid:51)(cid:51)(cid:63)(cid:23)(cid:36)(cid:36)(cid:63)(cid:23)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:37)(cid:17)(cid:48)(cid:34)(cid:17)(cid:48)(cid:34)(cid:17) (cid:51)(cid:51)(cid:63)(cid:17)(cid:36)(cid:36)(cid:63)(cid:17) (cid:54)(cid:54) (cid:54)(cid:54) (cid:54)(cid:54) (cid:54)(cid:54) (cid:65)(cid:73)(cid:17)(cid:20)(cid:22)(cid:22)(cid:23) 1. The above figure shows the package top view. DocID14610 Rev 9 23/121 120

Pinouts and pin descriptions STM32F101xC, STM32F101xD, STM32F101xE Figure 4. LQFP100 pinout (cid:36)(cid:36)(cid:63)(cid:19)(cid:0)(cid:0)(cid:51)(cid:51)(cid:63)(cid:19)(cid:0)(cid:0)(cid:37)(cid:17)(cid:0)(cid:0)(cid:37)(cid:16)(cid:0)(cid:0)(cid:34)(cid:25)(cid:0)(cid:0)(cid:34)(cid:24)(cid:0)(cid:0)(cid:47)(cid:47)(cid:52)(cid:16)(cid:0)(cid:0)(cid:34)(cid:23)(cid:0)(cid:0)(cid:34)(cid:22)(cid:0)(cid:0)(cid:34)(cid:21)(cid:0)(cid:0)(cid:34)(cid:20)(cid:0)(cid:0)(cid:34)(cid:19)(cid:0)(cid:0)(cid:36)(cid:23)(cid:0)(cid:0)(cid:36)(cid:22)(cid:0)(cid:0)(cid:36)(cid:21)(cid:0)(cid:0)(cid:36)(cid:20)(cid:0)(cid:0)(cid:36)(cid:19)(cid:0)(cid:0)(cid:36)(cid:18)(cid:0)(cid:0)(cid:36)(cid:17)(cid:0)(cid:0)(cid:36)(cid:16)(cid:0)(cid:0)(cid:35)(cid:17)(cid:18)(cid:0)(cid:0)(cid:35)(cid:17)(cid:17)(cid:0)(cid:0)(cid:35)(cid:17)(cid:16)(cid:0)(cid:0)(cid:33)(cid:17)(cid:21)(cid:0)(cid:0)(cid:33)(cid:17)(cid:20)(cid:0) (cid:54)(cid:54)(cid:48)(cid:48)(cid:48)(cid:48)(cid:34)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48) (cid:17)(cid:16)(cid:16)(cid:25)(cid:25)(cid:25)(cid:24)(cid:25)(cid:23)(cid:25)(cid:22)(cid:25)(cid:21)(cid:25)(cid:20)(cid:25)(cid:19)(cid:25)(cid:18)(cid:25)(cid:17)(cid:25)(cid:16)(cid:24)(cid:25)(cid:24)(cid:24)(cid:24)(cid:23)(cid:24)(cid:22)(cid:24)(cid:21)(cid:24)(cid:20)(cid:24)(cid:19)(cid:24)(cid:18)(cid:24)(cid:17)(cid:24)(cid:16)(cid:23)(cid:25)(cid:23)(cid:24)(cid:23)(cid:23)(cid:23)(cid:22) (cid:48)(cid:37)(cid:18) (cid:17) (cid:23)(cid:21) (cid:54)(cid:36)(cid:36)(cid:63)(cid:18)(cid:0) (cid:48)(cid:37)(cid:19) (cid:18) (cid:23)(cid:20) (cid:54)(cid:51)(cid:51)(cid:63)(cid:18)(cid:0)(cid:0) (cid:48)(cid:37)(cid:20) (cid:19) (cid:23)(cid:19) (cid:46)(cid:35)(cid:0)(cid:0) (cid:48)(cid:37)(cid:21) (cid:20) (cid:23)(cid:18) (cid:48)(cid:33)(cid:0)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:37)(cid:22) (cid:21) (cid:23)(cid:17) (cid:48)(cid:33)(cid:0)(cid:17)(cid:18)(cid:0)(cid:0) (cid:54)(cid:34)(cid:33)(cid:52) (cid:22) (cid:23)(cid:16) (cid:48)(cid:33)(cid:0)(cid:17)(cid:17)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:19)(cid:13)(cid:52)(cid:33)(cid:45)(cid:48)(cid:37)(cid:50)(cid:13)(cid:50)(cid:52)(cid:35) (cid:23) (cid:22)(cid:25) (cid:48)(cid:33)(cid:0)(cid:17)(cid:16)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:20)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:41)(cid:46) (cid:24) (cid:22)(cid:24) (cid:48)(cid:33)(cid:0)(cid:25)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17)(cid:21)(cid:13)(cid:47)(cid:51)(cid:35)(cid:19)(cid:18)(cid:63)(cid:47)(cid:53)(cid:52) (cid:25) (cid:22)(cid:23) (cid:48)(cid:33)(cid:0)(cid:24)(cid:0)(cid:0) (cid:54)(cid:51)(cid:51)(cid:63)(cid:21) (cid:17)(cid:16) (cid:22)(cid:22) (cid:48)(cid:35)(cid:25)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36)(cid:63)(cid:21) (cid:17)(cid:17) (cid:22)(cid:21) (cid:48)(cid:35)(cid:24)(cid:0)(cid:0) (cid:47)(cid:51)(cid:35)(cid:63)(cid:41)(cid:46) (cid:17)(cid:18) (cid:22)(cid:20) (cid:48)(cid:35)(cid:23)(cid:0)(cid:0) (cid:47)(cid:51)(cid:35)(cid:63)(cid:47)(cid:53)(cid:52) (cid:17)(cid:19) (cid:44)(cid:49)(cid:38)(cid:48)(cid:17)(cid:16)(cid:16) (cid:22)(cid:19) (cid:48)(cid:35)(cid:22)(cid:0)(cid:0) (cid:46)(cid:50)(cid:51)(cid:52) (cid:17)(cid:20) (cid:22)(cid:18) (cid:48)(cid:36)(cid:17)(cid:21)(cid:0)(cid:0) (cid:48)(cid:35)(cid:16) (cid:17)(cid:21) (cid:22)(cid:17) (cid:48)(cid:36)(cid:17)(cid:20)(cid:0)(cid:0) (cid:48)(cid:35)(cid:17) (cid:17)(cid:22) (cid:22)(cid:16) (cid:48)(cid:36)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:35)(cid:18) (cid:17)(cid:23) (cid:21)(cid:25) (cid:48)(cid:36)(cid:17)(cid:18)(cid:0)(cid:0) (cid:48)(cid:35)(cid:19) (cid:17)(cid:24) (cid:21)(cid:24) (cid:48)(cid:36)(cid:17)(cid:17)(cid:0)(cid:0) (cid:54)(cid:51)(cid:51)(cid:33) (cid:17)(cid:25) (cid:21)(cid:23) (cid:48)(cid:36)(cid:17)(cid:16)(cid:0)(cid:0) (cid:54)(cid:50)(cid:37)(cid:38)(cid:13) (cid:18)(cid:16) (cid:21)(cid:22) (cid:48)(cid:36)(cid:25)(cid:0)(cid:0) (cid:54)(cid:50)(cid:37)(cid:38)(cid:11) (cid:18)(cid:17) (cid:21)(cid:21) (cid:48)(cid:36)(cid:24)(cid:0)(cid:0) (cid:54)(cid:36)(cid:36)(cid:33) (cid:18)(cid:18) (cid:21)(cid:20) (cid:48)(cid:34)(cid:17)(cid:21)(cid:0)(cid:0) (cid:48)(cid:33)(cid:16)(cid:13)(cid:55)(cid:43)(cid:53)(cid:48) (cid:18)(cid:19) (cid:21)(cid:19) (cid:48)(cid:34)(cid:17)(cid:20)(cid:0)(cid:0) (cid:48)(cid:33)(cid:17) (cid:18)(cid:20) (cid:21)(cid:18) (cid:48)(cid:34)(cid:17)(cid:19)(cid:0)(cid:0) (cid:48)(cid:33)(cid:18) (cid:18)(cid:21) (cid:21)(cid:17) (cid:48)(cid:34)(cid:17)(cid:18)(cid:0)(cid:0) (cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:22)(cid:23)(cid:24)(cid:25)(cid:16) (cid:18)(cid:18)(cid:18)(cid:18)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:19)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:20)(cid:21) (cid:19)(cid:20)(cid:20)(cid:20)(cid:21)(cid:22)(cid:23)(cid:20)(cid:21)(cid:16)(cid:17)(cid:18)(cid:23)(cid:24)(cid:25)(cid:16)(cid:17)(cid:18)(cid:19)(cid:20)(cid:21)(cid:16)(cid:17)(cid:17)(cid:17) (cid:33)(cid:63)(cid:63)(cid:33)(cid:33)(cid:33)(cid:33)(cid:35)(cid:35)(cid:34)(cid:34)(cid:34)(cid:37)(cid:37)(cid:37)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:17)(cid:63)(cid:63) (cid:48)(cid:51)(cid:36)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:37)(cid:37)(cid:37)(cid:37)(cid:37)(cid:37)(cid:34)(cid:34)(cid:51)(cid:36) (cid:51)(cid:36) (cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:48)(cid:51)(cid:36) (cid:54)(cid:54) (cid:54)(cid:54) (cid:65)(cid:73)(cid:17)(cid:20)(cid:19)(cid:25)(cid:17) 1. The above figure shows the package top view. 24/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions Figure 5. LQFP64 pinout (cid:1004)(cid:3)(cid:3)(cid:3)(cid:3) (cid:115)(cid:24)(cid:24)(cid:890)(cid:1007)(cid:115)(cid:94)(cid:94)(cid:890)(cid:1007) (cid:87)(cid:17)(cid:1013)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:17)(cid:1012)(cid:3)(cid:3)(cid:3)(cid:3)(cid:17)(cid:75)(cid:75)(cid:100)(cid:87)(cid:17)(cid:1011)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:17)(cid:1010)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:17)(cid:1009)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:17)(cid:1008)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:17)(cid:1007)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:24)(cid:1006)(cid:3)(cid:3)(cid:3)(cid:3)(cid:87)(cid:18)(cid:1005)(cid:1006)(cid:87)(cid:18)(cid:1005)(cid:1005)(cid:87)(cid:18)(cid:1005)(cid:1004)(cid:87)(cid:4)(cid:1005)(cid:1009)(cid:87)(cid:4)(cid:1005)(cid:1008) (cid:1010)(cid:1008)(cid:1010)(cid:1007)(cid:1010)(cid:1006)(cid:1010)(cid:1005)(cid:1010)(cid:1004)(cid:1009)(cid:1013)(cid:1009)(cid:1012)(cid:1009)(cid:1011)(cid:1009)(cid:1010)(cid:1009)(cid:1009)(cid:1009)(cid:1008)(cid:1009)(cid:1007)(cid:1009)(cid:1006)(cid:1009)(cid:1005)(cid:1009)(cid:1004)(cid:1008)(cid:1013) (cid:115)(cid:17)(cid:4)(cid:100) (cid:1005) (cid:1008)(cid:1012) (cid:115)(cid:24)(cid:24)(cid:890)(cid:1006) (cid:87)(cid:18)(cid:1005)(cid:1007)(cid:882)(cid:100)(cid:4)(cid:68)(cid:87)(cid:28)(cid:90)(cid:882)(cid:90)(cid:100)(cid:18) (cid:1006) (cid:1008)(cid:1011) (cid:115)(cid:94)(cid:94)(cid:890)(cid:1006) (cid:87)(cid:18)(cid:1005)(cid:1008)(cid:882)(cid:75)(cid:94)(cid:18) (cid:1007)(cid:1006)(cid:890)(cid:47)(cid:69) (cid:1007) (cid:1008)(cid:1010) (cid:87)(cid:4)(cid:1005)(cid:1007) (cid:87)(cid:18)(cid:1005)(cid:1009)(cid:882)(cid:75)(cid:94)(cid:18) (cid:1007)(cid:1006)(cid:890)(cid:75)(cid:104)(cid:100) (cid:1008) (cid:1008)(cid:1009) (cid:87)(cid:4)(cid:1005)(cid:1006) (cid:87)(cid:24)(cid:1004)(cid:882)(cid:75)(cid:94)(cid:18)(cid:890)(cid:47)(cid:69) (cid:1009) (cid:1008)(cid:1008) (cid:87)(cid:4)(cid:1005)(cid:1005) (cid:87)(cid:24)(cid:1005)(cid:882)(cid:75)(cid:94)(cid:18)(cid:890)(cid:75)(cid:104)(cid:100) (cid:1010)(cid:3)(cid:3) (cid:1008)(cid:1007) (cid:87)(cid:4)(cid:1005)(cid:1004) (cid:69)(cid:90)(cid:94)(cid:100) (cid:1011)(cid:3)(cid:3) (cid:1008)(cid:1006) (cid:87)(cid:4)(cid:1013) (cid:87)(cid:18)(cid:1004) (cid:1012)(cid:3)(cid:3) (cid:1008)(cid:1005) (cid:87)(cid:4)(cid:1012) (cid:87)(cid:18)(cid:1005) (cid:1013)(cid:3)(cid:3) (cid:62)(cid:89)(cid:38)(cid:87)(cid:1010)(cid:1008) (cid:1008)(cid:1004) (cid:87)(cid:18)(cid:1013) (cid:87)(cid:18)(cid:1006) (cid:1005)(cid:1004) (cid:1007)(cid:1013) (cid:87)(cid:18)(cid:1012) (cid:87)(cid:18)(cid:1007) (cid:1005)(cid:1005) (cid:1007)(cid:1012) (cid:87)(cid:18)(cid:1011) (cid:115)(cid:94)(cid:94)(cid:4) (cid:1005)(cid:1006) (cid:1007)(cid:1011) (cid:87)(cid:18)(cid:1010) (cid:115)(cid:24)(cid:24)(cid:4) (cid:1005)(cid:1007) (cid:1007)(cid:1010) (cid:87)(cid:17)(cid:1005)(cid:1009) (cid:87)(cid:4)(cid:1004)(cid:882)(cid:116)(cid:60)(cid:104)(cid:87) (cid:1005)(cid:1008) (cid:1007)(cid:1009) (cid:87)(cid:17)(cid:1005)(cid:1008) (cid:87)(cid:4)(cid:1005) (cid:1005)(cid:1009) (cid:1007)(cid:1008) (cid:87)(cid:17)(cid:1005)(cid:1007) (cid:87)(cid:4)(cid:1006) (cid:1005)(cid:1010) (cid:1007)(cid:1007) (cid:87)(cid:17)(cid:1005)(cid:1006) (cid:1005)(cid:1011)(cid:1005)(cid:1012)(cid:1005)(cid:1013)(cid:1006)(cid:1004)(cid:1006)(cid:1005)(cid:1006)(cid:1006)(cid:1006)(cid:1007)(cid:1006)(cid:1008)(cid:1006)(cid:1009)(cid:1006)(cid:1010)(cid:1006)(cid:1011)(cid:1006)(cid:1012)(cid:1006)(cid:1013)(cid:1007)(cid:1004)(cid:1007)(cid:1005)(cid:1007)(cid:1006) (cid:87)(cid:4)(cid:1007)(cid:115)(cid:94)(cid:94)(cid:890)(cid:1008)(cid:115)(cid:24)(cid:24)(cid:890)(cid:1008)(cid:87)(cid:4)(cid:1008)(cid:87)(cid:4)(cid:1009)(cid:87)(cid:4)(cid:1010)(cid:87)(cid:4)(cid:1011)(cid:87)(cid:18)(cid:1008)(cid:87)(cid:18)(cid:1009)(cid:87)(cid:17)(cid:1004)(cid:87)(cid:17)(cid:1005)(cid:87)(cid:17)(cid:1006)(cid:87)(cid:17)(cid:1005)(cid:1004)(cid:87)(cid:17)(cid:1005)(cid:1005)(cid:115)(cid:94)(cid:94)(cid:890)(cid:1005)(cid:115)(cid:24)(cid:24)(cid:890)(cid:1005) (cid:68)(cid:76)(cid:20)(cid:23)(cid:22)(cid:28)(cid:21) 1. The above figure shows the package top view. Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions Pins Alternate functions(4) 2) LQFP144 LQFP64 LQFP100 Pin name (1)Type (I / O Level (fauftneMcrta irioenns (e3t)) Default Remap 1 - 1 PE2 I/O FT PE2 TRACECLK/ FSMC_A23 - 2 - 2 PE3 I/O FT PE3 TRACED0/FSMC_A19 - 3 - 3 PE4 I/O FT PE4 TRACED1/FSMC_A20 - 4 - 4 PE5 I/O FT PE5 TRACED2/FSMC_A21 - 5 - 5 PE6 I/O FT PE6 TRACED3/FSMC_A22 - 6 1 6 V S - V - - BAT BAT 7 2 7 PC13-TAMPER-RTC(5) I/O - PC13(6) TAMPER-RTC - 8 3 8 PC14-OSC32_IN(5) I/O - PC14(6) OSC32_IN - 9 4 9 PC15-OSC32_OUT(5) I/O - PC15(6) OSC32_OUT - 10 - - PF0 I/O FT PF0 FSMC_A0 - 11 - - PF1 I/O FT PF1 FSMC_A1 - DocID14610 Rev 9 25/121 120

Pinouts and pin descriptions STM32F101xC, STM32F101xD, STM32F101xE Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / 12 - - PF2 I/O FT PF2 FSMC_A2 - 13 - - PF3 I/O FT PF3 FSMC_A3 - 14 - - PF4 I/O FT PF4 FSMC_A4 - 15 - - PF5 I/O FT PF5 FSMC_A5 - 16 - 10 V S - V - - SS_5 SS_5 17 - 11 V S - V - - DD_5 DD_5 18 - - PF6 I/O - PF6 FSMC_NIORD - 19 - - PF7 I/O - PF7 FSMC_NREG - 20 - - PF8 I/O - PF8 FSMC_NIOWR - 21 - - PF9 I/O - PF9 FSMC_CD - 22 - - PF10 I/O - PF10 FSMC_INTR - 23 5 12 OSC_IN I - OSC_IN - PD0(7) 24 6 13 OSC_OUT O - OSC_OUT - PD1(7) 25 7 14 NRST I/O - NRST - - 26 8 15 PC0 I/O - PC0 ADC_IN10 - 27 9 16 PC1 I/O - PC1 ADC_IN11 - 28 10 17 PC2 I/O - PC2 ADC_IN12 - 29 11 18 PC3 I/O - PC3 ADC_IN13 - 30 12 19 V S - V - - SSA SSA 31 - 20 V S - V - - REF- REF- 32 - 21 V S - V - - REF+ REF+ 33 13 22 V S - V - - DDA DDA WKUP/ USART2_CTS(8)/ 34 14 23 PA0-WKUP I/O - PA0 ADC_IN0/TIM5_CH1/ - TIM2_CH1_ETR(8) USART2_RTS(8)/ 35 15 24 PA1 I/O - PA1 ADC_IN1/TIM5_CH2 - TIM2_CH2(8) USART2_TX(8)/ 36 16 25 PA2 I/O - PA2 TIM5_CH3/ADC_IN2/ - TIM2_CH3(8) 26/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / USART2_RX(8)/ 37 17 26 PA3 I/O - PA3 TIM5_CH4 / ADC_IN3/ - TIM2_CH4(8) 38 18 27 V S - V - - SS_4 SS_4 39 19 28 V S - V - - DD_4 DD_4 SPI1_NSS/ DAC_OUT1 40 20 29 PA4 I/O - PA4 - ADC_IN4 / USART2_CK(8) SPI1_SCK/ 41 21 30 PA5 I/O - PA5 - DAC_OUT2/ADC_IN5 SPI1_MISO / ADC_IN6 / 42 22 31 PA6 I/O - PA6 - TIM3_CH1(8) SPI1_MOSI / ADC_IN7/ 43 23 32 PA7 I/O - PA7 - TIM3_CH2(8) 44 24 33 PC4 I/O - PC4 ADC_IN14 - 45 25 34 PC5 I/O - PC5 ADC_IN15 - 46 26 35 PB0 I/O - PB0 ADC_IN8 / TIM3_CH3(8) - 47 27 36 PB1 I/O - PB1 ADC_IN9/TIM3_CH4(8) - 48 28 37 PB2 I/O FT PB2/BOOT1 - - 49 - - PF11 I/O FT PF11 FSMC_NIOS16 - 50 - - PF12 I/O FT PF12 FSMC_A6 - 51 - - V S - V - - SS_6 SS_6 52 - - V S - V - - DD_6 DD_6 53 - - PF13 I/O FT PF13 FSMC_A7 - 54 - - PF14 I/O FT PF14 FSMC_A8 - 55 - - PF15 I/O FT PF15 FSMC_A9 - 56 - - PG0 I/O FT PG0 FSMC_A10 - 57 - - PG1 I/O FT PG1 FSMC_A11 - 58 - 38 PE7 I/O FT PE7 FSMC_D4 - 59 - 39 PE8 I/O FT PE8 FSMC_D5 - 60 - 40 PE9 I/O FT PE9 FSMC_D6 - 61 - - V S - V - - SS_7 SS_7 DocID14610 Rev 9 27/121 120

Pinouts and pin descriptions STM32F101xC, STM32F101xD, STM32F101xE Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / 62 - - V S - V - - DD_7 DD_7 63 - 41 PE10 I/O FT PE10 FSMC_D7 - 64 - 42 PE11 I/O FT PE11 FSMC_D8 - 65 - 43 PE12 I/O FT PE12 FSMC_D9 - 66 - 44 PE13 I/O FT PE13 FSMC_D10 - 67 - 45 PE14 I/O FT PE14 FSMC_D11 - 68 - 46 PE15 I/O FT PE15 FSMC_D12 - 69 29 47 PB10 I/O FT PB10 I2C2_SCL/ USART3_TX(8) TIM2_CH3 70 30 48 PB11 I/O FT PB11 I2C2_SDA/ USART3_RX(8) TIM2_CH4 71 31 49 V S - V - - SS_1 SS_1 72 32 50 V S - V - - DD_1 DD_1 SPI2_NSS(8)/ I2C2_SMBA 73 33 51 PB12 I/O FT PB12 - USART3_CK(8) SPI2_SCK(8)/ 74 34 52 PB13 I/O FT PB13 - USART3_CTS(8) SPI2_MISO(8)/ 75 35 53 PB14 I/O FT PB14 - USART3_RTS(8) 76 36 54 PB15 I/O FT PB15 SPI2_MOSI(8) - 77 - 55 PD8 I/O FT PD8 FSMC_D13 USART3_TX 78 - 56 PD9 I/O FT PD9 FSMC_D14 USART3_RX 79 - 57 PD10 I/O FT PD10 FSMC_D15 USART3_CK 80 - 58 PD11 I/O FT PD11 FSMC_A16 USART3_CTS TIM4_CH1 / 81 - 59 PD12 I/O FT PD12 FSMC_A17 USART3_RTS 82 - 60 PD13 I/O FT PD13 FSMC_A18 TIM4_CH2 83 - - V S - V - - SS_8 SS_8 84 - - V S - V - - DD_8 DD_8 85 - 61 PD14 I/O FT PD14 FSMC_D0 TIM4_CH3 86 - 62 PD15 I/O FT PD15 FSMC_D1 TIM4_CH4 87 - - PG2 I/O FT PG2 FSMC_A12 - 28/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / 88 - - PG3 I/O FT PG3 FSMC_A13 - 89 - - PG4 I/O FT PG4 FSMC_A14 - 90 - - PG5 I/O FT PG5 FSMC_A15 - 91 - - PG6 I/O FT PG6 FSMC_INT2 - 92 - - PG7 I/O FT PG7 FSMC_INT3 - 93 - - PG8 I/O FT PG8 - - 94 - - V S - V - - SS_9 SS_9 95 - - V S - V - - DD_9 DD_9 96 37 63 PC6 I/O FT PC6 - TIM3_CH1 97 38 64 PC7 I/O FT PC7 - TIM3_CH2 98 39 65 PC8 I/O FT PC8 - TIM3_CH3 99 40 66 PC9 I/O FT PC9 - TIM3_CH4 100 41 67 PA8 I/O FT PA8 USART1_CK/ MCO - 101 42 68 PA9 I/O FT PA9 USART1_TX(8) - 102 43 69 PA10 I/O FT PA10 USART1_RX(8) - 103 44 70 PA11 I/O FT PA11 USART1_CTS - 104 45 71 PA12 I/O FT PA12 USART1_RTS - 105 46 72 PA13 I/O FT JTMS-SWDIO - PA13 106 - 73 Not connected 107 47 74 V S - V - - SS_2 SS_2 108 48 75 V S - V - - DD_2 DD_2 109 49 76 PA14 I/O FT JTCK-SWCLK - PA14 TIM2_CH1_ETR/ 110 50 77 PA15 I/O FT JTDI SPI3_NSS PA15 /SPI1_NSS 111 51 78 PC10 I/O FT PC10 UART4_TX USART3_TX 112 52 79 PC11 I/O FT PC11 UART4_RX USART3_RX 113 53 80 PC12 I/O FT PC12 UART5_TX USART3_CK 114 - 81 PD0 I/O FT OSC_IN(8) FSMC_D2(9) - 115 - 82 PD1 I/O FT OSC_OUT(8) FSMC_D3(9) - DocID14610 Rev 9 29/121 120

Pinouts and pin descriptions STM32F101xC, STM32F101xD, STM32F101xE Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / 116 54 83 PD2 I/O FT PD2 TIM3_ETR/UART5_RX - 117 - 84 PD3 I/O FT PD3 FSMC_CLK USART2_CTS 118 - 85 PD4 I/O FT PD4 FSMC_NOE USART2_RTS 119 - 86 PD5 I/O FT PD5 FSMC_NWE USART2_TX 120 - - V S - V - - SS_10 SS_10 121 - - V S - V - - DD_10 DD_10 122 - 87 PD6 I/O FT PD6 FSMC_NWAIT USART2_RX FSMC_NE1/ 123 - 88 PD7 I/O FT PD7 USART2_CK FSMC_NCE2 FSMC_NE2/ 124 - - PG9 I/O FT PG9 - FSMC_NCE3 FSMC_NE3/ 125 - - PG10 I/O FT PG10 - FSMC_NCE4_1 126 - - PG11 I/O FT PG11 FSMC_NCE4_2 - 127 - - PG12 I/O FT PG12 FSMC_NE4 - 128 - - PG13 I/O FT PG13 FSMC_A24 - 129 - - PG14 I/O FT PG14 FSMC_A25 - 130 - - V S - V - - SS_11 SS_11 131 - - V S - V - - DD_11 DD_11 132 - - PG15 I/O FT PG15 - - TIM2_CH2 /PB3 133 55 89 PB3 I/O FT JTDO SPI3_SCK TRACESWO SPI1_SCK PB4 / TIM3_CH1 134 56 90 PB4 I/O FT NJTRST SPI3_MISO SPI1_MISO TIM3_CH2 / 135 57 91 PB5 I/O PB5 I2C1_SMBA/ SPI3_MOSI SPI1_MOSI 136 58 92 PB6 I/O FT PB6 I2C1_SCL/ TIM4_CH1(8) USART1_TX I2C1_SDA/FSMC_NADV 137 59 93 PB7 I/O FT PB7 USART1_RX TIM4_CH2(8) 138 60 94 BOOT0 I - BOOT0 - - 139 61 95 PB8 I/O FT PB8 TIM4_CH3 (8) I2C1_SCL 30/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions Table 5. STM32F101xC/STM32F101xD/STM32F101xE pin definitions (continued) Pins Alternate functions(4) 2) FP144 FP64 FP100 Pin name (1)Type (O Level (fauftneMcrta irioenns (e3t)) Default Remap LQ LQ LQ I / 140 62 96 PB9 I/O FT PB9 TIM4_CH4 (8) I2C1_SDA TIM4_ETR(8)/ 141 - 97 PE0 I/O FT PE0 - FSMC_NBL0 142 - 98 PE1 I/O FT PE1 FSMC_NBL1 - 143 63 99 V S - V - - SS_3 SS_3 144 64 100 V S - V - - DD_3 DD_3 1. I = input, O = output, S = supply. 2. FT = 5 V tolerant. 3. Function availability depends on the chosen device. 4. If several peripherals share the same I/O pin, to avoid conflict between these alternate functions only one peripheral should be enabled at a time through the peripheral clock enable bit (in the corresponding RCC peripheral clock enable register). 5. PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount of current (3mA), the use of GPIOs PC13 to PC15 in output mode is limited: the speed should not exceed 2 MHz with a maximum load of 30 pF and these IOs must not be used as a current source (e.g. to drive an LED). 6. Main function after the first backup domain power-up. Later on, it depends on the contents of the Backup registers even after reset (because these registers are not reset by the main reset). For details on how to manage these IOs, refer to the Battery backup domain and BKP register description sections in the STM32F10xxx reference manual, available from the STMicroelectronics website: www.st.com. 7. For the LQFP64 package, the pins number 5 and 6 are configured as OSC_IN/OSC_OUT after reset, however the functionality of PD0 and PD1 can be remapped by software on these pins. For the LQFP100 and LQFP144 packages, PD0 and PD1 are available by default, so there is no need for remapping. For more details, refer to Alternate function I/O and debug configuration section in the STM32F10xxx reference manual 8. This alternate function can be remapped by software to some other port pins (if available on the used package). For more details, refer to the Alternate function I/O and debug configuration section in the STM32F10xxx reference manual, available from the STMicroelectronics website: www.st.com. 9. For devices delivered in LQFP64 packages, the FSMC function is not available. DocID14610 Rev 9 31/121 120

Pinouts and pin descriptions STM32F101xC, STM32F101xD, STM32F101xE Table 6. FSMC pin definition FSMC Pins LQFP100(1) NOR/PSRAM/ NOR/PSRAM CF CF/IDE NAND 16 bit SRAM Mux PE2 - - A23 A23 - Yes PE3 - - A19 A19 - Yes PE4 - - A20 A20 - Yes PE5 - - A21 A21 - Yes PE6 - - A22 A22 - Yes PF0 A0 A0 A0 - - - PF1 A1 A1 A1 - - - PF2 A2 A2 A2 - - - PF3 A3 - A3 - - - PF4 A4 - A4 - - - PF5 A5 - A5 - - - PF6 NIORD NIORD - - - - PF7 NREG NREG - - - - PF8 NIOWR NIOWR - - - - PF9 CD CD - - - - PF10 INTR INTR - - - - PF11 NIOS16 NIOS16 - - - - PF12 A6 - A6 - - - PF13 A7 - A7 - - - PF14 A8 - A8 - - - PF15 A9 - A9 - - - PG0 A10 - A10 - - - PG1 - - A11 - - - PE7 D4 D4 D4 DA4 D4 Yes PE8 D5 D5 D5 DA5 D5 Yes PE9 D6 D6 D6 DA6 D6 Yes PE10 D7 D7 D7 DA7 D7 Yes PE11 D8 D8 D8 DA8 D8 Yes PE12 D9 D9 D9 DA9 D9 Yes PE13 D10 D10 D10 DA10 D10 Yes PE14 D11 D11 D11 DA11 D11 Yes PE15 D12 D12 D12 DA12 D12 Yes PD8 D13 D13 D13 DA13 D13 Yes 32/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Pinouts and pin descriptions Table 6. FSMC pin definition (continued) FSMC Pins LQFP100(1) NOR/PSRAM/ NOR/PSRAM CF CF/IDE NAND 16 bit SRAM Mux PD9 D14 D14 D14 DA14 D14 Yes PD10 D15 D15 D15 DA15 D15 Yes PD11 - - A16 A16 CLE Yes PD12 - - A17 A17 ALE Yes PD13 - - A18 A18 Yes PD14 D0 D0 D0 DA0 D0 Yes PD15 D1 D1 D1 DA1 D1 Yes PG2 - - A12 - - - PG3 - - A13 - - - PG4 - - A14 - - - PG5 - - A15 - - - PG6 - - - - INT2 - PG7 - - - - INT3 - PD0 D2 D2 D2 DA2 D2 Yes PD1 D3 D3 D3 DA3 D3 Yes PD3 - - CLK CLK - Yes PD4 NOE NOE NOE NOE NOE Yes PD5 NWE NWE NWE NWE NWE Yes PD6 NWAIT NWAIT NWAIT NWAIT NWAIT Yes PD7 - - NE1 NE1 NCE2 Yes PG9 - - NE2 NE2 NCE3 - PG10 NCE4_1 NCE4_1 NE3 NE3 - - PG11 NCE4_2 NCE4_2 - - - - PG12 - - NE4 NE4 - - PG13 - - A24 A24 - - PG14 - - A25 A25 - - PB7 - - NADV NADV - Yes PE0 - - NBL0 NBL0 - Yes PE1 - - NBL1 NBL1 - Yes 1. Ports F and G are not available in devices delivered in 100-pin packages. DocID14610 Rev 9 33/121 120

Memory mapping STM32F101xC, STM32F101xD, STM32F101xE 4 Memory mapping The memory map is shown in Figure6. 34/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Memory mapping Figure 6. Memory map (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:36)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:37)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:85)(cid:72)(cid:74)(cid:76)(cid:86)(cid:87)(cid:72)(cid:85) (cid:19)(cid:91)(cid:36)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:36)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:23)(cid:3)(cid:51)(cid:38)(cid:38)(cid:36)(cid:53)(cid:39) (cid:19)(cid:91)(cid:28)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:28)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:22)(cid:3)(cid:49)(cid:36)(cid:49)(cid:39)(cid:3)(cid:11)(cid:49)(cid:36)(cid:49)(cid:39)(cid:21)(cid:12) (cid:19)(cid:91)(cid:27)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:27)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:21)(cid:3)(cid:49)(cid:36)(cid:49)(cid:39)(cid:3)(cid:11)(cid:49)(cid:36)(cid:49)(cid:39)(cid:20)(cid:12) (cid:19)(cid:91)(cid:26)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:26)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:20)(cid:3)(cid:49)(cid:50)(cid:53)(cid:18)(cid:51)(cid:54)(cid:53)(cid:36)(cid:48)(cid:3)(cid:23) (cid:19)(cid:91)(cid:25)(cid:38)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:25)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:20)(cid:3)(cid:49)(cid:50)(cid:53)(cid:18)(cid:51)(cid:54)(cid:53)(cid:36)(cid:48)(cid:3)(cid:22) (cid:19)(cid:91)(cid:25)(cid:27)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:25)(cid:37)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:20)(cid:3)(cid:49)(cid:50)(cid:53)(cid:18)(cid:51)(cid:54)(cid:53)(cid:36)(cid:48)(cid:3)(cid:21) (cid:19)(cid:91)(cid:25)(cid:23)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:25)(cid:26)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:3)(cid:20)(cid:3)(cid:49)(cid:50)(cid:53)(cid:18)(cid:51)(cid:54)(cid:53)(cid:36)(cid:48)(cid:3)(cid:20) (cid:19)(cid:91)(cid:25)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:25)(cid:22)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:22)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:24)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:38)(cid:53)(cid:38) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:22)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:22)(cid:22)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:21)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:21)(cid:41)(cid:41)(cid:41) (cid:41)(cid:79)(cid:68)(cid:86)(cid:75)(cid:3)(cid:76)(cid:81)(cid:87)(cid:72)(cid:85)(cid:73)(cid:68)(cid:70)(cid:72) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:21)(cid:22)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:20)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:20)(cid:41)(cid:41)(cid:41) (cid:53)(cid:38)(cid:38) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:20)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:20)(cid:22)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:41)(cid:41)(cid:41) (cid:39)(cid:48)(cid:36)(cid:21) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:26)(cid:41)(cid:41) (cid:39)(cid:48)(cid:36)(cid:20) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:21)(cid:3)(cid:19)(cid:22)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:27)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:27)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:27)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:41)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:26)(cid:41)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:26) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:20) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:37)(cid:41)(cid:41) (cid:38)(cid:82)(cid:85)(cid:87)(cid:72)(cid:91)(cid:16)(cid:48)(cid:22)(cid:10)(cid:86) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:26)(cid:41)(cid:41) (cid:76)(cid:81)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79) (cid:54)(cid:51)(cid:44)(cid:20) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:22)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:40)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:83)(cid:72)(cid:85)(cid:76)(cid:83)(cid:75)(cid:72)(cid:85)(cid:68)(cid:79)(cid:86) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:41)(cid:41)(cid:41) (cid:19)(cid:91)(cid:39)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:36)(cid:39)(cid:38)(cid:20) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:26)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:42) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:21)(cid:22)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:25) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:41) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:41)(cid:41)(cid:41) (cid:49)(cid:82)(cid:87)(cid:3)(cid:88)(cid:86)(cid:72)(cid:71) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:40) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:37)(cid:41)(cid:41) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:39) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:26)(cid:41)(cid:41) (cid:19)(cid:91)(cid:38)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:38) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:20)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:37)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:37) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:41)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:51)(cid:82)(cid:85)(cid:87)(cid:3)(cid:36) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:37)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:24) (cid:40)(cid:59)(cid:55)(cid:44) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:26)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:85)(cid:72)(cid:74)(cid:76)(cid:86)(cid:87)(cid:72)(cid:85) (cid:36)(cid:41)(cid:44)(cid:50) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:20)(cid:3)(cid:19)(cid:22)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:26)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:19)(cid:91)(cid:36)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:19)(cid:91)(cid:28)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:39)(cid:36)(cid:38) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:26)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:26)(cid:26)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:51)(cid:58)(cid:53) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:26)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:26)(cid:22)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:23) (cid:37)(cid:46)(cid:51) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:25)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:25)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:22) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:25)(cid:37)(cid:41)(cid:41) (cid:9)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:23) (cid:44)(cid:21)(cid:38)(cid:21) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:37)(cid:41)(cid:41) (cid:19)(cid:19)(cid:91)(cid:91)(cid:26)(cid:27)(cid:41)(cid:19)(cid:41)(cid:19)(cid:41)(cid:19)(cid:3)(cid:3)(cid:41)(cid:19)(cid:41)(cid:19)(cid:41)(cid:19)(cid:41)(cid:19) (cid:44)(cid:21)(cid:38)(cid:20) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:26)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:56)(cid:36)(cid:53)(cid:55)(cid:24) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:24)(cid:22)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:22) (cid:56)(cid:36)(cid:53)(cid:55)(cid:23) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:41)(cid:41)(cid:41) (cid:41)(cid:54)(cid:48)(cid:38)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:20) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:22) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:37)(cid:41)(cid:41) (cid:9)(cid:3)(cid:69)(cid:68)(cid:81)(cid:78)(cid:21) (cid:56)(cid:54)(cid:36)(cid:53)(cid:55)(cid:21) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:26)(cid:41)(cid:41) (cid:19)(cid:91)(cid:25)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:19)(cid:91)(cid:24)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:23)(cid:22)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:54)(cid:51)(cid:44)(cid:22) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:41)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:21) (cid:54)(cid:51)(cid:44)(cid:21) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:37)(cid:41)(cid:41) (cid:51)(cid:72)(cid:85)(cid:76)(cid:83)(cid:75)(cid:72)(cid:85)(cid:68)(cid:79)(cid:86) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:26)(cid:41)(cid:41) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:44)(cid:58)(cid:39)(cid:42) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:22)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:22)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:58)(cid:58)(cid:39)(cid:42) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:21)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:21)(cid:41)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:53)(cid:55)(cid:38) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:21)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:21)(cid:37)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:20) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:21)(cid:26)(cid:41)(cid:41) (cid:54)(cid:53)(cid:36)(cid:48) (cid:55)(cid:44)(cid:48)(cid:26) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:26)(cid:41)(cid:41) (cid:19)(cid:91)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:55)(cid:44)(cid:48)(cid:25) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:20)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:55)(cid:44)(cid:48)(cid:24) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:38)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:41)(cid:41)(cid:41) (cid:24)(cid:20)(cid:21)(cid:16)(cid:48)(cid:69)(cid:92)(cid:87)(cid:72) (cid:55)(cid:44)(cid:48)(cid:23) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:37)(cid:41)(cid:41) (cid:3)(cid:69)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:19) (cid:55)(cid:44)(cid:48)(cid:22) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:23)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:26)(cid:41)(cid:41) (cid:38)(cid:82)(cid:71)(cid:72) (cid:55)(cid:44)(cid:48)(cid:21) (cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:23)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:22)(cid:41)(cid:41) (cid:19)(cid:91)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:19)(cid:91)(cid:22)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:38)(cid:19)(cid:19)(cid:19) (cid:54)(cid:53)(cid:36)(cid:48)(cid:3)(cid:11)(cid:23)(cid:27)(cid:3)(cid:46)(cid:37)(cid:3)(cid:68)(cid:79)(cid:76)(cid:68)(cid:86)(cid:72)(cid:71) (cid:19)(cid:91)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:37)(cid:41)(cid:41)(cid:41) (cid:69)(cid:92)(cid:3)(cid:69)(cid:76)(cid:87)(cid:16)(cid:69)(cid:68)(cid:81)(cid:71)(cid:76)(cid:81)(cid:74)(cid:12) (cid:19)(cid:91)(cid:21)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:50)(cid:83)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:37)(cid:92)(cid:87)(cid:72)(cid:86) (cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:27)(cid:19)(cid:19)(cid:3)(cid:16)(cid:3)(cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:27)(cid:19)(cid:41) (cid:54)(cid:92)(cid:86)(cid:87)(cid:72)(cid:80)(cid:3)(cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92) (cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:19)(cid:19)(cid:19)(cid:16)(cid:3)(cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:41)(cid:26)(cid:41)(cid:41) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:20)(cid:41)(cid:41)(cid:41)(cid:3)(cid:40)(cid:41)(cid:41)(cid:41) (cid:19)(cid:91)(cid:19)(cid:27)(cid:19)(cid:27)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:41)(cid:79)(cid:68)(cid:86)(cid:75) (cid:19)(cid:91)(cid:19)(cid:27)(cid:19)(cid:26)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:19)(cid:91)(cid:19)(cid:27)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:53)(cid:72)(cid:86)(cid:72)(cid:85)(cid:89)(cid:72)(cid:71) (cid:19)(cid:91)(cid:19)(cid:26)(cid:41)(cid:41)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:19)(cid:91)(cid:19)(cid:19)(cid:19)(cid:27)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:36)(cid:79)(cid:76)(cid:68)(cid:86)(cid:72)(cid:71)(cid:3)(cid:87)(cid:82)(cid:3)(cid:41)(cid:79)(cid:68)(cid:86)(cid:75)(cid:3)(cid:82)(cid:85)(cid:3)(cid:86)(cid:92)(cid:86)(cid:87)(cid:72)(cid:80) (cid:19)(cid:91)(cid:19)(cid:19)(cid:19)(cid:26)(cid:3)(cid:41)(cid:41)(cid:41)(cid:41) (cid:80)(cid:72)(cid:80)(cid:82)(cid:85)(cid:92)(cid:3)(cid:71)(cid:72)(cid:83)(cid:72)(cid:81)(cid:71)(cid:76)(cid:81)(cid:74)(cid:3)(cid:82)(cid:81) (cid:37)(cid:50)(cid:50)(cid:55)(cid:3)(cid:83)(cid:76)(cid:81)(cid:86) (cid:19)(cid:91)(cid:19)(cid:19)(cid:19)(cid:19)(cid:3)(cid:19)(cid:19)(cid:19)(cid:19) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:20)(cid:20)(cid:70) DocID14610 Rev 9 35/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5 Electrical characteristics 5.1 Parameter conditions Unless otherwise specified, all voltages are referenced to V . SS 5.1.1 Minimum and maximum values Unless otherwise specified the minimum and maximum values are guaranteed in the worst conditions of ambient temperature, supply voltage and frequencies by tests in production on 100% of the devices with an ambient temperature at T = 25 °C and T = T max (given by A A A the selected temperature range). Data based on characterization results, design simulation and/or technology characteristics are indicated in the table footnotes and are not tested in production. Based on characterization, the minimum and maximum values refer to sample tests and represent the mean value plus or minus three times the standard deviation (mean±3Σ). 5.1.2 Typical values Unless otherwise specified, typical data are based on T = 25 °C, V = 3.3 V (for the A DD 2V≤V ≤3.6V voltage range). They are given only as design guidelines and are not DD tested. Typical ADC accuracy values are determined by characterization of a batch of samples from a standard diffusion lot over the full temperature range, where 95% of the devices have an error less than or equal to the value indicated (mean±2Σ). 5.1.3 Typical curves Unless otherwise specified, all typical curves are given only as design guidelines and are not tested. 5.1.4 Loading capacitor The loading conditions used for pin parameter measurement are shown in Figure7. 36/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics 5.1.5 Pin input voltage The input voltage measurement on a pin of the device is described in Figure8. Figure 7. Pin loading conditions Figure 8. Pin input voltage (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:20)(cid:3)(cid:51)(cid:44)(cid:49) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:20)(cid:3)(cid:51)(cid:44)(cid:49) (cid:38)(cid:32)(cid:24)(cid:19)(cid:83)(cid:41) (cid:57)(cid:44)(cid:49) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:23) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:22) 5.1.6 Power supply scheme Figure 9. Power supply scheme (cid:57)(cid:37)(cid:36)(cid:55) (cid:37)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:70)(cid:76)(cid:85)(cid:70)(cid:88)(cid:76)(cid:87)(cid:85)(cid:92) (cid:3) (cid:20)(cid:17)(cid:27)(cid:16)(cid:22)(cid:17)(cid:25)(cid:57) (cid:51)(cid:82)(cid:90)(cid:72)(cid:85)(cid:3)(cid:86)(cid:90)(cid:76)(cid:87)(cid:70)(cid:75) (cid:11)(cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:46)(cid:15)(cid:53)(cid:55)(cid:38)(cid:15) (cid:58)(cid:68)(cid:78)(cid:72)(cid:16)(cid:88)(cid:83)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70) (cid:37)(cid:68)(cid:70)(cid:78)(cid:88)(cid:83)(cid:3)(cid:85)(cid:72)(cid:74)(cid:76)(cid:86)(cid:87)(cid:72)(cid:85)(cid:86)(cid:12) (cid:50)(cid:56)(cid:55) (cid:72)(cid:85) (cid:75)(cid:76)(cid:73)(cid:87) (cid:44)(cid:50) (cid:42)(cid:51)(cid:3)(cid:44)(cid:18)(cid:50)(cid:86) (cid:44)(cid:49) (cid:89)(cid:72)(cid:79)(cid:3)(cid:86) (cid:47)(cid:82)(cid:74)(cid:76)(cid:70) (cid:46)(cid:72)(cid:85)(cid:81)(cid:72)(cid:79)(cid:3)(cid:79)(cid:82)(cid:74)(cid:76)(cid:70)(cid:3) (cid:72) (cid:47) (cid:11)(cid:38)(cid:51)(cid:56)(cid:15)(cid:3) (cid:39)(cid:76)(cid:74)(cid:76)(cid:87)(cid:68)(cid:79)(cid:3) (cid:57)(cid:39)(cid:39) (cid:9)(cid:3)(cid:48)(cid:72)(cid:80)(cid:82)(cid:85)(cid:76)(cid:72)(cid:86)(cid:12)(cid:3) (cid:57)(cid:39)(cid:39)(cid:20)(cid:18)(cid:21)(cid:18)(cid:17)(cid:17)(cid:17)(cid:18)(cid:20)(cid:20) (cid:53)(cid:72)(cid:74)(cid:88)(cid:79)(cid:68)(cid:87)(cid:82)(cid:85) (cid:20)(cid:20)(cid:3)(cid:238)(cid:3)(cid:20)(cid:19)(cid:19)(cid:3)(cid:81)(cid:41) (cid:14)(cid:3)(cid:20)(cid:3)(cid:238)(cid:3)(cid:23)(cid:17)(cid:26)(cid:3)(cid:151)(cid:41) (cid:57)(cid:54)(cid:54)(cid:20)(cid:18)(cid:21)(cid:18)(cid:17)(cid:17)(cid:17)(cid:18)(cid:20)(cid:20) (cid:57)(cid:39)(cid:39) (cid:57)(cid:39)(cid:39)(cid:36) (cid:57)(cid:53)(cid:40)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14) (cid:20)(cid:19)(cid:3)(cid:81)(cid:41) (cid:36)(cid:39)(cid:38)(cid:18) (cid:36)(cid:81)(cid:68)(cid:79)(cid:82)(cid:74)(cid:29)(cid:3) (cid:20)(cid:19)(cid:3)(cid:81)(cid:41) (cid:14)(cid:3)(cid:20)(cid:3)(cid:151)(cid:41) (cid:57)(cid:53)(cid:40)(cid:41)(cid:16) (cid:39)(cid:36)(cid:38) (cid:53)(cid:38)(cid:86)(cid:15)(cid:3)(cid:51)(cid:47)(cid:47)(cid:15) (cid:14)(cid:3)(cid:20)(cid:3)(cid:151)(cid:41) (cid:17)(cid:17)(cid:17) (cid:57)(cid:54)(cid:54)(cid:36) (cid:68)(cid:76)(cid:20)(cid:24)(cid:23)(cid:19)(cid:20) Caution: In Figure9, the 4.7 µF capacitor must be connected to V . DD3 DocID14610 Rev 9 37/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5.1.7 Current consumption measurement Figure 10. Current consumption measurement scheme (cid:41)(cid:36)(cid:36)(cid:63)(cid:54)(cid:34)(cid:33)(cid:52) (cid:54)(cid:34)(cid:33)(cid:52) (cid:41)(cid:36)(cid:36) (cid:54)(cid:36)(cid:36) (cid:54)(cid:36)(cid:36)(cid:33) (cid:65)(cid:73)(cid:17)(cid:20)(cid:17)(cid:18)(cid:22) 5.2 Absolute maximum ratings Stresses above the absolute maximum ratings listed in Table7: Voltage characteristics, Table8: Current characteristics, and Table9: Thermal characteristics may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these conditions is not implied. Exposure to maximum rating conditions for extended periods may affect device reliability. Table 7. Voltage characteristics Symbol Ratings Min Max Unit External main supply voltage (including V − V –0.3 4.0 DD SS V and V )(1) DDA DD V Input voltage on five volt tolerant pin V − 0.3 V + 4.0 V (2) SS DD IN Input voltage on any other pin V − 0.3 4.0 SS |ΔV | Variations between different V power pins - 50 DDx DD Variations between all the different ground mV |V − V | - 50 SSX SS pins see Section5.3.12: Absolute Electrostatic discharge voltage (human body V maximum ratings (electrical ESD(HBM) model) sensitivity) 1. All main power (V , V ) and ground (V , V ) pins must always be connected to the external power DD DDA SS SSA supply, in the permitted range. 2. V maximum must always be respected. Refer to Table8: Current characteristics for the maximum IN allowed injected current values. 38/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 8. Current characteristics Symbol Ratings Max. Unit ΣI Total current into V /V power lines (source)(1) 150 VDD DD DDA ΣI Total current out of V ground lines (sink)(1) 150 VSS SS Output current sunk by any I/O and control pin 25 I IO Output current source by any I/Os and control pin − 25 mA Injected current on five volt tolerant pins(3) -5/+0 I (2) INJ(PIN) Injected current on any other pin(4) ± 5 ΣI Total injected current (sum of all I/O and control pins)(5) ± 25 INJ(PIN) 1. All main power (V , V ) and ground (V , V ) pins must always be connected to the external power DD DDA SS SSA supply, in the permitted range. 2. Negative injection disturbs the analog performance of the device. See note 3 below Table58 on page98. 3. Positive injection is not possible on these I/Os. A negative injection is induced by V <V . I must IN SS INJ(PIN) never be exceeded. Refer to Table7: Voltage characteristics for the maximum allowed input voltage values. 4. A positive injection is induced by V >V while a negative injection is induced by V <V . I must IN DD IN SS INJ(PIN) never be exceeded. Refer to Table7: Voltage characteristics for the maximum allowed input voltage values. 5. When several inputs are submitted to a current injection, the maximum ΣI is the absolute sum of the INJ(PIN) positive and negative injected currents (instantaneous values). Table 9. Thermal characteristics Symbol Ratings Value Unit T Storage temperature range –65 to +150 °C STG T Maximum junction temperature 150 °C J DocID14610 Rev 9 39/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5.3 Operating conditions 5.3.1 General operating conditions Table 10. General operating conditions Symbol Parameter Conditions Min Max Unit f Internal AHB clock frequency - 0 36 HCLK f Internal APB1 clock frequency - 0 36 MHz PCLK1 f Internal APB2 clock frequency - 0 36 PCLK2 V Standard operating voltage - 2 3.6 V DD Analog operating voltage 2 3.6 (ADC not used) Must be the same potential V (1) V DDA Analog operating voltage as VDD(2) 2.4 3.6 (ADC used) V Backup operating voltage - 1.8 3.6 V BAT LQFP144 - 666 P Power dissipation at TA = LQFP100 - 434 mW D 85°C(3) LQFP64 - 444 Maximum power dissipation –40 85 °C TA Ambient temperature low-power dissipation(4) –40 105 °C TJ Junction temperature range - –40 105 °C 1. When the ADC is used, refer to Table55: ADC characteristics. 2. It is recommended to power V and V from the same source. A maximum difference of 300mV DD DDA between V and V can be tolerated during power-up and operation. DD DDA 3. If T is lower, higher P values are allowed as long as T does not exceed T max (see Section6.4: A D J J Thermal characteristics). 4. In low-power dissipation state, T can be extended to this range as long as T does not exceed T max (see A J J Section6.4: Thermal characteristics). 5.3.2 Operating conditions at power-up / power-down The parameters given in Table11 are derived from tests performed under the ambient temperature condition summarized in Table10. Table 11. Operating conditions at power-up / power-down Symbol Parameter Conditions Min Max Unit ∞ V rise time rate 0 DD t - µs/V VDD ∞ V fall time rate 20 DD 40/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics 5.3.3 Embedded reset and power control block characteristics The parameters given in Table12 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD . Table 12. Embedded reset and power control block characteristics Symbol Parameter Conditions Min Typ Max Unit PLS[2:0]=000 (rising edge) 2.1 2.18 2.26 V PLS[2:0]=000 (falling edge) 2 2.08 2.16 V PLS[2:0]=001 (rising edge) 2.19 2.28 2.37 V PLS[2:0]=001 (falling edge) 2.09 2.18 2.27 V PLS[2:0]=010 (rising edge) 2.28 2.38 2.48 V PLS[2:0]=010 (falling edge) 2.18 2.28 2.38 V PLS[2:0]=011 (rising edge) 2.38 2.48 2.58 V Programmable voltage PLS[2:0]=011 (falling edge) 2.28 2.38 2.48 V V PVD detector level selection PLS[2:0]=100 (rising edge) 2.47 2.58 2.69 V PLS[2:0]=100 (falling edge) 2.37 2.48 2.59 V PLS[2:0]=101 (rising edge) 2.57 2.68 2.79 V PLS[2:0]=101 (falling edge) 2.47 2.58 2.69 V PLS[2:0]=110 (rising edge) 2.66 2.78 2.9 V PLS[2:0]=110 (falling edge) 2.56 2.68 2.8 V PLS[2:0]=111 (rising edge) 2.76 2.88 3 V PLS[2:0]=111 (falling edge) 2.66 2.78 2.9 V V (2) PVD hysteresis - - 100 - mV PVDhyst Power on/power down Falling edge 1.8(1) 1.88 1.96 V V POR/PDR reset threshold Rising edge 1.84 1.92 2.0 V V (2) PDR hysteresis - - 40 - mV PDRhyst t (2) Reset temporization - 1.5 2.5 3.5 ms RSTTEMPO 1. The product behavior is guaranteed by design down to the minimum V value. POR/PDR 2. Guaranteed by design, not tested in production. DocID14610 Rev 9 41/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5.3.4 Embedded reference voltage The parameters given in Table13 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD Table 13. Embedded internal reference voltage Symbol Parameter Conditions Min Typ Max Unit V Internal reference voltage –40 °C < T < +85 °C 1.16 1.20 1.24 V REFINT A ADC sampling time when reading TS_vrefint(1) the internal reference voltage - - 5.1 17.1(2) µs Internal reference voltage spread V (2) V = 3 V ±10 mV - - 10 mV RERINT over the temperature range DD ppm/ T (2) Temperature coefficient - - - 100 Coeff °C 1. Shortest sampling time can be determined in the application by multiple iterations. 2. Guaranteed by design, not tested in production. 5.3.5 Supply current characteristics The current consumption is a function of several parameters and factors such as the operating voltage, ambient temperature, I/O pin loading, device software configuration, operating frequencies, I/O pin switching rate, program location in memory and executed binary code. The current consumption is measured as described in Figure10: Current consumption measurement scheme. All Run-mode current consumption measurements given in this section are performed with a reduced code that gives a consumption equivalent to Dhrystone 2.1 code. Maximum current consumption The MCU is placed under the following conditions: • All I/O pins are in input mode with a static value at V or V (no load) DD SS • All peripherals are disabled except if it is explicitly mentioned • The Flash access time is adjusted to f frequency (0 wait state from 0 to 24 MHz, 1 HCLK wait state from 24 to 36 MHz) • Prefetch in on (reminder: this bit must be set before clock setting and bus prescaling) • When the peripherals are enabled f = f , f = f PCLK1 HCLK/2 PCLK2 HCLK The parameters given in Table14 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD 42/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 14. Maximum current consumption in Run mode, code with data processing running from Flash Max(1) Symbol Parameter Conditions f Unit HCLK T = 85 °C A 36 MHz 39 External clock (2), all 24 MHz 27 peripherals enabled 16 MHz 20 Supply current 8 MHz 11 I mA DD in Run mode 36 MHz 22 External clock (2), all 24 MHz 16.5 peripherals disabled 16 MHz 12.5 8 MHz 8 1. Guaranteed by characterization results, not tested in production. 2. External clock is 8 MHz and PLL is on when f > 8 MHz. HCLK Table 15. Maximum current consumption in Run mode, code with data processing running from RAM Max(1) Symbol Parameter Conditions f Unit HCLK T = 85 °C A 36 MHz 34 External clock (2), all 24 MHz 24 peripherals enabled 16 MHz 17 8 MHz 10 Supply current in I mA DD Run mode 36 MHz 18 External clock(2) all 24 MHz 13 peripherals disabled 16 MHz 10 8 MHz 6 1. Guaranteed by characterization results, tested in production at V max, f max. DD HCLK 2. External clock is 8 MHz and PLL is on when f > 8 MHz. HCLK DocID14610 Rev 9 43/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 11. Typical current consumption in Run mode versus frequency (at 3.6 V) - code with data processing running from RAM, peripherals enabled 35 30 8 MHz 16 MHz 25 24 MHz A) 36 MHz m n ( 20 o pti m u 15 s n o C 10 5 0 -45 25 70 85 Temperature (°C) Figure 12. Typical current consumption in Run mode versus frequency (at 3.6 V) - code with data processing running from RAM, peripherals disabled 18 16 8 MHz 14 16 MHz 24 MHz 12 36 MHz A) m n ( 10 o pti m u 8 s n o C 6 4 2 0 -45 25 70 85 Temperature (°C) 44/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics T able 16. Maximum current consumption in Sleep mode, code running from Flash or RAM Max(1) Symbol Parameter Conditions f Unit HCLK T = 85 °C A 36 MHz 24 External clock(2) all 24 MHz 17 peripherals enabled 16 MHz 12.5 Supply current in 8 MHz 8 I mA DD Sleep mode 36 MHz 6 External clock(2), all 24 MHz 5 peripherals disabled 16 MHz 4.5 8 MHz 4 1. Guaranteed by characterization results, tested in production at V max, f max with peripherals DD HCLK enabled. 2. External clock is 8 MHz and PLL is on when f > 8 MHz. HCLK Table 17. Typical and maximum current consumptions in Stop and Standby modes Typ(1) Max Symbol Parameter Conditions V / V / V /V Unit DD DD DD BA T = V = V = A BAT BAT T 85°C 2.0V 2.4V = 3.3V Regulator in Run mode, Low-speed and high-speed internal RC - 34.5 35 379 oscillators and high-speed oscillator Supply current OFF (no independent watchdog) in Stop mode Regulator in Low-power mode, Low-speed and high-speed internal RC - 24.5 25 365 oscillators and high-speed oscillator OFF (no independent watchdog) I DD Low-speed internal RC oscillator and - 3 3.8 - µA independent watchdog ON Supply current Low-speed internal RC oscillator ON, - 2.8 3.6 - in Standby independent watchdog OFF mode Low-speed internal RC oscillator and independent watchdog OFF, low-speed - 1.9 2.1 5(2) oscillator and RTC OFF Backup domain I Low-speed oscillator and RTC ON 1.05 1.1 1.4 2(2) DD_VBAT supply current 1. Typical values are measured at T = 25 °C. A 2. Guaranteed by characterization results, not tested in production. DocID14610 Rev 9 45/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 13. Typical current consumption on V with RTC on vs. temperature at BAT different V values BAT (cid:21)(cid:17)(cid:24) (cid:21) (cid:36)(cid:12) (cid:151) (cid:20)(cid:17)(cid:27)(cid:3)(cid:57) (cid:82)(cid:81)(cid:3)(cid:11) (cid:20)(cid:17)(cid:24) (cid:21)(cid:3)(cid:57) (cid:80)(cid:83)(cid:87)(cid:76) (cid:21)(cid:17)(cid:23)(cid:3)(cid:57) (cid:88) (cid:86) (cid:22)(cid:17)(cid:22)(cid:3)(cid:57) (cid:81) (cid:20) (cid:82) (cid:38) (cid:22)(cid:17)(cid:25)(cid:3)(cid:57) (cid:19)(cid:17)(cid:24) (cid:19) (cid:177)(cid:23)(cid:24) (cid:21)(cid:24) (cid:27)(cid:24) (cid:20)(cid:19)(cid:24) (cid:55)(cid:72)(cid:80)(cid:83)(cid:72)(cid:85)(cid:68)(cid:87)(cid:88)(cid:85)(cid:72)(cid:3)(cid:11)(cid:131)(cid:38)(cid:12) (cid:68)(cid:76)(cid:20)(cid:26)(cid:22)(cid:22)(cid:26) Figure 14. Typical current consumption in Stop mode with regulator in run mode versus temperature at different V values DD 300 250 A) 200 µ n ( o pti 150 m u s n o C 100 2.4V 2.7V 50 3.0V 3.3V 3.6V 0 -45 25 70 85 Temperature (°C) 46/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 15. Typical current consumption in Stop mode with regulator in low-power mode versus temperature at different V values DD 300 250 A) 200 µ n ( o pti 150 m u s n o C 100 2.4V 2.7V 50 3.0V 3.3V 3.6V 0 -45 25 70 85 Temperature (°C) Figure 16. Typical current consumption in Standby mode versus temperature at different V values DD 3.5 3 2.5 A) µ n ( 2 o pti m su 1.5 n o C 1 2.4V 2.7V 3.0V 0.5 3.3V 3.6V 0 -45 25 70 85 Temperature (°C) DocID14610 Rev 9 47/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Typical current consumption The MCU is placed under the following conditions: • All I/O pins are in input mode with a static value at V or V (no load) DD SS • All peripherals are disabled except if it is explicitly mentioned • The Flash access time is adjusted to f frequency (0 wait state from 0 to 24MHz, 1 HCLK wait state from 24 to 36MHz) • Prefetch is on (reminder: this bit must be set before clock setting and bus prescaling) • When the peripherals are enabled f = f , f = f , f = PCLK1 HCLK/4 PCLK2 HCLK/2 ADCCLK f /4 PCLK2 • When the peripherals are enabled f = f , f = f , f = f /2 PCLK1 HCLK PCLK2 HCLK ADCCLK PCLK2 The parameters given in Table18 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD Table 18. Typical current consumption in Run mode, code with data processing running from Flash Typ(1) Typ(1) Symbol Parameter Conditions f Unit HCLK All peripherals All peripherals enabled(2) disabled 36 MHz 26.6 16.2 24 MHz 18.5 11.4 16 MHz 12.8 8.2 8 MHz 7.2 5 External 4 MHz 4.2 3.1 clock(3) 2 MHz 2.7 2.1 1 MHz 2 1.7 500 kHz 1.6 1.4 Supply 125 kHz 1.3 1.2 I current in mA DD Run mode 36 MHz 26 15.6 24 MHz 17.9 10.8 Running on 16 MHz 12.2 7.6 high speed internal RC 8 MHz 6.6 4.4 (HSI), AHB 4 MHz 3.6 2.5 prescaler used to 2 MHz 2.1 1.5 reduce the 1 MHz 1.4 1.1 frequency 500 kHz 1 0.8 125 kHz 0.7 0.6 1. Typical values are measures at T = 25 °C, V = 3.3 V. A DD 2. Add an additional power consumption of 0.8 mA per ADC for the analog part. In applications, this consumption occurs only while the ADC is on (ADON bit is set in the ADC_CR2 register). 3. External clock is 8 MHz and PLL is on when f > 8 MHz. HCLK 48/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 19. Typical current consumption in Sleep mode, code running from Flash or RAM Typ(1) Typ(1) Symbol Parameter Conditions f Unit HCLK All peripherals All peripherals enabled(2) disabled 36 MHz 15.1 3.6 24 MHz 10.4 2.6 16 MHz 7.2 2 8 MHz 3.9 1.3 External clock(3) 4 MHz 2.6 1.2 2 MHz 1.85 1.15 1 MHz 1.5 1.1 500 kHz 1.3 1.05 Supply 125 kHz 1.2 1.05 I current in mA DD Sleep mode 36 MHz 14.5 3 24 MHz 9.8 2 16 MHz 6.6 1.4 Running on High Speed Internal 8 MHz 3.3 0.7 RC (HSI), AHB 4 MHz 2 0.6 prescaler used to reduce the 2 MHz 1.25 0.55 frequency 1 MHz 0.9 0.5 500 kHz 0.7 0.45 125 kHz 0.6 0.45 1. Typical values are measures at T = 25 °C, V = 3.3 V. A DD 2. Add an additional power consumption of 0.8 mA per ADC for the analog part. In applications, this consumption occurs only while the ADC is on (ADON bit is set in the ADC_CR2 register). 3. External clock is 8 MHz and PLL is on when f > 8 MHz. HCLK On-chip peripheral current consumption The current consumption of the on-chip peripherals is given in Table20. The MCU is placed under the following conditions: • all I/O pins are in input mode with a static value at V or V (no load) DD SS • all peripherals are disabled unless otherwise mentioned • the given value is calculated by measuring the current consumption – with all peripherals clocked off – with only one peripheral clocked on • ambient operating temperature and V supply voltage conditions summarized in DD Table7. DocID14610 Rev 9 49/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 20. Peripheral current consumption(1) Peripherals µA/MHz DMA1 20.42 DMA2 19.03 AHB (up to36 MHz) FSMC 52.36 CRC 2.36 BusMatrix(2) 9.72 APB1-Bridge 7.78 TIM2 33.06 TIM3 31.94 TIM4 31.67 TIM5 31.94 TIM6 8.06 TIM7 8.06 SPI2/I2S2(3) 8.33 SPI3/I2S3(3) 8.33 USART2 12.22 APB1 (up to 18 MHz) USART3 12.22 UART4 12.22 UART5 12.22 I2C1 10.28 I2C2 10.00 USB 18.06 DAC(4) 8.06 WWDG 3.89 PWR 1.11 BKP 1.11 IWDG 5.28 50/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 20. Peripheral current consumption(1) (continued) Peripherals µA/MHz APB2-Bridge 4.17 GPIOA 8.47 GPIOB 8.47 GPIOC 6.53 GPIOD 8.47 GPIOE 6.53 APB2 (up to 36 MHz) GPIOF 6.53 GPIOG 6.11 SPI1 4.72 USART1 12.50 TIM1 22.92 TIM8 22.92 ADC1(5)(6) 17.32 1. f = 36 MHz, f = f , f = f , default prescaler value for each peripheral. HCLK APB1 HCLK/2 APB2 HCLK 2. The BusMatrix is automatically active when at least one master peripheral is ON. 3. When the I2S is enabled, a current consumption of 0.02mA must be added. 4. When DAC_OUT1 or DAC_OUT2 is enabled, a current consumption of 0.36mA must be added. 5. Specific conditions for ADC: f = 28 MHz, f = f , f = f , f = f /2. When HCLK APB1 HCLK/2 APB2 HCLK ADCCLK APB2 ADON bit in the ADC_CR2 register is set to 1, the current consumption is equal to 0.54mA. 6. When the ADC is enabled, a current consumption of 0.08mA must be added. 5.3.6 External clock source characteristics High-speed external user clock generated from an external source The characteristics given in Table21 result from tests performed using an high-speed external clock source, and under ambient temperature and supply voltage conditions summarized in Table10. Table 21. High-speed external user clock characteristics Symbol Parameter Conditions Min Typ Max Unit User external clock source f 1 8 25 MHz HSE_ext frequency(1) OSC_IN input pin high level V 0.7V - V HSEH voltage DD DD V OSC_IN input pin low level V - V - 0.3V HSEL voltage SS DD t w(HSE) OSC_IN high or low time(1) 5 - - t w(HSE) ns t r(HSE) OSC_IN rise or fall time(1) - - 20 t f(HSE) DocID14610 Rev 9 51/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 21. High-speed external user clock characteristics Symbol Parameter Conditions Min Typ Max Unit C OSC_IN input capacitance(1) - - 5 - pF in(HSE) DuCy Duty cycle - 45 - 55 % (HSE) I OSC_IN Input leakage current V ≤ V ≤ V - - ±1 µA L SS IN DD 1. Guaranteed by design, not tested in production Low-speed external user clock generated from an external source The characteristics given in Table22 result from tests performed using an low-speed external clock source, and under ambient temperature and supply voltage conditions summarized in Table10. Table 22. Low-speed user external clock characteristics Symbol Parameter Conditions Min Typ Max Unit User external clock source f - - 32.768 1000 kHz LSE_ext frequency(1) OSC32_IN input pin high V - 0.7V - V LSEH level voltage DD DD V OSC32_IN input pin low level V - V - 0.3V LSEL voltage SS DD t w(LSE) OSC32_IN high or low time(1) - 450 - - t w(LSE) ns t r(LSE) OSC32_IN rise or fall time(1) - - - 50 t f(LSE) OSC32_IN input C - - 5 - pF in(LSE) capacitance(1) DuCy Duty cycle - 30 - 70 % (LSE) OSC32_IN Input leakage I V ≤ V ≤ V - - ±1 µA L current SS IN DD 1. Guaranteed by design, not tested in production. 52/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 17. High-speed external clock source AC timing diagram (cid:57)(cid:43)(cid:54)(cid:40)(cid:43) (cid:28)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:57)(cid:43)(cid:54)(cid:40)(cid:47) (cid:87)(cid:85)(cid:11)(cid:43)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:43)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:43)(cid:54)(cid:40)(cid:12) (cid:87) (cid:55)(cid:43)(cid:54)(cid:40) (cid:40)(cid:91)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79)(cid:70)(cid:79)(cid:82)(cid:70)(cid:78)(cid:3)(cid:86)(cid:82)(cid:88)(cid:85)(cid:70)(cid:72) (cid:73)(cid:43)(cid:54)(cid:40)(cid:66)(cid:72)(cid:91)(cid:87) (cid:44)(cid:47) (cid:50)(cid:54)(cid:38)(cid:66)(cid:44)(cid:49) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:26)(cid:69) Figure 18. Low-speed external clock source AC timing diagram (cid:57)(cid:47)(cid:54)(cid:40)(cid:43) (cid:28)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:57)(cid:47)(cid:54)(cid:40)(cid:47) (cid:87)(cid:85)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:73)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87)(cid:58)(cid:11)(cid:47)(cid:54)(cid:40)(cid:12) (cid:87) (cid:55)(cid:47)(cid:54)(cid:40) (cid:40)(cid:70)(cid:79)(cid:91)(cid:82)(cid:87)(cid:70)(cid:72)(cid:78)(cid:85)(cid:3)(cid:81)(cid:86)(cid:68)(cid:82)(cid:79)(cid:88)(cid:85)(cid:70)(cid:72) (cid:73)(cid:47)(cid:54)(cid:40)(cid:66)(cid:72)(cid:91)(cid:87) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:44)(cid:47) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:23)(cid:19)(cid:70) DocID14610 Rev 9 53/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE High-speed external clock generated from a crystal/ceramic resonator The high-speed external (HSE) clock can be supplied with a 4 to 16 MHz crystal/ceramic resonator oscillator. All the information given in this paragraph are based on characterization results obtained with typical external components specified in Table23. In the application, the resonator and the load capacitors have to be placed as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. Refer to the crystal resonator manufacturer for more details on the resonator characteristics (frequency, package, accuracy). Table 23. HSE 4-16 MHz oscillator characteristics(1)(2) Symbol Parameter Conditions Min Typ Max Unit f Oscillator frequency - 4 8 16 MHz OSC_IN R Feedback resistor - - 200 - kΩ F Recommended load capacitance C versus equivalent serial R = 30 Ω - 30 - pF S resistance of the crystal (R )(3) S V = 3.3 V DD i HSE driving current V = V with 30 pF - - 1 mA 2 IN SS load g Oscillator transconductance Startup 25 - - mA/V m t (4) Startup time V is stabilized - 2 - ms SU(HSE) DD 1. Resonator characteristics given by the crystal/ceramic resonator manufacturer. 2. Guaranteed by characterization results, not tested in production. 3. The relatively low value of the RF resistor offers a good protection against issues resulting from use in a humid environment, due to the induced leakage and the bias condition change. However, it is recommended to take this point into account if the MCU is used in tough humidity conditions. 4. t is the startup time measured from the moment it is enabled (by software) to a stabilized 8 MHz SU(HSE) oscillation is reached. This value is measured for a standard crystal resonator and it can vary significantly with the crystal manufacturer For C and C , it is recommended to use high-quality external ceramic capacitors in the L1 L2 5pF to 25pF range (typ.), designed for high-frequency applications, and selected to match the requirements of the crystal or resonator (see Figure19). C and C are usually the L1 L2 same size. The crystal manufacturer typically specifies a load capacitance which is the series combination of C and C . PCB and MCU pin capacitance must be included (10pF L1 L2 can be used as a rough estimate of the combined pin and board capacitance) when sizing C and C . Refer to the application note AN2867 “Oscillator design guide for ST L1 L2 microcontrollers” available from the ST website www.st.com. 54/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 19. Typical application with an 8 MHz crystal (cid:53)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75) (cid:76)(cid:81)(cid:87)(cid:72)(cid:74)(cid:85)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:70)(cid:68)(cid:83)(cid:68)(cid:70)(cid:76)(cid:87)(cid:82)(cid:85)(cid:86) (cid:38)(cid:47)(cid:20) (cid:50)(cid:54)(cid:38)(cid:66)(cid:44)(cid:49) (cid:73)(cid:43)(cid:54)(cid:40) (cid:37)(cid:76)(cid:68)(cid:86)(cid:3) (cid:27)(cid:3)(cid:48)(cid:43)(cid:93) (cid:53)(cid:41) (cid:70)(cid:82)(cid:81)(cid:87)(cid:85)(cid:82)(cid:79)(cid:79)(cid:72)(cid:71) (cid:85)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85) (cid:74)(cid:68)(cid:76)(cid:81) (cid:38)(cid:47)(cid:21) (cid:53)(cid:40)(cid:59)(cid:55)(cid:11)(cid:20)(cid:12)(cid:3) (cid:50)(cid:54)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:27)(cid:69) 1. R value depends on the crystal characteristics. EXT Low-speed external clock generated from a crystal/ceramic resonator The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic resonator oscillator. All the information given in this paragraph are based on characterization results obtained with typical external components specified in Table24. In the application, the resonator and the load capacitors have to be placed as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. Refer to the crystal resonator manufacturer for more details on the resonator characteristics (frequency, package, accuracy). Table 24. LSE oscillator characteristics (f = 32.768 kHz)(1) (2) LSE Symbol Parameter Conditions Min Typ Max Unit R Feedback resistor - - - 5 - MΩ F Recommended load capacitance C versus equivalent serial R = 30 KΩ - - - 15 pF S resistance of the crystal (R ) S V = 3.3 V I LSE driving current DD - - - 1.4 µA 2 V = V IN SS g Oscillator transconductance - - 5 - - µA/V m T = 50 °C - 1.5 - A T = 25 °C - 2.5 - A T = 10 °C - 4 - A t (3) Startup time VDD is TA = 0 °C - 6 - s SU(LSE) stabilized T = -10 °C - 10 - A T = -20 °C - 17 - A T = -30 °C - 32 - A T = -40 °C - 60 - A 1. Guaranteed by characterization results, not tested in production. 2. Refer to the note and caution paragraphs below the table, and to the application note AN2867 “Oscillator design guide for ST microcontrollers”. 3. t is the startup time measured from the moment it is enabled (by software) to a stabilized 32.768kHz oscillation is SU(LSE) reached. This value is measured for a standard crystal and it can vary significantly with the crystal manufacturer DocID14610 Rev 9 55/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Note: For C and C , it is recommended to use high-quality ceramic capacitors in the 5 pF to L1 L2 15pF range selected to match the requirements of the crystal or resonator. C and C are L1 L2 usually the same size. The crystal manufacturer typically specifies a load capacitance which is the series combination of C and C . L1 L2 Load capacitance C has the following formula: C = C x C / (C + C ) + C where L L L1 L2 L1 L2 stray C is the pin capacitance and board or trace PCB-related capacitance. Typically, it is stray between 2 pF and 7 pF. Caution: To avoid exceeding the maximum value of C and C (15 pF) it is strongly recommended L1 L2 to use a resonator with a load capacitance C ≤ 7 pF. Never use a resonator with a load L capacitance of 12.5 pF. Example: if you choose a resonator with a load capacitance of C = 6 pF, and C = 2 pF, L stray then C = C = 8 pF. L1 L2 Figure 20. Typical application with a 32.768 kHz crystal (cid:53)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85)(cid:3)(cid:90)(cid:76)(cid:87)(cid:75) (cid:76)(cid:81)(cid:87)(cid:72)(cid:74)(cid:85)(cid:68)(cid:87)(cid:72)(cid:71)(cid:3)(cid:70)(cid:68)(cid:83)(cid:68)(cid:70)(cid:76)(cid:87)(cid:82)(cid:85)(cid:86) (cid:38)(cid:47)(cid:20) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:44)(cid:49) (cid:73)(cid:47)(cid:54)(cid:40) (cid:37)(cid:76)(cid:68)(cid:86)(cid:3) (cid:22)(cid:21)(cid:17)(cid:26)(cid:25)(cid:27)(cid:3)(cid:46)(cid:43)(cid:93) (cid:53)(cid:41) (cid:70)(cid:82)(cid:81)(cid:87)(cid:85)(cid:82)(cid:79)(cid:79)(cid:72)(cid:71) (cid:85)(cid:72)(cid:86)(cid:82)(cid:81)(cid:68)(cid:87)(cid:82)(cid:85) (cid:74)(cid:68)(cid:76)(cid:81) (cid:50)(cid:54)(cid:38)(cid:22)(cid:21)(cid:66)(cid:50)(cid:56)(cid:55) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:38)(cid:47)(cid:21) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:21)(cid:28)(cid:69) 5.3.7 Internal clock source characteristics The parameters given in Table25 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD High-speed internal (HSI) RC oscillator Table 25. HSI oscillator characteristics(1) Symbol Parameter Conditions Min Typ Max Unit f Frequency - - 8 - MHz HSI DuCy Duty cycle - 45 - 55 % (HSI) User-trimmed with the RCC_CR - - 1(3) % register(2) T = –40 to 105°C –2 - 2.5 % Accuracy of the HSI A ACC HSI oscillator Factory- TA = –10 to 85°C –1.5 - 2.2 % calibrated(4) T = 0 to 70°C –1.3 - 2 % A T = 25°C –1.1 - 1.8 % A HSI oscillator startup t (4) - 1 - 2 µs su(HSI) time HSI oscillator power I (4) - - 80 100 µA DD(HSI) consumption 1. V = 3.3 V, T = –40 to 85 °C unless otherwise specified. DD A 56/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics 2. Refer to application note AN2868 “STM32F10xxx internal RC oscillator (HSI) calibration” available from the ST website www.st.com 3. Guaranteed by design, not tested in production. 4. Guaranteed by characterization results, not tested in production. Low-speed internal (LSI) RC oscillator Table 26. LSI oscillator characteristics (1) Symbol Parameter Min Typ Max Unit f (2) Frequency 30 40 60 kHz LSI t (3) LSI oscillator startup time - - 85 µs su(LSI) I (3) LSI oscillator power consumption - 0.65 1.2 µA DD(LSI) 1. V = 3 V, T = –40 to 85 °C unless otherwise specified. DD A 2. Guaranteed by characterization results, not tested in production. 3. Guaranteed by design, not tested in production. Wakeup time from low-power mode The wakeup times given in Table27 are measured on a wakeup phase with an 8-MHz HSI RC oscillator. The clock source used to wake up the device depends from the current operating mode: • Stop or Standby mode: the clock source is the RC oscillator • Sleep mode: the clock source is the clock that was set before entering Sleep mode. All timings are derived from tests performed under ambient temperature and V supply DD voltage conditions summarized in Table10. Table 27. Low-power mode wakeup timings Symbol Parameter Typ Unit t (1) Wakeup from Sleep mode 1.8 µs WUSLEEP Wakeup from Stop mode (regulator in run mode) 3.6 t (1) µs WUSTOP Wakeup from Stop mode (regulator in low-power mode) 5.4 t (1) Wakeup from Standby mode 50 µs WUSTDBY 1. The wakeup times are measured from the wakeup event to the point at which the user application code reads the first instruction. DocID14610 Rev 9 57/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5.3.8 PLL characteristics The parameters given in Table28 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in Table10. DD Table 28. PLL characteristics Value Symbol Parameter Unit Min(1) Typ Max(1) PLL input clock(2) 1 8.0 25 MHz f PLL_IN PLL input clock duty cycle 40 - 60 % f PLL multiplier output clock 16 - 36 MHz PLL_OUT t PLL lock time - - 200 µs LOCK Jitter Cycle-to-cycle jitter - - 300 ps 1. Guaranteed by characterization results, not tested in production. 2. Take care of using the appropriate multiplier factors so as to have PLL input clock values compatible with the range defined by f . PLL_OUT 5.3.9 Memory characteristics Flash memory The characteristics are given at T = –40 to 85°C unless otherwise specified. A Table 29. Flash memory characteristics Symbol Parameter Conditions Min Typ Max(1) Unit t 16-bit programming time T = –40 to +85 °C 40 52.5 70 µs prog A t Page (2 KB) erase time T = –40 to +85 °C 20 - 40 ms ERASE A t Mass erase time T = –40 to +85 °C 20 - 40 ms ME A Read mode f = 36 MHz with 1 - - 28 mA HCLK wait state, V = 3.3V DD Write mode f = 36 MHz, V = - - 7 mA HCLK DD I Supply current 3.3V DD Erase mode f = 36 MHz, V = - - 5 mA HCLK DD 3.3V Power-down mode / Halt, - - 50 µA V = 3.0 to 3.6V DD V Programming voltage 2 - 3.6 V prog 1. Guaranteed by design, not tested in production. 58/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 30. Flash memory endurance and data retention Value Symbol Parameter Conditions Unit Min(1) N Endurance T = –40 °C to 85 °C 10 kcycles END A T = 85 °C, 1 kcycle(2) 30 A t Data retention Years RET T = 55 °C, 10 kcycle(2) 20 A 1. Guaranteed by characterization results, not tested in production. 2. Cycling performed over the whole temperature range. 5.3.10 FSMC characteristics Asynchronous waveforms and timings Figure21 through Figure24 represent asynchronous waveforms and Table31 through Table34 provide the corresponding timings. The results shown in these tables are obtained with the following FSMC configuration: • AddressSetupTime = 0 • AddressHoldTime = 1 • DataSetupTime = 1 DocID14610 Rev 9 59/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 21. Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms (cid:87) (cid:90)(cid:11)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:50)(cid:40)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:40)(cid:66)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:66)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:87) (cid:89)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87) (cid:75)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87) (cid:86)(cid:88)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:68)(cid:87)(cid:68) (cid:87) (cid:89)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87) (cid:90)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:11)(cid:20)(cid:12) (cid:48)(cid:54)(cid:20)(cid:27)(cid:24)(cid:27)(cid:25)(cid:57)(cid:20) 1. Mode 2/B, C and D only. In Mode 1, FSMC_NADV is not used. Note: FSMC_BusTurnAroundDuration = 0. Table 31. Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings(1) (2) Symbol Parameter Min Max Unit t FSMC_NE low time 5t – 1.5 5t + 2 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NOE low 0.5 1.5 ns v(NOE_NE) t FSMC_NOE low time 5t – 1.5 5t + 1.5 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NE high hold time –1.5 - ns h(NE_NOE) t FSMC_NEx low to FSMC_A valid - 7 ns v(A_NE) t Address hold time after FSMC_NOE high 0.1 - ns h(A_NOE) t FSMC_NEx low to FSMC_BL valid - 0 ns v(BL_NE) t FSMC_BL hold time after FSMC_NOE high 0 - ns h(BL_NOE) t Data to FSMC_NEx high setup time 2t + 25 - ns su(Data_NE) HCLK t Data to FSMC_NOEx high setup time 2t + 25 - ns su(Data_NOE) HCLK t Data hold time after FSMC_NOE high 0 - ns h(Data_NOE) 60/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 31. Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings(1) (2) Symbol Parameter Min Max Unit t Data hold time after FSMC_NEx high 0 - ns h(Data_NE) t FSMC_NEx low to FSMC_NADV low - 5 ns v(NADV_NE) t FSMC_NADV low time - t + 1.5 ns w(NADV) HCLK 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 22. Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms (cid:87)(cid:90)(cid:11)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:40)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:87)(cid:89)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:49)(cid:37)(cid:47) (cid:87)(cid:89)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:68)(cid:87)(cid:68) (cid:87)(cid:89)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:28)(cid:19) 1. Mode 2/B, C and D only. In Mode 1, FSMC_NADV is not used. Table 32. Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 3t – 1 3t + 2 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NWE low t – 0.5 t + 1.5 ns v(NWE_NE) HCLK HCLK t FSMC_NWE low time t – 0.5 t + 1.5 ns w(NWE) HCLK HCLK t FSMC_NWE high to FSMC_NE high hold time t - ns h(NE_NWE) HCLK t FSMC_NEx low to FSMC_A valid - 7.5 ns v(A_NE) t Address hold time after FSMC_NWE high t - ns h(A_NWE) HCLK t FSMC_NEx low to FSMC_BL valid - 1.5 ns v(BL_NE) t FSMC_BL hold time after FSMC_NWE high t – 0.5 - ns h(BL_NWE) HCLK t FSMC_NEx low to Data valid - t + 7 ns v(Data_NE) HCLK DocID14610 Rev 9 61/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 32. Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings(1)(2) Symbol Parameter Min Max Unit t Data hold time after FSMC_NWE high t - ns h(Data_NWE) HCLK t FSMC_NEx low to FSMC_NADV low - 5.5 ns v(NADV_NE) t FSMC_NADV low time - t + 1.5 ns w(NADV) HCLK 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. Figure 23. Asynchronous multiplexed NOR/PSRAM read waveforms (cid:84)(cid:87)(cid:8)(cid:46)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37) (cid:84)(cid:86)(cid:8)(cid:46)(cid:47)(cid:37)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:46)(cid:37)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37) (cid:84)(cid:87)(cid:8)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:86)(cid:8)(cid:33)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:33)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:17)(cid:22)(cid:61) (cid:33)(cid:68)(cid:68)(cid:82)(cid:69)(cid:83)(cid:83) (cid:84)(cid:86)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:34)(cid:44)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44)(cid:59)(cid:17)(cid:26)(cid:16)(cid:61) (cid:46)(cid:34)(cid:44) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:86)(cid:8)(cid:33)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:36)(cid:65)(cid:84)(cid:65)(cid:63)(cid:46)(cid:47)(cid:37)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:33)(cid:68)(cid:68)(cid:82)(cid:69)(cid:83)(cid:83) (cid:36)(cid:65)(cid:84)(cid:65) (cid:84)(cid:86)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:63)(cid:46)(cid:37)(cid:9) (cid:84)(cid:72)(cid:8)(cid:33)(cid:36)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54)(cid:9) (cid:84)(cid:87)(cid:8)(cid:46)(cid:33)(cid:36)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:25)(cid:18)(cid:66) Table 33. Asynchronous multiplexed NOR/PSRAM read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 7t – 2 7t + 2 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NOE low 3t – 0.5 3t + 1.5 ns v(NOE_NE) HCLK HCLK t FSMC_NOE low time 4t – 1 4t + 2 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NE high hold time –1 - ns h(NE_NOE) t FSMC_NEx low to FSMC_A valid - 0 ns v(A_NE) t FSMC_NEx low to FSMC_NADV low 3 5 ns v(NADV_NE) t FSMC_NADV low time t –1.5 t + 1.5 ns w(NADV) HCLK HCLK FSMC_AD (address) valid hold time after t t - ns h(AD_NADV) FSMC_NADV high HCLK 62/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 33. Asynchronous multiplexed NOR/PSRAM read timings(1)(2) (continued) Symbol Parameter Min Max Unit t Address hold time after FSMC_NOE high t - ns h(A_NOE) HCLK t FSMC_BL hold time after FSMC_NOE high 0 - ns h(BL_NOE) t FSMC_NEx low to FSMC_BL valid - 0 ns v(BL_NE) t Data to FSMC_NEx high setup time 2t + 24 - ns su(Data_NE) HCLK t Data to FSMC_NOE high setup time 2t + 25 - ns su(Data_NOE) HCLK t Data hold time after FSMC_NEx high 0 - ns h(Data_NE) t Data hold time after FSMC_NOE high 0 - ns h(Data_NOE) 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. DocID14610 Rev 9 63/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 24. Asynchronous multiplexed NOR/PSRAM write waveforms (cid:87)(cid:90)(cid:11)(cid:49)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:40)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:20)(cid:25)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:87)(cid:89)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:37)(cid:47)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:37)(cid:47)(cid:62)(cid:20)(cid:29)(cid:19)(cid:64) (cid:49)(cid:37)(cid:47) (cid:87)(cid:89)(cid:11)(cid:36)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:75)(cid:11)(cid:39)(cid:68)(cid:87)(cid:68)(cid:66)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:71)(cid:71)(cid:85)(cid:72)(cid:86)(cid:86) (cid:39)(cid:68)(cid:87)(cid:68) (cid:87)(cid:89)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:66)(cid:49)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:36)(cid:39)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:20)(cid:37) Table 34. Asynchronous multiplexed NOR/PSRAM write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_NE low time 5t – 1 5t + 2 ns w(NE) HCLK HCLK t FSMC_NEx low to FSMC_NWE low 1t 1t + 1 ns v(NWE_NE) HCLK HCLK t FSMC_NWE low time 3t – 1 2 ns w(NWE) HCLK t FSMC_NWE high to FSMC_NE high hold time t – 1 - ns h(NE_NWE) HCLK t FSMC_NEx low to FSMC_A valid - 7 ns v(A_NE) t FSMC_NEx low to FSMC_NADV low 3 5 ns v(NADV_NE) t FSMC_NADV low time t – 1 t + 1 ns w(NADV) HCLK HCLK FSMC_AD (address) valid hold time after t t – 3 - ns h(AD_NADV) FSMC_NADV high HCLK t Address hold time after FSMC_NWE high 1t - ns h(A_NWE) HCLK t FSMC_NEx low to FSMC_BL valid - 1.6 ns v(BL_NE) t FSMC_BL hold time after FSMC_NWE high t – 1.5 - ns h(BL_NWE) HCLK t FSMC_NADV high to Data valid - t + 1.5 ns v(Data_NADV) HCLK t Data hold time after FSMC_NWE high t – 5 - ns h(Data_NWE) HCLK 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production.. 64/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Synchronous waveforms and timings Figure25 through Figure28 represent synchronous waveforms and Table36 through Table38 provide the corresponding timings. The results shown in these tables are obtained with the following FSMC configuration: • BurstAccessMode = FSMC_BurstAccessMode_Enable; • MemoryType = FSMC_MemoryType_CRAM; • WriteBurst = FSMC_WriteBurst_Enable; • CLKDivision = 1; (0 is not supported, see the STM32F10xxx reference manual) • DataLatency = 1 for NOR Flash; DataLatency = 0 for PSRAM Figure 25. Synchronous multiplexed NOR/PSRAM read timings (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:37)(cid:56)(cid:54)(cid:55)(cid:56)(cid:53)(cid:49)(cid:3)(cid:32)(cid:3)(cid:19) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:38)(cid:47)(cid:46) (cid:39)(cid:68)(cid:87)(cid:68)(cid:3)(cid:79)(cid:68)(cid:87)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3)(cid:32)(cid:3)(cid:19) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:44)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:20)(cid:25)(cid:64) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:50)(cid:40)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:50)(cid:40)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:44)(cid:57)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:20) (cid:39)(cid:21) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:20)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:19)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:22)(cid:75) DocID14610 Rev 9 65/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 35. Synchronous multiplexed NOR/PSRAM read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 55.5 - ns w(CLK) t FSMC_CLK low to FSMC_NEx low (x = 0...2) - 1.5 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x = 0...2) 2 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 4 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 5 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x = 16...25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x = 16...25) 2 - ns d(CLKL-AIV) t FSMC_CLK high to FSMC_NOE low - 1 ns d(CLKH-NOEL) t FSMC_CLK low to FSMC_NOE high 0.5 - ns d(CLKL-NOEH) t FSMC_CLK low to FSMC_AD[15:0] valid - 12 ns d(CLKL-ADV) t FSMC_CLK low to FSMC_AD[15:0] invalid 0 - ns d(CLKL-ADIV) FSMC_A/D[15:0] valid data before FSMC_CLK t 6 - ns su(ADV-CLKH) high t FSMC_A/D[15:0] valid data after FSMC_CLK high 0 - ns h(CLKH-ADV) t FSMC_NWAIT valid before FSMC_CLK high 8 - ns su(NWAITV-CLKH) t FSMC_NWAIT valid after FSMC_CLK high 2 - ns h(CLKH-NWAITV) 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production.. 66/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 26. Synchronous multiplexed PSRAM write timings (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:34)(cid:53)(cid:51)(cid:52)(cid:53)(cid:50)(cid:46)(cid:0)(cid:29)(cid:0)(cid:16) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:35)(cid:44)(cid:43) (cid:36)(cid:65)(cid:84)(cid:65)(cid:0)(cid:76)(cid:65)(cid:84)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:29)(cid:0)(cid:16) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37)(cid:88) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:41)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:17)(cid:22)(cid:61) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:55)(cid:37)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:37) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:36)(cid:41)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:36)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:36)(cid:65)(cid:84)(cid:65)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:33)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:17) (cid:36)(cid:18) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:16)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:34)(cid:44)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:34)(cid:44) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:25)(cid:18)(cid:71) DocID14610 Rev 9 67/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 36. Synchronous multiplexed PSRAM write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 55.5 - ns w(CLK) t FSMC_CLK low to FSMC_Nex low (x = 0...2) - 2 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x = 0...2) 2 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 4 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 5 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x = 16...25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x = 16...25) 2 - ns d(CLKL-AIV) t FSMC_CLK low to FSMC_NWE low - 1 ns d(CLKL-NWEL) t FSMC_CLK low to FSMC_NWE high 1 - ns d(CLKL-NWEH) t FSMC_CLK low to FSMC_AD[15:0] valid - 12 ns d(CLKL-ADV) t FSMC_CLK low to FSMC_AD[15:0] invalid 3 - ns d(CLKL-ADIV) t FSMC_A/D[15:0] valid after FSMC_CLK low - 6 ns d(CLKL-Data) t FSMC_NWAIT valid before FSMC_CLK high 7 - ns su(NWAITV-CLKH) t FSMC_NWAIT valid after FSMC_CLK high 2 - ns h(CLKH-NWAITV) t FSMC_CLK low to FSMC_NBL high 1 - ns d(CLKL-NBLH) 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. 68/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 27. Synchronous non-multiplexed NOR/PSRAM read timings (cid:34)(cid:53)(cid:51)(cid:52)(cid:53)(cid:50)(cid:46)(cid:0)(cid:29)(cid:0)(cid:16) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:84)(cid:87)(cid:8)(cid:35)(cid:44)(cid:43)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:35)(cid:44)(cid:43) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:37)(cid:88)(cid:40)(cid:9) (cid:36)(cid:65)(cid:84)(cid:65)(cid:0)(cid:76)(cid:65)(cid:84)(cid:69)(cid:78)(cid:67)(cid:89)(cid:0)(cid:29)(cid:0)(cid:16) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:37)(cid:88) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:33)(cid:36)(cid:54)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:33)(cid:36)(cid:54) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:54)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:33)(cid:41)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:33)(cid:59)(cid:18)(cid:21)(cid:26)(cid:16)(cid:61) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:47)(cid:37)(cid:44)(cid:9) (cid:84)(cid:68)(cid:8)(cid:35)(cid:44)(cid:43)(cid:44)(cid:13)(cid:46)(cid:47)(cid:37)(cid:40)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:47)(cid:37) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:36)(cid:54)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:36)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:36)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:36)(cid:59)(cid:17)(cid:21)(cid:26)(cid:16)(cid:61) (cid:36)(cid:17) (cid:36)(cid:18) (cid:36)(cid:19) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:17)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:38)(cid:51)(cid:45)(cid:35)(cid:63)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52) (cid:8)(cid:55)(cid:33)(cid:41)(cid:52)(cid:35)(cid:38)(cid:39)(cid:0)(cid:29)(cid:0)(cid:16)(cid:66)(cid:12)(cid:0)(cid:55)(cid:33)(cid:41)(cid:52)(cid:48)(cid:47)(cid:44)(cid:0)(cid:11)(cid:0)(cid:16)(cid:66)(cid:9) (cid:84)(cid:83)(cid:85)(cid:8)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:13)(cid:35)(cid:44)(cid:43)(cid:40)(cid:9) (cid:84)(cid:72)(cid:8)(cid:35)(cid:44)(cid:43)(cid:40)(cid:13)(cid:46)(cid:55)(cid:33)(cid:41)(cid:52)(cid:54)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:24)(cid:25)(cid:20)(cid:71) Table 37. Synchronous non-multiplexed NOR/PSRAM read timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 55.5 - ns w(CLK) t FSMC_CLK low to FSMC_NEx low (x = 0...2) - 1.5 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x = 0...2) 2 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 4 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 5 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x = 0...25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x = 0...25) 4 - ns d(CLKL-AIV) t FSMC_CLK high to FSMC_NOE low - 1.5 ns d(CLKH-NOEL) t FSMC_CLK low to FSMC_NOE high 1.5 - ns d(CLKL-NOEH) t FSMC_D[15:0] valid data before FSMC_CLK high 6.5 - ns su(DV-CLKH) t FSMC_D[15:0] valid data after FSMC_CLK high 7 - ns h(CLKH-DV) t FSMC_NWAIT valid before FSMC_SMCLK high 7 - ns su(NWAITV-CLKH) t FSMC_NWAIT valid after FSMC_CLK high 2 - ns h(CLKH-NWAITV) 1. C = 15 pF. L DocID14610 Rev 9 69/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 2. Guaranteed by characterization results, not tested in production. Figure 28. Synchronous non-multiplexed PSRAM write timings (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:87)(cid:90)(cid:11)(cid:38)(cid:47)(cid:46)(cid:12) (cid:37)(cid:56)(cid:54)(cid:55)(cid:56)(cid:53)(cid:49)(cid:3)(cid:32)(cid:3)(cid:19) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:38)(cid:47)(cid:46) (cid:39)(cid:68)(cid:87)(cid:68)(cid:3)(cid:79)(cid:68)(cid:87)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3)(cid:32)(cid:3)(cid:19) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:40)(cid:91)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:40)(cid:91) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:36)(cid:39)(cid:57)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:36)(cid:39)(cid:57) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:44)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:21)(cid:24)(cid:29)(cid:20)(cid:25)(cid:64) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:50)(cid:40)(cid:47)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:49)(cid:50)(cid:40)(cid:43)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:44)(cid:57)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:71)(cid:11)(cid:38)(cid:47)(cid:46)(cid:47)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:36)(cid:39)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:36)(cid:39)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:36)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:39)(cid:20) (cid:39)(cid:21) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:20)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55) (cid:11)(cid:58)(cid:36)(cid:44)(cid:55)(cid:38)(cid:41)(cid:42)(cid:3)(cid:32)(cid:3)(cid:19)(cid:69)(cid:15)(cid:3)(cid:58)(cid:36)(cid:44)(cid:55)(cid:51)(cid:50)(cid:47)(cid:3)(cid:14)(cid:3)(cid:19)(cid:69)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:16)(cid:38)(cid:47)(cid:46)(cid:43)(cid:12) (cid:87)(cid:75)(cid:11)(cid:38)(cid:47)(cid:46)(cid:43)(cid:16)(cid:49)(cid:58)(cid:36)(cid:44)(cid:55)(cid:57)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:22)(cid:75) Table 38. Synchronous non-multiplexed PSRAM write timings(1)(2) Symbol Parameter Min Max Unit t FSMC_CLK period 55.5 - ns w(CLK) t FSMC_CLK low to FSMC_NEx low (x = 0...2) - 2 ns d(CLKL-NExL) t FSMC_CLK low to FSMC_NEx high (x = 0...2) 2 - ns d(CLKL-NExH) t FSMC_CLK low to FSMC_NADV low - 4 ns d(CLKL-NADVL) t FSMC_CLK low to FSMC_NADV high 5 - ns d(CLKL-NADVH) t FSMC_CLK low to FSMC_Ax valid (x = 16...25) - 0 ns d(CLKL-AV) t FSMC_CLK low to FSMC_Ax invalid (x = 16...25) 2 - ns d(CLKL-AIV) t FSMC_CLK low to FSMC_NWE low - 1 ns d(CLKL-NWEL) t FSMC_CLK low to FSMC_NWE high 1 - ns d(CLKL-NWEH) t FSMC_D[15:0] valid data after FSMC_CLK low - 6 ns d(CLKL-Data) t FSMC_NWAIT valid before FSMC_CLK high 7 - ns su(NWAITV-CLKH) 70/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 38. Synchronous non-multiplexed PSRAM write timings(1)(2) (continued) Symbol Parameter Min Max Unit t FSMC_NWAIT valid after FSMC_CLK high 2 - ns h(CLKH-NWAITV) t FSMC_CLK low to FSMC_NBL high 1 - ns d(CLKL-NBLH) 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. PC Card/CompactFlash controller waveforms and timings Figure29 through Figure34 represent synchronous waveforms and Table39 provides the corresponding timings. The results shown in this table are obtained with the following FSMC configuration: • COM.FSMC_SetupTime = 0x04; • COM.FSMC_WaitSetupTime = 0x07; • COM.FSMC_HoldSetupTime = 0x04; • COM.FSMC_HiZSetupTime = 0x00; • ATT.FSMC_SetupTime = 0x04; • ATT.FSMC_WaitSetupTime = 0x07; • ATT.FSMC_HoldSetupTime = 0x04; • ATT.FSMC_HiZSetupTime = 0x00; • IO.FSMC_SetupTime = 0x04; • IO.FSMC_WaitSetupTime = 0x07; • IO.FSMC_HoldSetupTime = 0x04; • IO.FSMC_HiZSetupTime = 0x00; • TCLRSetupTime = 0; • TARSetupTime = 0; DocID14610 Rev 9 71/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 29. PC Card/CompactFlash controller waveforms for common memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21)(cid:11)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:87)(cid:87)(cid:71)(cid:71)(cid:11)(cid:11)(cid:49)(cid:49)(cid:53)(cid:44)(cid:50)(cid:40)(cid:53)(cid:42)(cid:39)(cid:16)(cid:49)(cid:16)(cid:49)(cid:38)(cid:38)(cid:40)(cid:40)(cid:91)(cid:91)(cid:12)(cid:12) (cid:87)(cid:87)(cid:87)(cid:75)(cid:75)(cid:75)(cid:11)(cid:11)(cid:11)(cid:49)(cid:49)(cid:49)(cid:38)(cid:38)(cid:38)(cid:40)(cid:40)(cid:40)(cid:91)(cid:91)(cid:91)(cid:16)(cid:16)(cid:16)(cid:49)(cid:49)(cid:49)(cid:44)(cid:53)(cid:44)(cid:50)(cid:50)(cid:40)(cid:58)(cid:53)(cid:42)(cid:39)(cid:53)(cid:12)(cid:12)(cid:3)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:24)(cid:69) 1. FSMC_NCE4_2 remains high (inactive during 8-bit access. Figure 30. PC Card/CompactFlash controller waveforms for common memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:87)(cid:87)(cid:71)(cid:71)(cid:11)(cid:11)(cid:49)(cid:49)(cid:53)(cid:44)(cid:50)(cid:40)(cid:53)(cid:42)(cid:39)(cid:16)(cid:49)(cid:16)(cid:49)(cid:38)(cid:38)(cid:40)(cid:40)(cid:23)(cid:23)(cid:66)(cid:66)(cid:20)(cid:20)(cid:12)(cid:12) (cid:87)(cid:87)(cid:87)(cid:75)(cid:75)(cid:75)(cid:11)(cid:11)(cid:11)(cid:49)(cid:49)(cid:49)(cid:38)(cid:38)(cid:38)(cid:40)(cid:40)(cid:40)(cid:23)(cid:23)(cid:23)(cid:66)(cid:66)(cid:66)(cid:20)(cid:20)(cid:20)(cid:16)(cid:16)(cid:16)(cid:49)(cid:49)(cid:49)(cid:53)(cid:44)(cid:44)(cid:50)(cid:50)(cid:40)(cid:53)(cid:58)(cid:42)(cid:39)(cid:53)(cid:12)(cid:12)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:48)(cid:40)(cid:48)(cid:91)(cid:43)(cid:44)(cid:61)(cid:3)(cid:32)(cid:20) (cid:87)(cid:71)(cid:11)(cid:39)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:25)(cid:69) 72/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 31. PC Card/CompactFlash controller waveforms for attribute memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:53)(cid:40)(cid:42)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:53)(cid:40)(cid:42)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:26)(cid:69) 1. Only data bits 0...7 are read (bits 8...15 are disregarded). DocID14610 Rev 9 73/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 32. PC Card/CompactFlash controller waveforms for attribute memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:43)(cid:76)(cid:74)(cid:75) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:53)(cid:40)(cid:42)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:53)(cid:40)(cid:42)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:26)(cid:29)(cid:19)(cid:64)(cid:11)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:27)(cid:69) 1. Only data bits 0...7 are driven (bits 8...15 remains HiZ). Figure 33. PC Card/CompactFlash controller waveforms for I/O space read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:21) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:87)(cid:71)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:16)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:12) (cid:87)(cid:71)(cid:11)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:27)(cid:28)(cid:28)(cid:37) 74/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 34. PC Card/CompactFlash controller waveforms for I/O space write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:87)(cid:89)(cid:11)(cid:49)(cid:38)(cid:40)(cid:91)(cid:16)(cid:36)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:36)(cid:44)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:62)(cid:20)(cid:19)(cid:29)(cid:19)(cid:64) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:53)(cid:40)(cid:42) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:53)(cid:39) (cid:87)(cid:71)(cid:11)(cid:49)(cid:38)(cid:40)(cid:23)(cid:66)(cid:20)(cid:16)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53) (cid:36)(cid:55)(cid:55)(cid:91)(cid:43)(cid:44)(cid:61)(cid:3)(cid:32)(cid:20) (cid:87)(cid:89)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:44)(cid:50)(cid:58)(cid:53)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:19)(cid:69) Ta b le 39. Switching characteristics for PC Card/CF read and write cycles(1)(2) Symbol Parameter Min Max Unit FSMC_NCEx low (x = 4_1/4_2) to FSMC_Ay valid (y = t 0...10) v(NCEx-A) - 0 ns t FSMC_NCE4_1 low (x = 4_1/4_2) to FSMC_Ay valid (y = v(NCE4_1-A) 0...10) FSMC_NCEx high (x = 4_1/4_2) to FSMC_Ax invalid (x = t 0...10) h(NCEx-AI) 2.5 - ns t FSMC_NCE4_1 high (x = 4_1/4_2) to FSMC_Ax invalid (x h(NCE4_1-AI) = 0...10) t FSMC_NCEx low to FSMC_NREG valid d(NREG-NCEx) - 5 ns t FSMC_NCE4_1 low to FSMC_NREG valid d(NREG-NCE4_1) t FSMC_NCEx high to FSMC_NREG invalid h(NCEx-NREG) t + 3 - ns t FSMC_NCE4_1 high to FSMC_NREG invalid HCLK h(NCE4_1-NREG) t FSMC_NCE4_1 low to FSMC_NOE low - 5t + 2 ns d(NCE4_1-NOE) HCLK t FSMC_NOE low width 8t –1.5 8t + 1 ns w(NOE) HCLK HCLK t FSMC_NOE high to FSMC_NCE4_1 high 5t + 2 - ns d(NOE-NCE4_1 HCLK t FSMC_D[15:0] valid data before FSMC_NOE high 25 - ns su(D-NOE) t FSMC_D[15:0] valid data after FSMC_NOE high 15 - ns h(NOE-D) t FSMC_NWE low width 8t – 1 8t + 2 ns w(NWE) HCLK HCLK t FSMC_NWE high to FSMC_NCE4_1 high 5t + 2 - ns d(NWE-NCE4_1) HCLK t FSMC_NCE4_1 low to FSMC_NWE low - 5t + 1.5 ns d(NCE4_1-NWE) HCLK t FSMC_NWE low to FSMC_D[15:0] valid - 0 ns v(NWE-D) t FSMC_NWE high to FSMC_D[15:0] invalid 11t - ns h(NWE-D) HCLK DocID14610 Rev 9 75/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 39. Switching characteristics for PC Card/CF read and write cycles(1)(2) (continued) Symbol Parameter Min Max Unit t FSMC_D[15:0] valid before FSMC_NWE high 13t - ns d(D-NWE) HCLK t FSMC_NIOWR low width 8t + 3 - ns w(NIOWR) HCLK t FSMC_NIOWR low to FSMC_D[15:0] valid - 5t +1 ns v(NIOWR-D) HCLK t FSMC_NIOWR high to FSMC_D[15:0] invalid 11t - ns h(NIOWR-D) HCLK t FSMC_NCE4_1 low to FSMC_NIOWR valid - 5t +3ns ns d(NCE4_1-NIOWR) HCLK t FSMC_NCEx high to FSMC_NIOWR invalid h(NCEx-NIOWR) 5t – 5 - ns t FSMC_NCE4_1 high to FSMC_NIOWR invalid HCLK h(NCE4_1-NIOWR) t FSMC_NCEx low to FSMC_NIORD valid d(NIORD-NCEx) - 5t + 2.5 ns t FSMC_NCE4_1 low to FSMC_NIORD valid HCLK d(NIORD-NCE4_1) t FSMC_NCEx high to FSMC_NIORD invalid h(NCEx-NIORD) 5t – 5 - ns t FSMC_NCE4_1 high to FSMC_NIORD invalid HCLK h(NCE4_1-NIORD) t FSMC_D[15:0] valid before FSMC_NIORD high 4.5 - ns su(D-NIORD) t FSMC_D[15:0] valid after FSMC_NIORD high 9 - ns d(NIORD-D) t FSMC_NIORD low width 8t + 2 - ns w(NIORD) HCLK 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. NAND controller waveforms and timings Figure35 through Figure38 represent synchronous waveforms and Table40 provides the corresponding timings. The results shown in this table are obtained with the following FSMC configuration: • COM.FSMC_SetupTime = 0x01; • COM.FSMC_WaitSetupTime = 0x03; • COM.FSMC_HoldSetupTime = 0x02; • COM.FSMC_HiZSetupTime = 0x01; • ATT.FSMC_SetupTime = 0x01; • ATT.FSMC_WaitSetupTime = 0x03; • ATT.FSMC_HoldSetupTime = 0x02; • ATT.FSMC_HiZSetupTime = 0x01; • Bank = FSMC_Bank_NAND; • MemoryDataWidth = FSMC_MemoryDataWidth_16b; • ECC = FSMC_ECC_Enable; • ECCPageSize = FSMC_ECCPageSize_512Bytes; • TCLRSetupTime = 0; • TARSetupTime = 0; 76/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 35. NAND controller waveforms for read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:47)(cid:82)(cid:90) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40)(cid:3)(cid:11)(cid:49)(cid:53)(cid:40)(cid:12) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:20)(cid:69) Figure 36. NAND controller waveforms for write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:47)(cid:82)(cid:90) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40)(cid:3)(cid:11)(cid:49)(cid:53)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:21)(cid:69) Figure 37. NAND controller waveforms for common memory read access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:47)(cid:82)(cid:90) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:87)(cid:90)(cid:11)(cid:49)(cid:50)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:86)(cid:88)(cid:11)(cid:39)(cid:16)(cid:49)(cid:50)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:50)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:20)(cid:21)(cid:69) DocID14610 Rev 9 77/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 38. NAND controller waveforms for common memory write access (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:38)(cid:40)(cid:91) (cid:47)(cid:82)(cid:90) (cid:36)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:26)(cid:12) (cid:38)(cid:47)(cid:40)(cid:3)(cid:11)(cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:36)(cid:20)(cid:25)(cid:12) (cid:87)(cid:71)(cid:11)(cid:36)(cid:47)(cid:40)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:90)(cid:11)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:36)(cid:47)(cid:40)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:58)(cid:40) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:49)(cid:50)(cid:40) (cid:87)(cid:71)(cid:11)(cid:39)(cid:16)(cid:49)(cid:58)(cid:40)(cid:12) (cid:87)(cid:89)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:58)(cid:40)(cid:16)(cid:39)(cid:12) (cid:41)(cid:54)(cid:48)(cid:38)(cid:66)(cid:39)(cid:62)(cid:20)(cid:24)(cid:29)(cid:19)(cid:64) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:20)(cid:22)(cid:69) Table 40. Switching characteristics for NAND Flash read and write cycles(1) Symbol Parameter Min Max Unit t (2) FSMC_D[15:0] valid before FSMC_NWE high 5t + 12 - ns d(D-NWE) HCLK t (2) FSMC_NOE low width 4t – 1.5 4t + 1.5 ns w(NOE) HCLK HCLK FSMC_D[15:0] valid data before FSMC_NOE t (2) 25 - ns su(D-NOE) high t (2) FSMC_D[15:0] valid data after FSMC_NOE high 7 - ns h(NOE-D) t (2) FSMC_NWE low width 4t – 1 4t + 2.5 ns w(NWE) HCLK HCLK t (2) FSMC_NWE low to FSMC_D[15:0] valid - 0 ns v(NWE-D) t (2) FSMC_NWE high to FSMC_D[15:0] invalid 2t + 4ns - ns h(NWE-D) HCLK t (3) FSMC_ALE valid before FSMC_NWE low - 3t + 1.5 ns d(ALE-NWE) HCLK t (3) FSMC_NWE high to FSMC_ALE invalid 3t + 4.5 - ns h(NWE-ALE) HCLK t (3) FSMC_ALE valid before FSMC_NOE low - 3t + 2 ns d(ALE-NOE) HCLK t (3) FSMC_NWE high to FSMC_ALE invalid 3t + 4.5 - ns h(NOE-ALE) HCLK 1. C = 15 pF. L 2. Guaranteed by characterization results, not tested in production. 3. Guaranteed by design, not tested in production. 5.3.11 EMC characteristics Susceptibility tests are performed on a sample basis during device characterization. 78/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Functional EMS (Electromagnetic susceptibility) While a simple application is executed on the device (toggling 2 LEDs through I/O ports), the device is stressed by two electromagnetic events until a failure occurs. The failure is indicated by the LEDs: • Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard. • FTB: A Burst of Fast Transient voltage (positive and negative) is applied to V and DD V through a 100 pF capacitor, until a functional disturbance occurs. This test is SS compliant with the IEC 61000-4-4 standard. A device reset allows normal operations to be resumed. The test results are given in Table41. They are based on the EMS levels and classes defined in application note AN1709. Table 41. EMS characteristics Symbol Parameter Conditions Level/Class V = 3.3 V, LQFP144, Voltage limits to be applied on any I/O pin to DD V T = +25°C, f = 36MHz 2B FESD induce a functional disturbance A HCLK conforms to IEC 61000-4-2 Fast transient voltage burst limits to be V = 3.3 V, LQFP144, DD V applied through 100 pF on V and V T = +25°C, f = 36MHz 4A EFTB DD SS A HCLK pins to induce a functional disturbance conforms to IEC 61000-4-4 Designing hardened software to avoid noise problems EMC characterization and optimization are performed at component level with a typical application environment and simplified MCU software. It should be noted that good EMC performance is highly dependent on the user application and the software in particular. Therefore it is recommended that the user applies EMC software optimization and pre qualification tests in relation with the EMC level requested for his application. Software recommendations The software flowchart must include the management of runaway conditions such as: • Corrupted program counter • Unexpected reset • Critical Data corruption (control registers...) Prequalification trials Most of the common failures (unexpected reset and program counter corruption) can be reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1 second. To complete these trials, ESD stress can be applied directly on the device, over the range of specification values. When unexpected behavior is detected, the software can be hardened to prevent unrecoverable errors occurring (see application note AN1015). DocID14610 Rev 9 79/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Electromagnetic Interference (EMI) The electromagnetic field emitted by the device is monitored while a simple application is executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with IEC61967-2 standard which specifies the test board and the pin loading. Table 42. EMI characteristics Max vs. [f /f ] Monitored HSE HCLK Symbol Parameter Conditions Unit frequency band 8/36 MHz 0.1 MHz to 30 MHz 8 V = 3.3 V, T = 25°C, DD A 30 MHz to 130 MHz 27 dBµV LQFP144 package S Peak level EMI compliant with 130 MHz to 1 GHz 26 IEC 61967-2 SAE EMI Level 4 - 5.3.12 Absolute maximum ratings (electrical sensitivity) Based on three different tests (ESD, LU) using specific measurement methods, the device is stressed in order to determine its performance in terms of electrical sensitivity. Electrostatic discharge (ESD) Electrostatic discharges (a positive then a negative pulse separated by 1 second) are applied to the pins of each sample according to each pin combination. The sample size depends on the number of supply pins in the device (3 parts × (n+1) supply pins). This test conforms to the JESD22-A114/JESD22-C101 standard. Table 43. ESD absolute maximum ratings Maximum Symbol Ratings Conditions Class Unit value(1) Electrostatic discharge T = +25 °C, conforming V A 2 2000 ESD(HBM) voltage (human body model) to JESD22-A114 V Electrostatic discharge T = +25 °C, conforming V A III 500 ESD(CDM) voltage (charge device model)to JESD22-C101 1. Guaranteed by characterization results, not tested in production. Static latch-up Two complementary static tests are required on six parts to assess the latch-up performance: • A supply overvoltage is applied to each power supply pin • A current injection is applied to each input, output and configurable I/O pin These tests are compliant with EIA/JESD 78 IC latch-up standard. Table 44. Electrical sensitivities Symbol Parameter Conditions Class LU Static latch-up class T = +85 °C conforming to JESD78A II level A A 80/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics 5.3.13 I/O current injection characteristics As a general rule, current injection to the I/O pins, due to external voltage below V or SS above V (for standard, 3 V-capable I/O pins) should be avoided during normal product DD operation. However, in order to give an indication of the robustness of the microcontroller in cases when abnormal injection accidentally happens, susceptibility tests are performed on a sample basis during device characterization. Functional susceptibilty to I/O current injection While a simple application is executed on the device, the device is stressed by injecting current into the I/O pins programmed in floating input mode. While current is injected into the I/O pin, one at a time, the device is checked for functional failures. The failure is indicated by an out of range parameter: ADC error above a certain limit (>5 LSB TUE), out of spec current injection on adjacent pins or other functional failure (for example reset, oscillator frequency deviation). The test results are given in Table45 Table 45. I/O current injection susceptibility Functional susceptibility Symbol Description Unit Negative Positive injection injection Injected current on OSC_IN32, -0 +0 OSC_OUT32, PA4, PA5, PC13 I mA INJ Injected current on all FT pins -5 +0 Injected current on any other pin -5 +5 DocID14610 Rev 9 81/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE 5.3.14 I/O port characteristics General input/output characteristics Unless otherwise specified, the parameters given in Table46 are derived from tests performed under the conditions summarized in Table10. All I/Os are CMOS and TTL compliant. Table 46. I/O static characteristics Symbol Parameter Conditions Min Typ Max Unit Standard IO input low –0.3 0.28*(V -2 V)+0.8 V V level voltage DD V - IL IO FT(1) input low level –0.3 0.32*(V -2V)+0.75 V V voltage DD Standard IO input high 0.41*(V -2 V)+1.3 V V +0.3 V level voltage DD DD V IH IO FT(1) input high level VDD > 2 V 5.5 0.42*(V -2 V)+1 V V voltage V ≤ 2 V DD 5.2 DD Standard IO Schmitt trigger voltage 200 - mV V hysteresis(2) - hys IO FT Schmitt trigger 5% V (3) - mV voltage hysteresis(2) DD V ≤V ≤V SS IN DD - ±1 Standard I/Os I Input leakage current (4) µA lkg VIN = 5 V - 3 I/O FT Weak pull-up equivalent R V = V 30 40 50 kΩ PU resistor(5) IN SS Weak pull-down R V = V 30 40 50 kΩ PD equivalent resistor(5) IN DD C I/O pin capacitance - - 5 - pF IO 1. FT = Five-volt tolerant. In order to sustain a voltage higher than V +0.3 the internal pull-up/pull-down resistors must be DD disabled. 2. Hysteresis voltage between Schmitt trigger switching levels. Guaranteed by characterization results, not tested in production. 3. With a minimum of 100 mV. 4. Leakage could be higher than maximum value if negative current is injected on adjacent pins. 5. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This PMOS/NMOS contribution to the series resistance is minimum (~10% order). All I/Os are CMOS and TTL compliant (no software configuration required). Their characteristics cover more than the strict CMOS-technology or TTL parameters. The coverage of these requirements is shown in Figure39 and Figure40 for standard I/Os, and in Figure41 and Figure42 for 5V tolerant I/Os. 82/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 39. Standard I/O input characteristics - CMOS port (cid:54)(cid:41)(cid:40)(cid:15)(cid:54)(cid:41)(cid:44)(cid:0)(cid:8)(cid:54)(cid:9) (cid:35)(cid:45)(cid:47)(cid:51)(cid:0)(cid:83)(cid:84)(cid:65)(cid:78)(cid:68)(cid:65)(cid:82)(cid:68)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:0)(cid:54)(cid:41)(cid:40)(cid:29)(cid:16)(cid:14)(cid:22)(cid:21)(cid:54)(cid:18)(cid:17)(cid:15)(cid:36)(cid:22)(cid:14)(cid:21)(cid:26)(cid:36)(cid:25)(cid:0) (cid:54)(cid:18)(cid:41)(cid:15)(cid:40)(cid:24)(cid:18)(cid:29)(cid:16)(cid:14)(cid:20)(cid:17)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:18)(cid:17)(cid:15)(cid:24)(cid:14)(cid:18)(cid:19) (cid:18)(cid:15)(cid:26)(cid:23) (cid:41)(cid:78)(cid:80)(cid:85)(cid:84)(cid:0)(cid:82)(cid:65)(cid:78)(cid:71)(cid:69)(cid:0) (cid:55)(cid:41)(cid:40)(cid:77)(cid:73)(cid:78) (cid:17)(cid:14)(cid:19) (cid:18)(cid:17) (cid:18)(cid:15)(cid:17)(cid:25) (cid:18)(cid:15)(cid:17)(cid:25) (cid:18)(cid:15)(cid:19)(cid:22) (cid:78)(cid:79)(cid:84)(cid:0)(cid:71)(cid:85)(cid:65)(cid:82)(cid:65)(cid:78)(cid:84)(cid:69)(cid:69)(cid:68) (cid:55)(cid:41)(cid:44)(cid:77)(cid:65)(cid:88)(cid:16)(cid:16)(cid:14)(cid:14)(cid:24)(cid:23) (cid:35)(cid:45)(cid:47)(cid:51)(cid:0)(cid:83)(cid:84)(cid:65)(cid:78)(cid:68)(cid:65)(cid:82)(cid:68)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:0)(cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:19)(cid:21)(cid:54)(cid:36)(cid:36) (cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:18)(cid:24)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:16)(cid:14)(cid:24) (cid:54)(cid:36)(cid:36)(cid:0)(cid:8)(cid:54)(cid:9) (cid:18) (cid:18)(cid:14)(cid:23) (cid:19) (cid:19)(cid:14)(cid:19) (cid:19)(cid:14)(cid:22) (cid:65)(cid:73)(cid:17)(cid:23)(cid:18)(cid:23)(cid:23)(cid:66) Figure 40. Standard I/O input characteristics - TTL port (cid:54)(cid:41)(cid:40)(cid:15)(cid:54)(cid:41)(cid:44)(cid:0)(cid:8)(cid:54)(cid:9) (cid:55) (cid:52)(cid:52)(cid:44)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:83)(cid:0) (cid:54)(cid:41)(cid:40)(cid:29)(cid:18)(cid:54) (cid:41)(cid:40)(cid:77)(cid:73)(cid:78) (cid:18)(cid:14)(cid:16) (cid:54)(cid:41)(cid:40)(cid:29)(cid:16)(cid:14)(cid:20)(cid:17)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:17)(cid:14)(cid:19) (cid:17)(cid:14)(cid:25)(cid:22) (cid:78)(cid:79)(cid:41)(cid:78)(cid:84)(cid:0)(cid:80)(cid:71)(cid:85)(cid:85)(cid:84)(cid:65)(cid:0)(cid:82)(cid:82)(cid:65)(cid:65)(cid:78)(cid:78)(cid:71)(cid:84)(cid:69)(cid:69)(cid:69)(cid:0)(cid:68) (cid:17)(cid:14)(cid:19) (cid:17)(cid:14)(cid:18)(cid:21) (cid:55) (cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:18)(cid:24)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:16)(cid:14)(cid:24) (cid:41)(cid:44)(cid:77)(cid:65)(cid:88) (cid:16)(cid:14)(cid:24) (cid:52)(cid:52)(cid:44)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:83)(cid:0) (cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:24)(cid:54) (cid:54)(cid:36)(cid:36)(cid:0)(cid:8)(cid:54)(cid:9) (cid:18) (cid:18)(cid:14)(cid:17)(cid:22) (cid:19)(cid:14)(cid:22) (cid:65)(cid:73)(cid:17)(cid:23)(cid:18)(cid:23)(cid:24) DocID14610 Rev 9 83/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 41. 5V tolerant I/O input characteristics - CMOS port (cid:54)(cid:41)(cid:40)(cid:15)(cid:54)(cid:41)(cid:44)(cid:0)(cid:8)(cid:54)(cid:9) (cid:35)(cid:45)(cid:47)(cid:51)(cid:0)(cid:0)(cid:83)(cid:84)(cid:65)(cid:78)(cid:68)(cid:65)(cid:82)(cid:68)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:83)(cid:0)(cid:54)(cid:41)(cid:40)(cid:29)(cid:16)(cid:14)(cid:22)(cid:21)(cid:54)(cid:36)(cid:36) (cid:17)(cid:14)(cid:20)(cid:18) (cid:54)(cid:41)(cid:40)(cid:29)(cid:16)(cid:14)(cid:20)(cid:18)(cid:8)(cid:54)(cid:36)(cid:17)(cid:17)(cid:36)(cid:14)(cid:14)(cid:21)(cid:17)(cid:13)(cid:18)(cid:21)(cid:22)(cid:9)(cid:11)(cid:17) (cid:17)(cid:17)(cid:14)(cid:22)(cid:23) (cid:41)(cid:78)(cid:80)(cid:85)(cid:84)(cid:0)(cid:82)(cid:65)(cid:78)(cid:71)(cid:69)(cid:0) (cid:17)(cid:14)(cid:19) (cid:17)(cid:14)(cid:18)(cid:25)(cid:21) (cid:17)(cid:14)(cid:16)(cid:23) (cid:78)(cid:79)(cid:84)(cid:0)(cid:71)(cid:85)(cid:65)(cid:82)(cid:65)(cid:78)(cid:84)(cid:69)(cid:69)(cid:68) (cid:17) (cid:16)(cid:14)(cid:25)(cid:23)(cid:21) (cid:16)(cid:14)(cid:23) (cid:16)(cid:14)(cid:23)(cid:21) (cid:35)(cid:45)(cid:47)(cid:51)(cid:0)(cid:83)(cid:84)(cid:65)(cid:78)(cid:68)(cid:65)(cid:82)(cid:68)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:77)(cid:69)(cid:78)(cid:84)(cid:0)(cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:19)(cid:21)(cid:54)(cid:36)(cid:36) (cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:19)(cid:18)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:16)(cid:14)(cid:23)(cid:21) (cid:54)(cid:36)(cid:36)(cid:0)(cid:8)(cid:54)(cid:9) (cid:18) (cid:18)(cid:14)(cid:23) (cid:19) (cid:19)(cid:14)(cid:19) (cid:19)(cid:14)(cid:22) (cid:54)(cid:36)(cid:36) (cid:65)(cid:73)(cid:17)(cid:23)(cid:18)(cid:23)(cid:25)(cid:66) Figure 42. 5V tolerant I/O input characteristics - TTL port (cid:54)(cid:41)(cid:40)(cid:15)(cid:54)(cid:41)(cid:44)(cid:0)(cid:8)(cid:54)(cid:9) (cid:52)(cid:52)(cid:44)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:0)(cid:0)(cid:54)(cid:41)(cid:40)(cid:29)(cid:18)(cid:54) (cid:18)(cid:14)(cid:16) (cid:54)(cid:41)(cid:40)(cid:29)(cid:16)(cid:14)(cid:20)(cid:18)(cid:10)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:17) (cid:17)(cid:14)(cid:22)(cid:23) (cid:41)(cid:78)(cid:80)(cid:85)(cid:84)(cid:0)(cid:82)(cid:65)(cid:78)(cid:71)(cid:69) (cid:17) (cid:78)(cid:79)(cid:84)(cid:0)(cid:71)(cid:85)(cid:65)(cid:82)(cid:65)(cid:78)(cid:84)(cid:69)(cid:69)(cid:68)(cid:0) (cid:55) (cid:55)(cid:41)(cid:40)(cid:77)(cid:73)(cid:78) (cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:19)(cid:18)(cid:10)(cid:8)(cid:54)(cid:36)(cid:36)(cid:13)(cid:18)(cid:9)(cid:11)(cid:16)(cid:14)(cid:23)(cid:21) (cid:41)(cid:44)(cid:77)(cid:65)(cid:88) (cid:16)(cid:14)(cid:24) (cid:16)(cid:14)(cid:23)(cid:21) (cid:52)(cid:52)(cid:44)(cid:0)(cid:82)(cid:69)(cid:81)(cid:85)(cid:73)(cid:82)(cid:69)(cid:77)(cid:69)(cid:78)(cid:84)(cid:83)(cid:0)(cid:54)(cid:41)(cid:44)(cid:29)(cid:16)(cid:14)(cid:24)(cid:54)(cid:0) (cid:54)(cid:36)(cid:36)(cid:0)(cid:8)(cid:54)(cid:9) (cid:18) (cid:18)(cid:14)(cid:17)(cid:22) (cid:19)(cid:14)(cid:22) (cid:65)(cid:73)(cid:17)(cid:23)(cid:18)(cid:24)(cid:16) Output driving current The GPIOs (general purpose input/outputs) can sink or source up to ±8 mA, and sink or source up to ± 20 mA (with a relaxedV /V ) except PC13, PC14 and PC15 which can OL OH sink or source up to ±3 mA. When using the GPIOs PC13 to PC15 in output mode, the speed should not exceed 2 MHz with a maximum load of 30 pF. In the user application, the number of I/O pins which can drive current must be limited to respect the absolute maximum rating specified in Section5.2: • The sum of the currents sourced by all the I/Os on V plus the maximum Run DD, consumption of the MCU sourced on V cannot exceed the absolute maximum rating DD, I (see Table8). VDD • The sum of the currents sunk by all the I/Os on V plus the maximum Run SS consumption of the MCU sunk on V cannot exceed the absolute maximum rating SS I (see Table8). VSS 84/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Output voltage levels Unless otherwise specified, the parameters given in Table47 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in DD Table10. All I/Os are CMOS and TTL compliant. Table 47. Output voltage characteristics Symbol Parameter Conditions Min Max Unit Output Low level voltage for an I/O pin VOL(1) when 8 pins are sunk at the same time CMOS port(2), - 0.4 I = +8mA, V IO VOH(3) Owhuetpnu 8t Hpiignhs alervee sl ovuorlctaegde a fto trh aen s aI/mO ep itnim e 2.7 V < VDD < 3.6V VDD–0.4 - Output low level voltage for an I/O pin V (1) TTL port(2) - 0.4 OL when 8 pins are sunk at the same time I = +8 mA V IO Output high level voltage for an I/O pin VOH(3) when 8 pins are sourced at the same time 2.7 V < VDD < 3.6V 2.4 - Output low level voltage for an I/O pin V (1) - 1.3 OL when 8 pins are sunk at the same time I = +20 mA(4) IO V VOH (3) Owhuetpnu 8t hpiignhs laervee sl ovuorltcaegde a fto trh aen s aI/mO ep tinim e 2.7 V < VDD < 3.6V VDD–1.3 - Output low level voltage for an I/O pin V (1) - 0.4 OL when 8 pins are sunk at the same time I = +6 mA(4) IO V VOH(3) Owhuetpnu 8t hpiignhs laervee sl ovuorltcaegde a fto trh aen s aI/mO ep tinim e 2 V < VDD < 2.7 V VDD–0.4 - 1. The I current sunk by the device must always respect the absolute maximum rating specified in Table8 IO and the sum of I (I/O ports and control pins) must not exceed I . IO VSS 2. TTL and CMOS outputs are compatible with JEDEC standards JESD36 and JESD52. 3. The I current sourced by the device must always respect the absolute maximum rating specified in IO Table8 and the sum of I (I/O ports and control pins) must not exceed I . IO VDD 4. Guaranteed by characterization results, not tested in production. DocID14610 Rev 9 85/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Input/output AC characteristics The definition and values of input/output AC characteristics are given in Figure43 and Table48, respectively. Unless otherwise specified, the parameters given in Table48 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in DD Table10. Table 48. I/O AC characteristics(1) MODEx [1:0] bit Symbol Parameter Conditions Max Unit value(1) f Maximum frequency(2) C = 50pF, V = 2 V to 3.6 V 2 MHz max(IO)out L DD Output high to low level fall t 125(3) 10 f(IO)out time C = 50pF, V = 2 V to 3.6 V ns L DD Output low to high level rise t 125(3) r(IO)out time f Maximum frequency(2) C = 50pF, V = 2 V to 3.6 V 10 MHz max(IO)out L DD Output high to low level fall t 25(3) 01 f(IO)out time C = 50pF, V = 2 V to 3.6 V ns L DD Output low to high level rise t 25(3) r(IO)out time C = 30 pF, V = 2.7 V to 3.6 V 50 MHz L DD F Maximum Frequency(2) C = 50 pF, V = 2.7 V to 3.6 V 30 MHz max(IO)out L DD C = 50 pF, V = 2 V to 2.7 V 20 MHz L DD C = 30pF, V = 2.7 V to 3.6 V 5(3) L DD Output high to low level fall t C = 50pF, V = 2.7 V to 3.6 V 8(3) 11 f(IO)out time L DD C = 50pF, V = 2 V to 2.7 V 12(3) L DD C = 30pF, V = 2.7 V to 3.6 ns L DD 5(3) V Output low to high level rise t r(IO)out time C = 50pF, V = 2.7 V to 3.6 V 8(3) L DD C = 50pF, V = 2 V to 2.7 V 12(3) L DD Pulse width of external - t signals detected by the - 10 ns EXTIpw EXTI controller 1. The I/O speed is configured using the MODEx[1:0] bits. Refer to the STM32F10xxx reference manual for a description of GPIO Port configuration register. 2. The maximum frequency is defined in Figure43. 3. Guaranteed by design, not tested in production. 86/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 43. I/O AC characteristics definition (cid:28)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:24)(cid:19)(cid:8) (cid:24)(cid:19)(cid:8) (cid:20)(cid:19)(cid:8) (cid:28)(cid:19)(cid:8) (cid:40)(cid:59)(cid:55)(cid:40)(cid:53)(cid:49)(cid:36)(cid:47) (cid:87)(cid:85)(cid:11)(cid:44)(cid:50)(cid:12)(cid:82)(cid:88)(cid:87) (cid:87)(cid:73)(cid:11)(cid:44)(cid:50)(cid:12)(cid:82)(cid:88)(cid:87) (cid:50)(cid:56)(cid:55)(cid:51)(cid:56)(cid:55) (cid:50)(cid:49)(cid:3)(cid:38)(cid:47) (cid:55) (cid:48)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:73)(cid:85)(cid:72)(cid:84)(cid:88)(cid:72)(cid:81)(cid:70)(cid:92)(cid:3)(cid:76)(cid:86)(cid:3)(cid:68)(cid:70)(cid:75)(cid:76)(cid:72)(cid:89)(cid:72)(cid:71)(cid:3)(cid:76)(cid:73)(cid:3)(cid:11)(cid:87)(cid:85)(cid:3)(cid:14)(cid:3)(cid:87)(cid:73)(cid:12)(cid:3)(cid:148)(cid:3)(cid:11)(cid:21)(cid:18)(cid:22)(cid:12)(cid:55)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:76)(cid:73)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:71)(cid:88)(cid:87)(cid:92)(cid:3)(cid:70)(cid:92)(cid:70)(cid:79)(cid:72)(cid:3)(cid:76)(cid:86)(cid:3)(cid:11)(cid:23)(cid:24)(cid:16)(cid:24)(cid:24)(cid:8)(cid:12)(cid:3) (cid:90)(cid:75)(cid:72)(cid:81)(cid:3)(cid:79)(cid:82)(cid:68)(cid:71)(cid:72)(cid:71)(cid:3)(cid:69)(cid:92)(cid:3)(cid:38)(cid:47)(cid:3)(cid:86)(cid:83)(cid:72)(cid:70)(cid:76)(cid:73)(cid:76)(cid:72)(cid:71)(cid:3)(cid:76)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:87)(cid:68)(cid:69)(cid:79)(cid:72)(cid:3)(cid:179)(cid:3)(cid:44)(cid:18)(cid:50)(cid:3)(cid:36)(cid:38)(cid:3)(cid:70)(cid:75)(cid:68)(cid:85)(cid:68)(cid:70)(cid:87)(cid:72)(cid:85)(cid:76)(cid:86)(cid:87)(cid:76)(cid:70)(cid:86)(cid:180)(cid:17)(cid:3) (cid:3) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:20)(cid:71) 5.3.15 NRST pin characteristics The NRST pin input driver uses CMOS technology. It is connected to a permanent pull-up resistor, R (see Table46). PU Unless otherwise specified, the parameters given in Table49 are derived from tests performed under ambient temperature and V supply voltage conditions summarized in DD Table10. Table 49. NRST pin characteristics Symbol Parameter Conditions Min Typ Max Unit V (1) NRST Input low level voltage - –0.5 - 0.8 IL(NRST) V V (1) NRST Input high level voltage - 2 - V +0.5 IH(NRST) DD NRST Schmitt trigger voltage V - - 200 - mV hys(NRST) hysteresis R Weak pull-up equivalent resistor(2) V = V 30 40 50 kΩ PU IN SS V (1) NRST Input filtered pulse - - - 100 ns F(NRST) V (1) NRST Input not filtered pulse - 300 - - ns NF(NRST) 1. Guaranteed by design, not tested in production. 2. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to the series resistance must be minimum (~10% order). DocID14610 Rev 9 87/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 44. Recommended NRST pin protection (cid:57)(cid:39)(cid:39) (cid:40)(cid:91)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79) (cid:85)(cid:72)(cid:86)(cid:72)(cid:87)(cid:3)(cid:70)(cid:76)(cid:85)(cid:70)(cid:88)(cid:76)(cid:87)(cid:11)(cid:20)(cid:12) (cid:49)(cid:53)(cid:54)(cid:55)(cid:11)(cid:21)(cid:12) (cid:53)(cid:51)(cid:56) (cid:44)(cid:81)(cid:87)(cid:72)(cid:85)(cid:81)(cid:68)(cid:79)(cid:3)(cid:53)(cid:72)(cid:86)(cid:72)(cid:87) (cid:41)(cid:76)(cid:79)(cid:87)(cid:72)(cid:85) (cid:19)(cid:17)(cid:20)(cid:3)(cid:151)(cid:41) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:21)(cid:70) 1. The reset network protects the device against parasitic resets. 2. The user must ensure that the level on the NRST pin can go below the V max level specified in IL(NRST) Table49. Otherwise the reset will not be taken into account by the device. 88/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics 5.3.16 TIM timer characteristics The parameters given in Table50 are guaranteed by design. Refer to Section5.3.13: I/O current injection characteristics for details on the input/output alternate function characteristics (output compare, input capture, external clock, PWM output). Table 50. TIMx(1) characteristics Symbol Parameter Conditions Min Max Unit - 1 - tTIMxCLK tres(TIM) Timer resolution time fTIMxCLK = 36 MHz 27.8 - ns Timer external clock - 0 fTIMxCLK/2 MHz f EXT frequency on CH1 to CH4 fTIMxCLK = 36 MHz 0 18 MHz ResTIM Timer resolution - - 16 bit 16-bit counter clock period - 1 65536 tTIMxCLK tCOUNTER when internal clock is selected fTIMxCLK = 36 MHz 0.0278 1820 µs - - 65536 × 65536 tTIMxCLK tMAX_COUNT Maximum possible count fTIMxCLK = 36 MHz - 119.2 s 1. TIMx is used as a general term to refer to the TIM1, TIM2, TIM3 and TIM4 timers. 5.3.17 Communications interfaces I2C interface characteristics The STM32F101xC, STM32F101xD and STM32F101xE access line I2C interface meets the requirements of the standard I2C communication protocol with the following restrictions: the I/O pins SDA and SCL are mapped to are not “true” open-drain. When configured as open- drain, the PMOS connected between the I/O pin and VDD is disabled, but is still present. The I2C characteristics are described in Table51. Refer also to Section5.3.13: I/O current injection characteristics for more details on the input/output alternate function characteristics (SDA and SCL). DocID14610 Rev 9 89/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 51. I2C characteristics Standard mode Fast mode I2C(1)(2) I2C(1)(2) Symbol Parameter Unit Min Max Min Max t SCL clock low time 4.7 - 1.3 - w(SCLL) µs t SCL clock high time 4.0 - 0.6 - w(SCLH) t SDA setup time 250 - 100 - su(SDA) t SDA data hold time - 3450(3) - 900(3) h(SDA) tr(SDA) SDA and SCL rise time - 1000 - 300 ns t r(SCL) t f(SDA) SDA and SCL fall time - 300 300 t - f(SCL) t Start condition hold time 4.0 - 0.6 - h(STA) µs Repeated Start condition setup t 4.7 - 0.6 - su(STA) time t Stop condition setup time 4.0 - 0.6 - µs su(STO) Stop to Start condition time (bus t 4.7 - 1.3 - µs w(STO:STA) free) C Capacitive load for each bus line - 400 - 400 pF b Pulse width of the spikes that are t suppressed by the analog filter for 0 50(4) 0 50(4) μs SP standard and fast mode 1. Guaranteed by design, not tested in production. 2. f must be at least 2 MHz to achieve standard mode I2C frequencies. It must be at least 4 MHz to aPcChLieK1ve the fast mode I2C frequencies and it must be a multiple of 10 MHz in order to reach the I2C fast mode maximum clock speed of 400 kHz. 3. The maximum data hold time has only to be met if the interface does not stretch the low period of SCL signal. 4. The minimum width of the spikes filtered by the analog filter is above t (max). SP 90/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 45. I2C bus AC waveforms and measurement circuit(1) (cid:115)(cid:24)(cid:24)(cid:890)(cid:47)(cid:1006)(cid:18) (cid:115)(cid:24)(cid:24)(cid:890)(cid:47)(cid:1006)(cid:18) (cid:90)(cid:87) (cid:90)(cid:87) (cid:90)(cid:94) (cid:94)(cid:100)(cid:68)(cid:1007)(cid:1006) (cid:94)(cid:24)(cid:4) (cid:47)(cid:1016)(cid:18)(cid:3)(cid:271)(cid:437)(cid:400) (cid:90)(cid:94) (cid:94)(cid:18)(cid:62) (cid:94)(cid:100)(cid:4)(cid:90)(cid:100)(cid:3)(cid:90)(cid:28)(cid:87)(cid:28)(cid:4)(cid:100)(cid:28)(cid:24) (cid:94)(cid:100)(cid:4)(cid:90)(cid:100) (cid:94)(cid:100)(cid:4)(cid:90)(cid:100) (cid:410)(cid:400)(cid:437)(cid:894)(cid:94)(cid:100)(cid:4)(cid:895) (cid:94)(cid:24)(cid:4) (cid:410)(cid:296)(cid:894)(cid:94)(cid:24)(cid:4)(cid:895) (cid:410)(cid:396)(cid:894)(cid:94)(cid:24)(cid:4)(cid:895) (cid:410)(cid:400)(cid:437)(cid:894)(cid:94)(cid:24)(cid:4)(cid:895) (cid:94)(cid:100)(cid:75)(cid:87) (cid:410)(cid:449)(cid:894)(cid:94)(cid:100)(cid:75)(cid:855)(cid:94)(cid:100)(cid:4)(cid:895) (cid:410)(cid:346)(cid:894)(cid:94)(cid:100)(cid:4)(cid:895) (cid:410)(cid:449)(cid:894)(cid:94)(cid:18)(cid:62)(cid:62)(cid:895) (cid:410)(cid:346)(cid:894)(cid:94)(cid:24)(cid:4)(cid:895) (cid:94)(cid:18)(cid:62) (cid:410)(cid:449)(cid:894)(cid:94)(cid:18)(cid:62)(cid:44)(cid:895) (cid:410)(cid:396)(cid:894)(cid:94)(cid:18)(cid:62)(cid:895) (cid:410)(cid:296)(cid:894)(cid:94)(cid:18)(cid:62)(cid:895) (cid:410)(cid:400)(cid:437)(cid:894)(cid:94)(cid:100)(cid:75)(cid:895) (cid:258)(cid:349)(cid:1005)(cid:1008)(cid:1013)(cid:1011)(cid:1013)(cid:282) 1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD. 1. R = series protection resistor. S 2. R = external pull-up resistor. P 3. V is the I2C bus power supply. DD_I2C Table 52. SCL frequency (f = 36 MHz, V = V = 3.3 V)(1)(2) PCLK1 DD DD_I2C I2C_CCR value f SCL (kHz) R = 4.7 kΩ P 400 0x801E 300 0x8028 200 0x803C 100 0x00B4 50 0x0168 20 0x0384 1. R = External pull-up resistance, f = I2C speed. P SCL 2. For speeds around 200 kHz, the tolerance on the achieved speed is of ±5%. For other speed ranges, the tolerance on the achieved speed ±2%. These variations depend on the accuracy of the external components used to design the application. DocID14610 Rev 9 91/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE SPI interface characteristics Unless otherwise specified, the parameters given in Table53Table54 are derived from tests performed under ambient temperature, f frequency and V supply voltage conditions PCLKx DD summarized in Table10. Refer to Section5.3.13: I/O current injection characteristics for more details on the input/output alternate function characteristics (NSS, SCK, MOSI, MISO). Table 53. STM32F10xxx SPI characteristics Symbol Parameter Conditions Min Max Unit f Master mode - 10 SCK SPI clock frequency MHz 1/tc(SCK) Slave mode - 10 t SPI clock rise and r(SCK) Capacitive load: C = 30 pF 8 t fall time - f(SCK) t (1) NSS setup time Slave mode 4t - su(NSS) PCLK t (1) NSS hold time Slave mode 73 - h(NSS) t (1) SCK high and low Master mode, f = 36 MHz, w(SCKH) PCLK 50 60 t (1) time presc = 4 w(SCKL) Master mode - SPI1 3 - t (1) Data input setup su(MI) Master mode - SPI2 5 - t (1) time su(SI) Slave mode 4 - Master mode - SPI1 4 - t (1) h(MI) Data input hold time Master mode - SPI2 6 - ns t (1) Slave mode 5 - h(SI) Slave mode, f = 36 MHz, t (1)(2) Data output access presc = 4 PCLK 0 55 a(SO) time Slave mode, f = 20 MHz - 4t PCLK PCLK Data output disable t (1)(3) Slave mode 10 - dis(SO) time Data output valid t (1) Slave mode (after enable edge) - 25 v(SO) time Data output valid t (1) Master mode (after enable edge) - 6 v(MO) time th(SO)(1) Data output hold Slave mode (after enable edge) 25 - t (1) time Master mode (after enable edge) 6 - h(MO) 1. Guaranteed by characterization results, not tested in production. 2. Min time is for the minimum time to drive the output and the max time is for the maximum time to validate the data. 3. Min time is for the minimum time to invalidate the output and the max time is for the maximum time to put the data in Hi-Z 92/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 54. SPI characteristics Symbol Parameter Conditions Min Max Unit Master mode - 18 f SCK SPI clock frequency MHz 1/tc(SCK) Slave mode - 18 t SPI clock rise and fall r(SCK) Capacitive load: C = 30 pF 8 ns t time - f(SCK) SPI slave input clock DuCy(SCK) Slave mode 30 70 % duty cycle t (1) NSS setup time Slave mode 4t - su(NSS) PCLK t (1) NSS hold time Slave mode 2t - h(NSS) PCLK t (1) Master mode, f = 36 MHz, w(SCKH) SCK high and low time PCLK 50 60 t (1) presc = 4 w(SCKL) t (1) Master mode 5 - su(MI) Data input setup time tsu(SI)(1) Slave mode 5 - t (1) Master mode 5 - h(MI) Data input hold time ns t (1) Slave mode 4 - h(SI) t (1)(2) Data output access time Slave mode, f = 20 MHz 0 3t a(SO) PCLK PCLK t (1)(3) Data output disable time Slave mode 2 10 dis(SO) t (1)(1) Data output valid time Slave mode (after enable edge) - 25 v(SO) t (1)(1) Data output valid time Master mode (after enable edge) - 5 v(MO) t (1) Slave mode (after enable edge) 15 - h(SO) Data output hold time t (1) Master mode (after enable edge) 2 - h(MO) 1. Guaranteed by characterization results not tested in production. 2. Min time is for the minimum time to drive the output and the max time is for the maximum time to validate the data. 3. Min time is for the minimum time to invalidate the output and the max time is for the maximum time to put the data in Hi-Z DocID14610 Rev 9 93/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 46. SPI timing diagram - slave mode and CPHA=0 (cid:69)(cid:94)(cid:94)(cid:3)(cid:349)(cid:374)(cid:393)(cid:437)(cid:410) (cid:410)(cid:272)(cid:894)(cid:94)(cid:18)(cid:60)(cid:895) (cid:410)(cid:94)(cid:104)(cid:894)(cid:69)(cid:94)(cid:94)(cid:895) (cid:410)(cid:346)(cid:894)(cid:69)(cid:94)(cid:94)(cid:895) (cid:374)(cid:393)(cid:437)(cid:410) (cid:18)(cid:18)(cid:87)(cid:87)(cid:44)(cid:75)(cid:4)(cid:62)(cid:1089)(cid:1089)(cid:1004)(cid:1004) (cid:410)(cid:449)(cid:894)(cid:94)(cid:18)(cid:60)(cid:44)(cid:895) (cid:60)(cid:3)(cid:47) (cid:18)(cid:87)(cid:44)(cid:4)(cid:1089)(cid:1004) (cid:410)(cid:449)(cid:894)(cid:94)(cid:18)(cid:60)(cid:62)(cid:895) (cid:18) (cid:18)(cid:87)(cid:75)(cid:62)(cid:1089)(cid:1005) (cid:94) (cid:410)(cid:258)(cid:894)(cid:94)(cid:75)(cid:895) (cid:410)(cid:448)(cid:894)(cid:94)(cid:75)(cid:895) (cid:410)(cid:346)(cid:894)(cid:94)(cid:75)(cid:895) (cid:410)(cid:396)(cid:894)(cid:94)(cid:18)(cid:60)(cid:895) (cid:410)(cid:282)(cid:349)(cid:400)(cid:894)(cid:94)(cid:75)(cid:895) (cid:410)(cid:296)(cid:894)(cid:94)(cid:18)(cid:60)(cid:895) (cid:68)(cid:47)(cid:94)(cid:75) (cid:75)(cid:104)(cid:100)(cid:87)(cid:104)(cid:100) (cid:68)(cid:94)(cid:17)(cid:75)(cid:104)(cid:100) (cid:17)(cid:47)(cid:100)(cid:1010)(cid:75)(cid:104)(cid:100) (cid:62)(cid:94)(cid:17) (cid:75)(cid:104)(cid:100) (cid:410)(cid:400)(cid:437)(cid:894)(cid:94)(cid:47)(cid:895) (cid:68)(cid:75)(cid:94)(cid:47) (cid:68)(cid:94)(cid:17) (cid:47)(cid:69) (cid:17)(cid:47)(cid:100)(cid:1005)(cid:47)(cid:69) (cid:62)(cid:94)(cid:17) (cid:47)(cid:69) (cid:47)(cid:69)(cid:87)(cid:104)(cid:100) (cid:410)(cid:346)(cid:894)(cid:94)(cid:47)(cid:895) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:23)(cid:70) Figure 47. SPI timing diagram - slave mode and CPHA=1(1) (cid:49)(cid:54)(cid:54)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:87)(cid:54)(cid:56)(cid:11)(cid:49)(cid:54)(cid:54)(cid:12) (cid:87)(cid:70)(cid:11)(cid:54)(cid:38)(cid:46)(cid:12) (cid:87)(cid:75)(cid:11)(cid:49)(cid:54)(cid:54)(cid:12) (cid:88)(cid:87) (cid:38)(cid:51)(cid:43)(cid:36)(cid:32)(cid:20) (cid:83) (cid:38)(cid:51)(cid:50)(cid:47)(cid:32)(cid:19) (cid:54)(cid:38)(cid:46)(cid:3)(cid:44)(cid:81) (cid:38)(cid:38)(cid:51)(cid:51)(cid:50)(cid:43)(cid:47)(cid:36)(cid:32)(cid:32)(cid:20)(cid:20) (cid:87)(cid:87)(cid:90)(cid:90)(cid:11)(cid:11)(cid:54)(cid:54)(cid:38)(cid:38)(cid:46)(cid:46)(cid:43)(cid:47)(cid:12)(cid:12) (cid:87)(cid:68)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:89)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:50)(cid:12) (cid:87)(cid:87)(cid:85)(cid:73)(cid:11)(cid:11)(cid:54)(cid:54)(cid:38)(cid:38)(cid:46)(cid:46)(cid:12)(cid:12) (cid:87)(cid:71)(cid:76)(cid:86)(cid:11)(cid:54)(cid:50)(cid:12) (cid:48)(cid:44)(cid:54)(cid:50) (cid:48)(cid:54)(cid:37)(cid:50)(cid:56)(cid:55) (cid:37)(cid:44)(cid:55)(cid:25)(cid:50)(cid:56)(cid:55) (cid:47)(cid:54)(cid:37) (cid:50)(cid:56)(cid:55) (cid:50)(cid:56)(cid:55)(cid:51)(cid:56)(cid:55) (cid:87)(cid:86)(cid:88)(cid:11)(cid:54)(cid:44)(cid:12) (cid:87)(cid:75)(cid:11)(cid:54)(cid:44)(cid:12) (cid:48)(cid:50)(cid:54)(cid:44) (cid:48)(cid:54)(cid:37) (cid:44)(cid:49) (cid:37)(cid:44)(cid:55)(cid:20)(cid:44)(cid:49) (cid:47)(cid:54)(cid:37) (cid:44)(cid:49) (cid:44)(cid:49)(cid:51)(cid:56)(cid:55) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:24) 1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD. 94/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 48. SPI timing diagram - master mode(1) (cid:40)(cid:73)(cid:71)(cid:72) (cid:46)(cid:51)(cid:51)(cid:0)(cid:73)(cid:78)(cid:80)(cid:85)(cid:84) (cid:84)(cid:67)(cid:8)(cid:51)(cid:35)(cid:43)(cid:9) (cid:85)(cid:84) (cid:35)(cid:48)(cid:40)(cid:33)(cid:29)(cid:16) (cid:80) (cid:85)(cid:84) (cid:35)(cid:48)(cid:47)(cid:44)(cid:29)(cid:16) (cid:47) (cid:43)(cid:0) (cid:35)(cid:48)(cid:40)(cid:33)(cid:29)(cid:16) (cid:51)(cid:35) (cid:35)(cid:48)(cid:47)(cid:44)(cid:29)(cid:17) (cid:85)(cid:84) (cid:35)(cid:48)(cid:40)(cid:33)(cid:29)(cid:17) (cid:80) (cid:85)(cid:84) (cid:35)(cid:48)(cid:47)(cid:44)(cid:29)(cid:16) (cid:47) (cid:43)(cid:0) (cid:35)(cid:48)(cid:40)(cid:33)(cid:29)(cid:17) (cid:51)(cid:35) (cid:35)(cid:48)(cid:47)(cid:44)(cid:29)(cid:17) (cid:84)(cid:83)(cid:85)(cid:8)(cid:45)(cid:41)(cid:9) (cid:84)(cid:84)(cid:87)(cid:87)(cid:8)(cid:8)(cid:51)(cid:51)(cid:35)(cid:35)(cid:43)(cid:43)(cid:40)(cid:44)(cid:9)(cid:9) (cid:84)(cid:84)(cid:82)(cid:70)(cid:8)(cid:8)(cid:51)(cid:51)(cid:35)(cid:35)(cid:43)(cid:43)(cid:9)(cid:9) (cid:45)(cid:41)(cid:51)(cid:47) (cid:45)(cid:51)(cid:34)(cid:41)(cid:46) (cid:34)(cid:41)(cid:52)(cid:22)(cid:0)(cid:41)(cid:46) (cid:44)(cid:51)(cid:34)(cid:0)(cid:41)(cid:46) (cid:41)(cid:46)(cid:48)(cid:53)(cid:52) (cid:84)(cid:72)(cid:8)(cid:45)(cid:41)(cid:9) (cid:45)(cid:47)(cid:51)(cid:41) (cid:45)(cid:51)(cid:34)(cid:0)(cid:47)(cid:53)(cid:52) (cid:34)(cid:41)(cid:52)(cid:17)(cid:0)(cid:47)(cid:53)(cid:52) (cid:44)(cid:51)(cid:34)(cid:0)(cid:47)(cid:53)(cid:52) (cid:47)(cid:53)(cid:52)(cid:48)(cid:53)(cid:52) (cid:84)(cid:86)(cid:8)(cid:45)(cid:47)(cid:9) (cid:84)(cid:72)(cid:8)(cid:45)(cid:47)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:17)(cid:19)(cid:22)(cid:54)(cid:18) 1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD. 5.3.18 12-bit ADC characteristics Unless otherwise specified, the parameters given in Table55 are valuesderived from tests performed under ambient temperature, f frequency and V supply voltage PCLK2 DDA conditions summarized in Table10. Note: It is recommended to perform a calibration after each power-up. DocID14610 Rev 9 95/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 55. ADC characteristics Symbol Parameter Conditions Min Typ Max Unit V Power supply - 2.4 - 3.6 V DDA V Positive reference voltage - 2.4 - V V REF+ DDA Current on the V input I REF - - 160 220(1) µA VREF pin f ADC clock frequency - 0.6 - 14 MHz ADC f (2) Sampling rate - 0.05 - 1 MHz S f = 14 MHz - - 823 kHz f (2) External trigger frequency ADC TRIG - - - 17 1/f ADC 0 (V or V VAIN Conversion voltage range(3) - tiedS StoA grouRnEdF)- - VREF+ V See Equation 1 and R (2) External input impedance - - 50 kΩ AIN Table56 for details R (2) Sampling switch resistance - - - 1 kΩ ADC Internal sample and hold C (2) - - - 8 pF ADC capacitor f = 14 MHz 5.9 µs t (2) Calibration time ADC CAL - 83 1/f ADC t (2) Injection trigger conversion fADC = 14 MHz - - 0.214 µs lat latency - - - 3(4) 1/f ADC Regular trigger conversion fADC = 14 MHz - - 0.143 µs t (2) latr latency - - - 2(4) 1/f ADC f = 14 MHz 0.107 - 17.1 µs ADC t (2) Sampling time S - 1.5 - 239.5 1/f ADC t (2) Power-up time - 0 0 1 µs STAB f = 14 MHz 1 - 18 µs ADC Total conversion time tCONV(2) (including sampling time) - 14 to 252 (tS for sampling +12.5 for 1/f successive approximation) ADC 1. Guaranteed by characterization results, not tested in production. 2. Guaranteed by design, not tested in production. 3. V can be internally connected to V and V can be internally connected to V , depending on REF+ DDA REF- SSA the package. Refer to Section3: Pinouts and pin descriptions for further details. 4. For external triggers, a delay of 1/f must be added to the latency specified in Table55. PCLK2 Equation 1: R max formula: AIN T R <--------------------------------S------------------------------–R AIN f ×C × ln(2N+2) ADC ADC ADC 96/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics The formula above (Equation 1) is used to determine the maximum external impedance allowed for an error below 1/4 of LSB. Here N = 12 (from 12-bit resolution). Table 56. R max for f = 14 MHz(1) AIN ADC T (cycles) t (µs) R max (kΩ) s S AIN 1.5 0.11 0.4 7.5 0.54 5.9 13.5 0.96 11.4 28.5 2.04 25.2 41.5 2.96 37.2 55.5 3.96 50 71.5 5.11 NA 239.5 17.1 NA 1. Guaranteed by design, not tested in production. Table 57. ADC accuracy - limited test conditions(1)(2) Symbol Parameter Test conditions Typ Max(3) Unit ET Total unadjusted error f = 28 MHz, ±1.3 ±2 PCLK2 f = 14 MHz, R < 10 kΩ, EO Offset error ADC AIN ±1 ±1.5 V = 3 V to 3.6 V, T = 25 DDA A EG Gain error °C ±0.5 ±1.5 LSB ED Differential linearity error Measurements made after ±0.7 ±1 ADC calibration EL Integral linearity error V = V ±0.8 ±1.5 REF+ DDA 1. ADC DC accuracy values are measured after internal calibration. 2. ADC Accuracy vs. Negative Injection Current: Injecting negative current on any of the standard analog input pins should be avoided as this significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a Schottky diode (pin to ground) to analog pins which may potentially inject negative current. Any positive injection current within the limits specified for I and ΣI in Section5.3.13 does not INJ(PIN) INJ(PIN) affect the ADC accuracy. 3. Guaranteed by characterization results, not tested in production. DocID14610 Rev 9 97/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Table 58. ADC accuracy(1) (2)(3) Symbol Parameter Test conditions Typ Max(4) Unit ET Total unadjusted error ±2 ±5 f = 28 MHz, PCLK2 EO Offset error f = 14 MHz, R < 10kΩ, ±1.5 ±2.5 ADC AIN EG Gain error V = 2.4 V to 3.6 V ±1.5 ±3 LSB DDA Measurements made after ED Differential linearity error ±1 ±2 ADC calibration EL Integral linearity error ±1.5 ±3 1. ADC DC accuracy values are measured after internal calibration. 2. Better performance could be achieved in restricted V , frequency, V and temperature ranges. DD REF 3. ADC accuracy vs. negative injection current: Injecting negative current on any of the standard (non-robust) analog input pins should be avoided as this significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a Schottky diode (pin to ground) to standard analog pins which may potentially inject negative current. Any positive injection current within the limits specified for I and ΣI in Section5.3.13 does not INJ(PIN) INJ(PIN) affect the ADC accuracy. 4. Guaranteed by characterization results, not tested in production. Figure 49. ADC accuracy characteristics (cid:62)(cid:20)(cid:47)(cid:54)(cid:37)(cid:3)(cid:44)(cid:39)(cid:40)(cid:36)(cid:47)(cid:3)(cid:32)(cid:3)(cid:57)(cid:23)(cid:53)(cid:19)(cid:40)(cid:28)(cid:41)(cid:14)(cid:25) (cid:11)(cid:82)(cid:85)(cid:3)(cid:3)(cid:3)(cid:3)(cid:57)(cid:23)(cid:3)(cid:3)(cid:19)(cid:39)(cid:3)(cid:3)(cid:28)(cid:39)(cid:3)(cid:3)(cid:25)(cid:36)(cid:3)(cid:3)(cid:3)(cid:3)(cid:3)(cid:71)(cid:72)(cid:83)(cid:72)(cid:81)(cid:71)(cid:76)(cid:81)(cid:74)(cid:3)(cid:82)(cid:81)(cid:3)(cid:83)(cid:68)(cid:70)(cid:78)(cid:68)(cid:74)(cid:72)(cid:12) (cid:40)(cid:42) (cid:11)(cid:20)(cid:12)(cid:3)(cid:40)(cid:91)(cid:68)(cid:80)(cid:83)(cid:79)(cid:72)(cid:3)(cid:82)(cid:73)(cid:3)(cid:68)(cid:81)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:73)(cid:72)(cid:85)(cid:3)(cid:70)(cid:88)(cid:85)(cid:89)(cid:72) (cid:23)(cid:19)(cid:28)(cid:24) (cid:11)(cid:21)(cid:12)(cid:3)(cid:55)(cid:75)(cid:72)(cid:3)(cid:76)(cid:71)(cid:72)(cid:68)(cid:79)(cid:3)(cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:73)(cid:72)(cid:85)(cid:3)(cid:70)(cid:88)(cid:85)(cid:89)(cid:72) (cid:23)(cid:19)(cid:28)(cid:23) (cid:11)(cid:22)(cid:12)(cid:3)(cid:40)(cid:81)(cid:71)(cid:3)(cid:83)(cid:82)(cid:76)(cid:81)(cid:87)(cid:3)(cid:70)(cid:82)(cid:85)(cid:85)(cid:72)(cid:79)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:79)(cid:76)(cid:81)(cid:72) (cid:23)(cid:19)(cid:28)(cid:22) (cid:11)(cid:21)(cid:12) (cid:40)(cid:55)(cid:3)(cid:32)(cid:3)(cid:55)(cid:82)(cid:87)(cid:68)(cid:79)(cid:3)(cid:88)(cid:81)(cid:68)(cid:71)(cid:77)(cid:88)(cid:86)(cid:87)(cid:72)(cid:71)(cid:3)(cid:40)(cid:85)(cid:85)(cid:82)(cid:85)(cid:29)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:71)(cid:72)(cid:89)(cid:76)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81) (cid:40)(cid:55) (cid:69)(cid:72)(cid:87)(cid:90)(cid:72)(cid:72)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:76)(cid:71)(cid:72)(cid:68)(cid:79)(cid:3)(cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:73)(cid:72)(cid:85)(cid:3)(cid:70)(cid:88)(cid:85)(cid:89)(cid:72)(cid:86)(cid:17) (cid:26) (cid:11)(cid:22)(cid:12) (cid:40)(cid:50)(cid:3)(cid:32)(cid:3)(cid:50)(cid:73)(cid:73)(cid:86)(cid:72)(cid:87)(cid:3)(cid:40)(cid:85)(cid:85)(cid:82)(cid:85)(cid:29)(cid:3)(cid:71)(cid:72)(cid:89)(cid:76)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:69)(cid:72)(cid:87)(cid:90)(cid:72)(cid:72)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:73)(cid:76)(cid:85)(cid:86)(cid:87)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79) (cid:11)(cid:20)(cid:12) (cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:79)(cid:68)(cid:86)(cid:87)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:82)(cid:81)(cid:72)(cid:17) (cid:25) (cid:40)(cid:42)(cid:3)(cid:32)(cid:3)(cid:42)(cid:68)(cid:76)(cid:81)(cid:3)(cid:40)(cid:85)(cid:85)(cid:82)(cid:85)(cid:29)(cid:3)(cid:71)(cid:72)(cid:89)(cid:76)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:69)(cid:72)(cid:87)(cid:90)(cid:72)(cid:72)(cid:81)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:79)(cid:68)(cid:86)(cid:87)(cid:3)(cid:76)(cid:71)(cid:72)(cid:68)(cid:79) (cid:24) (cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:79)(cid:68)(cid:86)(cid:87)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:82)(cid:81)(cid:72)(cid:17) (cid:23) (cid:40)(cid:50) (cid:40)(cid:47) (cid:40)(cid:39)(cid:3)(cid:32)(cid:3)(cid:39)(cid:76)(cid:73)(cid:73)(cid:72)(cid:85)(cid:72)(cid:81)(cid:87)(cid:76)(cid:68)(cid:79)(cid:3)(cid:47)(cid:76)(cid:81)(cid:72)(cid:68)(cid:85)(cid:76)(cid:87)(cid:92)(cid:3)(cid:40)(cid:85)(cid:85)(cid:82)(cid:85)(cid:29)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:71)(cid:72)(cid:89)(cid:76)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81) (cid:69)(cid:72)(cid:87)(cid:90)(cid:72)(cid:72)(cid:81)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:86)(cid:87)(cid:72)(cid:83)(cid:86)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:76)(cid:71)(cid:72)(cid:68)(cid:79)(cid:3)(cid:82)(cid:81)(cid:72)(cid:17) (cid:22) (cid:40)(cid:39) (cid:40)(cid:47)(cid:3)(cid:32)(cid:3)(cid:44)(cid:81)(cid:87)(cid:72)(cid:74)(cid:85)(cid:68)(cid:79)(cid:3)(cid:47)(cid:76)(cid:81)(cid:72)(cid:68)(cid:85)(cid:76)(cid:87)(cid:92)(cid:3)(cid:40)(cid:85)(cid:85)(cid:82)(cid:85)(cid:29)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:71)(cid:72)(cid:89)(cid:76)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81) (cid:21) (cid:69)(cid:72)(cid:87)(cid:90)(cid:72)(cid:72)(cid:81)(cid:3)(cid:68)(cid:81)(cid:92)(cid:3)(cid:68)(cid:70)(cid:87)(cid:88)(cid:68)(cid:79)(cid:3)(cid:87)(cid:85)(cid:68)(cid:81)(cid:86)(cid:76)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:72)(cid:81)(cid:71)(cid:16)(cid:83)(cid:82)(cid:76)(cid:81)(cid:87) (cid:20)(cid:3)(cid:47)(cid:54)(cid:37)(cid:3)(cid:44)(cid:39)(cid:40)(cid:36)(cid:47) (cid:70)(cid:82)(cid:85)(cid:85)(cid:72)(cid:79)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:3)(cid:79)(cid:76)(cid:81)(cid:72)(cid:17) (cid:20) (cid:19) (cid:20) (cid:21) (cid:22) (cid:23) (cid:24) (cid:25) (cid:26) (cid:23)(cid:19)(cid:28)(cid:22)(cid:23)(cid:19)(cid:28)(cid:23)(cid:23)(cid:19)(cid:28)(cid:24)(cid:23)(cid:19)(cid:28)(cid:25) (cid:57)(cid:54)(cid:54)(cid:36) (cid:57)(cid:39)(cid:39)(cid:36) (cid:68)(cid:76)(cid:20)(cid:23)(cid:22)(cid:28)(cid:24)(cid:72) 98/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Figure 50. Typical connection diagram using the ADC (cid:57)(cid:39)(cid:39) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:54)(cid:68)(cid:80)(cid:83)(cid:79)(cid:72)(cid:3)(cid:68)(cid:81)(cid:71)(cid:3)(cid:75)(cid:82)(cid:79)(cid:71)(cid:3)(cid:36)(cid:39)(cid:38)(cid:3) (cid:57)(cid:55) (cid:70)(cid:82)(cid:81)(cid:89)(cid:72)(cid:85)(cid:87)(cid:72)(cid:85) (cid:19)(cid:17)(cid:25)(cid:3)(cid:57) (cid:53)(cid:36)(cid:44)(cid:49)(cid:11)(cid:20)(cid:12) (cid:36)(cid:44)(cid:49)(cid:91) (cid:53)(cid:36)(cid:39)(cid:38)(cid:11)(cid:20)(cid:12) (cid:20)(cid:21)(cid:16)(cid:69)(cid:76)(cid:87) (cid:70)(cid:82)(cid:81)(cid:89)(cid:72)(cid:85)(cid:87)(cid:72)(cid:85) (cid:57)(cid:36)(cid:44)(cid:49) (cid:19)(cid:57)(cid:17)(cid:25)(cid:55)(cid:3)(cid:57) (cid:38)(cid:83)(cid:68)(cid:85)(cid:68)(cid:86)(cid:76)(cid:87)(cid:76)(cid:70) (cid:38)(cid:36)(cid:39)(cid:38)(cid:11)(cid:20)(cid:12) (cid:44)(cid:47)(cid:147)(cid:20)(cid:3)(cid:151)(cid:36) (cid:68)(cid:76)(cid:20)(cid:23)(cid:20)(cid:22)(cid:28)(cid:71) 1. Refer to Table55 for the values of R , R and C . AIN ADC ADC 2. C represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the parasitic pad capacitance (roughly 7pF). A high C value will downgrade conversion accuracy. To remedy parasitic this, f should be reduced. ADC General PCB design guidelines Power supply decoupling should be performed as shown in Figure51 or Figure52, depending on whether V is connected to V or not. The 10 nF capacitors should be REF+ DDA ceramic (good quality). They should be placed them as close as possible to the chip. Figure 51. Power supply and reference decoupling (V not connected to V ) REF+ DDA (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:91)(cid:91)(cid:91) (cid:57)(cid:53)(cid:40)(cid:41)(cid:14) (cid:11)(cid:54)(cid:72)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:72)(cid:3)(cid:20)(cid:12) (cid:20)(cid:3)(cid:151)(cid:41)(cid:3)(cid:18)(cid:18)(cid:3)(cid:20)(cid:19)(cid:3)(cid:81)(cid:41) (cid:57)(cid:39)(cid:39)(cid:36) (cid:20)(cid:3)(cid:151)(cid:41)(cid:3)(cid:18)(cid:18)(cid:3)(cid:20)(cid:19)(cid:3)(cid:81)(cid:41) (cid:57)(cid:54)(cid:54)(cid:36)(cid:18)(cid:57)(cid:53)(cid:40)(cid:41)(cid:16) (cid:11)(cid:54)(cid:72)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:72)(cid:3)(cid:20)(cid:12) (cid:68)(cid:76)(cid:20)(cid:23)(cid:22)(cid:27)(cid:19)(cid:70) 1. V and V inputs are available only on 100-pin packages. REF+ REF- DocID14610 Rev 9 99/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 52. Power supply and reference decoupling (V connected to V ) REF+ DDA (cid:51)(cid:52)(cid:45)(cid:19)(cid:18)(cid:38)(cid:17)(cid:16)(cid:88)(cid:88)(cid:88) (cid:54) (cid:15)(cid:54) (cid:50)(cid:37)(cid:38)(cid:11) (cid:36)(cid:36)(cid:33) (cid:8)(cid:51)(cid:69)(cid:69)(cid:0)(cid:78)(cid:79)(cid:84)(cid:69)(cid:0)(cid:17)(cid:9) (cid:17)(cid:0)(cid:151)(cid:38)(cid:0)(cid:15)(cid:15)(cid:0)(cid:17)(cid:16)(cid:0)(cid:78)(cid:38) (cid:54) (cid:15)(cid:54) (cid:50)(cid:37)(cid:38)(cid:110) (cid:51)(cid:51)(cid:33) (cid:8)(cid:51)(cid:69)(cid:69)(cid:0)(cid:78)(cid:79)(cid:84)(cid:69)(cid:0)(cid:17)(cid:9) (cid:65)(cid:73)(cid:17)(cid:20)(cid:19)(cid:24)(cid:17)(cid:67) 1. V and V inputs are available only on 100-pin packages. REF+ REF- 5.3.19 DAC electrical specifications Table 59. DAC characteristics Symbol Parameter Min Typ Max(1) Unit Comments V Analog supply voltage 2.4 - 3.6 V DDA V Reference supply voltage 2.4 - 3.6 V V must always be below V REF+ REF+ DDA V Ground 0 - 0 V SSA R (2) Resistive load with buffer ON 5 - - kΩ LOAD When the buffer is OFF, the Impedance output with buffer minimum resistive load between R (2) - - 15 kΩ O OFF DAC_OUT and V to have a 1% SS accuracy is 1.5MΩ Maximum capacitive load at C (2) Capacitive load - - 50 pF DAC_OUT pin (when the buffer is LOAD ON). It gives the maximum output DAC_OUT Lower DAC_OUT voltage with 0.2 - - V excursion of the DAC. min(2) buffer ON It corresponds to 12-bit input code (0x0E0) to (0xF1C) at V = REF+ DAC_OUT Higher DAC_OUT voltage with V – 3.6V and (0x155) and (0xEAB) at - - DDA V max(2) buffer ON 0.2 V = 2.4V. REF+ DAC_OUT Lower DAC_OUT voltage with - 0.5 - mV min(2) buffer OFF It gives the maximum output DAC_OUT Higher DAC_OUT voltage with V – excursion of the DAC. - REF+ V max(2) buffer OFF 1LSB 100/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Electrical characteristics Table 59. DAC characteristics (continued) Symbol Parameter Min Typ Max(1) Unit Comments DAC DC current consumption With no load, worst code (0xF1C) I in quiescent mode (Standby - - 220 µA at V = 3.6V in terms of DC DDVREF+ REF+ mode) consumption on the inputs. With no load, middle code (0x800) - - 380 µA on the inputs. DAC DC current consumption I DDA in quiescent mode(3) With no load, worst code (0xF1C) - - 480 µA at V = 3.6V in terms of DC REF+ consumption on the inputs. Given for the DAC in 10-bit Differential non linearity - - ±0.5 LSB configuration. DNL(1) Difference between two consecutive code-1LSB) Given for the DAC in 12-bit - - ±2 LSB configuration. Integral non linearity (difference Given for the DAC in 10-bit - - ±1 LSB between measured value at configuration. INL(1) Code i and the value at Code i on a line drawn between Code Given for the DAC in 12-bit - - ±4 LSB 0 and last Code 1023) configuration. - - ±10 mV Offset error Given for the DAC in 10-bit at Offset(1) (difference between measured - - ±3 LSB V = 3.6V. value at Code (0x800) and the REF+ ideal value = V /2) Given for the DAC in 12-bit at REF+ - - ±12 LSB V = 3.6V. REF+ Given for the DAC in 12bit Gain error(1) Gain error - - ±0.5 % configuration. Settling time (full scale: for a 10-bit input code transition between the lowest and the t v - 3 4 µs C ≤ 50 pF, R ≥ 5kΩ SETTLING highest input codes when LOAD LOAD DAC_OUT reaches final value ±1LSB Max frequency for a correct DAC_OUT change when small Update rate(1) - - 1 MS/s C ≤ 50 pF, R ≥ 5kΩ variation in the input code (from LOAD LOAD code i to i+1LSB) Wakeup time from off state CLOAD ≤ 50pF, RLOAD ≥ 5kΩ tWAKEUP(1) (Setting the ENx bit in the DAC - 6.5 10 µs input code between lowest and Control register) highest possible ones. Power supply rejection ratio (to PSRR+ (2) - –67 –40 dB No R , C = 50pF V ) (static DC measurement LOAD LOAD DDA 1. Guaranteed by characterization results, not tested in production. 2. Guaranteed by design, not tested in production. 3. Quiescent mode refers to the state of the DAC when a steady value is kept on the output so that no dynamic consumption is involved. DocID14610 Rev 9 101/121 120

Electrical characteristics STM32F101xC, STM32F101xD, STM32F101xE Figure 53. 12-bit buffered /non-buffered DAC (cid:37)(cid:88)(cid:73)(cid:73)(cid:72)(cid:85)(cid:11)(cid:20)(cid:12) (cid:53)(cid:47) (cid:20)(cid:21)(cid:16)(cid:69)(cid:76)(cid:87)(cid:3) (cid:39)(cid:36)(cid:38)(cid:66)(cid:50)(cid:56)(cid:55)(cid:91) (cid:71)(cid:76)(cid:74)(cid:76)(cid:87)(cid:68)(cid:79)(cid:3)(cid:87)(cid:82)(cid:3) (cid:68)(cid:81)(cid:68)(cid:79)(cid:82)(cid:74)(cid:3) (cid:70)(cid:82)(cid:81)(cid:89)(cid:72)(cid:85)(cid:87)(cid:72)(cid:85)(cid:3) (cid:38) (cid:47) (cid:65)(cid:73)(cid:17)(cid:23)(cid:17)(cid:21)(cid:23)(cid:54)(cid:19) 1. The DAC integrates an output buffer that can be used to reduce the output impedance and to drive external loads directly without the use of an external operational amplifier. The buffer can be bypassed by configuring the BOFFx bit in the DAC_CR register. 5.3.20 Temperature sensor characteristics Table 60. TS characteristics Symbol Parameter Min Typ Max Unit T (1) V linearity with temperature - ±1 ±2 °C L SENSE Avg_Slope(1) Average slope 4.0 4.3 4.6 mV/°C V (1) Voltage at 25°C 1.34 1.43 1.52 V 25 t (2) Startup time 4 - 10 µs START ADC sampling time when reading the T (3)(2) - - 17.1 µs S_temp temperature 1. Guaranteed by characterization, not tested in production. 2. Guaranteed by design, not tested in production. 3. Shortest sampling time can be determined in the application by multiple iterations. 102/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information 6 Package information In order to meet environmental requirements, ST offers these devices in different grades of ECOPACK® packages, depending on their level of environmental compliance. ECOPACK® specifications, grade definitions and product status are available at: www.st.com. ECOPACK® is an ST trademark. 6.1 LQFP144 package information Figure 54. LQFP144 - 144-pin, 20 x 20mm low-profile quad flat package outline (cid:51)(cid:37)(cid:33)(cid:52)(cid:41)(cid:46)(cid:39) (cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:35) (cid:33) (cid:33)(cid:18) (cid:33)(cid:17) (cid:67) (cid:16)(cid:14)(cid:18)(cid:21)(cid:0)(cid:77)(cid:77) (cid:67)(cid:67)(cid:67) (cid:35) (cid:39)(cid:33)(cid:53)(cid:39)(cid:37)(cid:0)(cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:17) (cid:33) (cid:36) (cid:44) (cid:43) (cid:36)(cid:17) (cid:44)(cid:17) (cid:36)(cid:19) (cid:17)(cid:16)(cid:24) (cid:23)(cid:19) (cid:17)(cid:16)(cid:25) (cid:23)(cid:18) (cid:66) (cid:37)(cid:19) (cid:37)(cid:17) (cid:37) (cid:19)(cid:23) (cid:17)(cid:20)(cid:20) (cid:48)(cid:41)(cid:46)(cid:0)(cid:17) (cid:17) (cid:19)(cid:22) (cid:41)(cid:36)(cid:37)(cid:46)(cid:52)(cid:41)(cid:38)(cid:41)(cid:35)(cid:33)(cid:52)(cid:41)(cid:47)(cid:46) (cid:69) (cid:17)(cid:33)(cid:63)(cid:45)(cid:37)(cid:63)(cid:54)(cid:19) 1. Drawing is not to scale. DocID14610 Rev 9 103/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE Table 61. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D 21.800 22.000 22.200 0.8583 0.8661 0.874 D1 19.800 20.000 20.200 0.7795 0.7874 0.7953 D3 - 17.500 - - 0.689 - E 21.800 22.000 22.200 0.8583 0.8661 0.874 E1 19.800 20.000 20.200 0.7795 0.7874 0.7953 E3 - 17.500 - 0.689 e - 0.500 - 0.0197 L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - 0.0394 k 0° 3.5° 7° 0° 3.5° 7° ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. 104/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information Figure 55. LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package footprint (cid:20)(cid:17)(cid:22)(cid:24) (cid:20)(cid:19)(cid:27) (cid:26)(cid:22) (cid:20)(cid:19)(cid:28) (cid:19)(cid:17)(cid:22)(cid:24) (cid:26)(cid:21) (cid:19)(cid:17)(cid:24) (cid:20)(cid:28)(cid:17)(cid:28) (cid:20)(cid:26)(cid:17)(cid:27)(cid:24) (cid:21)(cid:21)(cid:17)(cid:25) (cid:20)(cid:23)(cid:23) (cid:22)(cid:26) (cid:20) (cid:22)(cid:25) (cid:20)(cid:28)(cid:17)(cid:28) (cid:21)(cid:21)(cid:17)(cid:25) (cid:68)(cid:76)(cid:20)(cid:23)(cid:28)(cid:19)(cid:24)(cid:72) 1. Dimensions are expressed in millimeters. DocID14610 Rev 9 105/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE Device marking for LQFP144 The following figure gives an example of topside marking and pin 1 position identifier location. Figure 56. LQFP144 marking (package top view) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3)(cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:53) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:20)(cid:61)(cid:38)(cid:55)(cid:25) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:60) (cid:58)(cid:58) (cid:51)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3) (cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:89)(cid:22)(cid:26)(cid:21)(cid:26)(cid:26)(cid:57)(cid:20) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. 106/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information 6.2 LQFP100 package information Figure 57. LQFP100 – 14 x 14 mm, 100-pin low-profile quad flat package outline (cid:51)(cid:37)(cid:33)(cid:52)(cid:41)(cid:46)(cid:39)(cid:0)(cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:35) (cid:16)(cid:14)(cid:18)(cid:21)(cid:0)(cid:77)(cid:77) (cid:33) (cid:18) (cid:17) (cid:33) (cid:33) (cid:67) (cid:39)(cid:33)(cid:53)(cid:39)(cid:37)(cid:0)(cid:48)(cid:44)(cid:33)(cid:46)(cid:37) (cid:67)(cid:67)(cid:67) (cid:35) (cid:36) (cid:44) (cid:33)(cid:17) (cid:43) (cid:36)(cid:17) (cid:44)(cid:17) (cid:36)(cid:19) (cid:23)(cid:21) (cid:21)(cid:17) (cid:21)(cid:16) (cid:23)(cid:22) (cid:66) (cid:37)(cid:19) (cid:37)(cid:17) (cid:37) (cid:17)(cid:16)(cid:16) (cid:18)(cid:22) (cid:48)(cid:41)(cid:46)(cid:0)(cid:17) (cid:17) (cid:18)(cid:21) (cid:41)(cid:36)(cid:37)(cid:46)(cid:52)(cid:41)(cid:38)(cid:41)(cid:35)(cid:33)(cid:52)(cid:41)(cid:47)(cid:46) (cid:69) (cid:17)(cid:44)(cid:63)(cid:45)(cid:37)(cid:63)(cid:54)(cid:21) 1. Drawing is not to scale. Table 62. LQPF100 – 14 x 14 mm, 100-pin low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D 15.800 16.000 16.200 0.622 0.6299 0.6378 D1 13.800 14.000 14.200 0.5433 0.5512 0.5591 D3 - 12.000 - - 0.4724 - E 15.800 16.000 16.200 0.622 0.6299 0.6378 E1 13.800 14.000 14.200 0.5433 0.5512 0.5591 DocID14610 Rev 9 107/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE Table 62. LQPF100 – 14 x 14 mm, 100-pin low-profile quad flat package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max E3 - 12.000 - - 0.4724 - e - 0.500 - - 0.0197 - L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - - 0.0394 - k 0° 3.5° 7° 0° 3.5° 7° ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. Figure 58. LQFP100 - 100-pin, 14 x 14mm low-profile quad flat recommended footprint (cid:23)(cid:21) (cid:21)(cid:17) (cid:23)(cid:22) (cid:21)(cid:16) (cid:16)(cid:14)(cid:21) (cid:16)(cid:14)(cid:19) (cid:17)(cid:22)(cid:14)(cid:23) (cid:17)(cid:20)(cid:14)(cid:19) (cid:17)(cid:16)(cid:16) (cid:18)(cid:22) (cid:17)(cid:14)(cid:18) (cid:17) (cid:18)(cid:21) (cid:17)(cid:18)(cid:14)(cid:19) (cid:17)(cid:22)(cid:14)(cid:23) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:22)(cid:67) 1. Dimensions are in millimeters. 108/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information Device marking for LQFP100 The following figure gives an example of topside marking and pin 1 position identifier location. Figure 59. LQFP100 marking (package top view) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3)(cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:20) (cid:57)(cid:38)(cid:55)(cid:25)(cid:3)(cid:3)(cid:3)(cid:3)(cid:53) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:60) (cid:58)(cid:58) (cid:51)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3) (cid:76)(cid:81)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:89)(cid:22)(cid:26)(cid:21)(cid:26)(cid:27)(cid:57)(cid:20) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. DocID14610 Rev 9 109/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE 6.3 LQFP64 information Figure 60. LQFP64 – 10 x 10 mm, 64 pin low-profile quad flat package outline (cid:54)(cid:40)(cid:36)(cid:55)(cid:44)(cid:49)(cid:42)(cid:3)(cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:38) (cid:36) (cid:36)(cid:21) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3)(cid:80)(cid:80) (cid:42)(cid:36)(cid:56)(cid:42)(cid:40)(cid:3)(cid:51)(cid:47)(cid:36)(cid:49)(cid:40) (cid:20) (cid:70) (cid:36) (cid:70)(cid:70)(cid:70) (cid:38) (cid:20) (cid:39) (cid:36) (cid:46) (cid:39)(cid:20) (cid:47) (cid:39)(cid:22) (cid:47)(cid:20) (cid:23)(cid:27) (cid:22)(cid:22) (cid:22)(cid:21) (cid:23)(cid:28) (cid:69) (cid:40)(cid:22) (cid:40)(cid:20) (cid:40) (cid:25)(cid:23) (cid:20)(cid:26) (cid:20) (cid:20)(cid:25) (cid:51)(cid:44)(cid:49)(cid:3)(cid:20) (cid:72) (cid:44)(cid:39)(cid:40)(cid:49)(cid:55)(cid:44)(cid:41)(cid:44)(cid:38)(cid:36)(cid:55)(cid:44)(cid:50)(cid:49) (cid:24)(cid:58)(cid:66)(cid:48)(cid:40)(cid:66)(cid:57)(cid:22) 1. Drawing is not to scale. Table 6 3 . LQFP64 – 10 x 10 mm, 64 pin low-profile quad flat package mechanical data millimeters inches(1) Symbol Min Typ Max Min Typ Max A - - 1.600 - - 0.0630 A1 0.050 - 0.150 0.0020 - 0.0059 A2 1.350 1.400 1.450 0.0531 0.0551 0.0571 b 0.170 0.220 0.270 0.0067 0.0087 0.0106 c 0.090 - 0.200 0.0035 - 0.0079 D - 12.000 - - 0.4724 - D1 - 10.000 - - 0.3937 - D3 - 7.500 - - 0.2953 - E - 12.000 - - 0.4724 - E1 - 10.000 - - 0.3937 - E3 - 7.500 - - 0.2953 - 110/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information Table 63. LQFP64 – 10 x 10 mm, 64 pin low-profile quad flat package mechanical data (continued) millimeters inches(1) Symbol Min Typ Max Min Typ Max e - 0.500 - - 0.0197 - θ 0° 3.5° 7° 0° 3.5° 7° L 0.450 0.600 0.750 0.0177 0.0236 0.0295 L1 - 1.000 - - 0.0394 - ccc - - 0.080 - - 0.0031 1. Values in inches are converted from mm and rounded to 4 decimal digits. Figure 61. Recommended footprint (cid:20)(cid:24) (cid:19)(cid:19) (cid:16)(cid:14)(cid:19) (cid:20)(cid:25) (cid:16)(cid:14)(cid:21) (cid:19)(cid:18) (cid:17)(cid:18)(cid:14)(cid:23) (cid:17)(cid:16)(cid:14)(cid:19) (cid:17)(cid:16)(cid:14)(cid:19) (cid:22)(cid:20) (cid:17)(cid:23) (cid:17)(cid:14)(cid:18) (cid:17) (cid:17)(cid:22) (cid:23)(cid:14)(cid:24) (cid:17)(cid:18)(cid:14)(cid:23) (cid:65)(cid:73)(cid:17)(cid:20)(cid:25)(cid:16)(cid:25)(cid:67) 1. Dimensions are in millimeters. DocID14610 Rev 9 111/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE Device marking for LQFP64 The following figure gives an example of topside marking and pin 1 position identifier location. Figure 62. LQFP64 marking (package top view) (cid:53)(cid:72)(cid:89)(cid:76)(cid:86)(cid:76)(cid:82)(cid:81)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:53) (cid:51)(cid:85)(cid:82)(cid:71)(cid:88)(cid:70)(cid:87)(cid:3)(cid:76)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:70)(cid:68)(cid:87)(cid:76)(cid:82)(cid:81)(cid:11)(cid:20)(cid:12) (cid:54)(cid:55)(cid:48)(cid:22)(cid:21)(cid:41)(cid:20)(cid:19)(cid:20) (cid:53)(cid:38)(cid:55)(cid:25)(cid:3)(cid:3)(cid:3)(cid:3)(cid:3)(cid:3)(cid:3)(cid:3) (cid:39)(cid:68)(cid:87)(cid:72)(cid:3)(cid:70)(cid:82)(cid:71)(cid:72) (cid:60) (cid:58)(cid:58) (cid:51)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3) (cid:76)(cid:81)(cid:71)(cid:72)(cid:81)(cid:87)(cid:76)(cid:73)(cid:76)(cid:72)(cid:85) (cid:48)(cid:54)(cid:89)(cid:22)(cid:26)(cid:21)(cid:26)(cid:28)(cid:57)(cid:20) 1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering samples in production. ST Quality has to be contacted prior to any decision to use these Engineering samples to run qualification activity. 112/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Package information 6.4 Thermal characteristics The maximum chip junction temperature (T max) must never exceed the values given in J Table10: General operating conditions on page40. The maximum chip-junction temperature, T max, in degrees Celsius, may be calculated J using the following equation: T max = T max + (P max × Θ ) J A D JA Where: • T max is the maximum ambient temperature in °C, A • Θ is the package junction-to-ambient thermal resistance, in °C/W, JA • P max is the sum of P max and P max (P max = P max + P max), D INT I/O D INT I/O • P max is the product of I andV , expressed in Watts. This is the maximum chip INT DD DD internal power. P max represents the maximum power dissipation on output pins where: I/O PI/O max = Σ (VOL × IOL) + Σ((VDD – VOH) × IOH), taking into account the actual VOL / IOL and VOH / IOH of the I/Os at low and high level in the application. Table 64. Package thermal characteristics Symbol Parameter Value Unit Thermal resistance junction-ambient 30 LQFP144 - 20 x 20 mm / 0.5 mm pitch Thermal resistance junction-ambient Θ 46 °C/W JA LQFP100 - 14 x 14 mm / 0.5 mm pitch Thermal resistance junction-ambient 45 LQFP64 - 10 x 10 mm / 0.5 mm pitch 6.4.1 Reference document JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air), available from www.jedec.org. DocID14610 Rev 9 113/121 120

Package information STM32F101xC, STM32F101xD, STM32F101xE 6.4.2 Evaluating the maximum junction temperature for an application When ordering the microcontroller, the temperature range is specified in the ordering information scheme shown in Table65: Ordering information scheme. Each temperature range suffix corresponds to a specific guaranteed ambient temperature at maximum dissipation and, to a specific maximum junction temperature. Here, only temperature range 6 is available (–40 to 85 °C). The following example shows how to calculate the temperature range needed for a given application, making it possible to check whether the required temperature range is compatible with the STM32F10xxx junction temperature range. Example: High-performance application Assuming the following application conditions: Maximum ambient temperature T = 82 °C (measured according to JESD51-2), Amax I = 50 mA, V = 3.5 V, maximum 20 I/Os used at the same time in output at low DDmax DD level with I = 8 mA, V = 0.4 V and maximum 8 I/Os used at the same time in output OL OL mode at low level with I = 20 mA, V = 1.3 V OL OL P =50 mA × 3.5 V= 175 mW INTmax P =20 × 8 mA × 0.4 V + 8 × 20 mA × 1.3 V = 272 mW IOmax This gives: P = 175 mW and P = 272 mW INTmax IOmax P =175+272 = 447 mW Dmax Thus: P = 447 mW Dmax Using the values obtained in Table65 T is calculated as follows: Jmax – For LQFP64, 45 °C/W T = 82 °C + (45 °C/W × 447 mW) = 82 °C + 20.1 °C = 102.1 °C Jmax This is within the junction temperature range of the STM32F10xxx (–40 < T < 105 °C). J Figure 63. LQFP64 P max vs. T D A 700 600 500 ) W 400 m ( 300 Suffix 6 D P 200 100 0 65 75 85 95 105 115 T (°C) A 114/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Part numbering 7 Part numbering Table 65. Ordering information scheme Example: STM32 F 101R C T 6 xxx Device family ® STM32 = ARM -based 32-bit microcontroller Product type F = general-purpose Device subfamily 101 = access line Pin count R = 64 pins V = 100 pins Z = 144 pins Flash memory size C = 256 Kbytes of Flash memory D = 384 Kbytes of Flash memory E = 512 Kbytes of Flash memory Package T = LQFP Temperature range 6 = Industrial temperature range, –40 to 85 °C. Options xxx = programmed parts TR = tape and real For a list of available options (speed, package, etc..) or for further information on any aspect of this device, please contact your nearest ST sales office. DocID14610 Rev 9 115/121 120

Revision history STM32F101xC, STM32F101xD, STM32F101xE 8 Revision history T able 66. Document revision history Date Revision Changes 07-Apr-2008 1 Initial release. Document status promoted from Target Specification to Preliminary Data. Section1: Introduction and Section2.2: Full compatibility throughout the family modified. Small text changes. Note1 added in Table2: STM32F101xC, STM32F101xD and STM32F101xE features and peripheral counts on page11. LQPF100/BGA100 column added to Table6: FSMC pin definition on page32. Values added to Maximum current consumption on page42 (see 22-May-2008 2 Table14, Table15, Table16 and Table17). Values added to Typical current consumption on page48 (see Table18, Table19 and Table20 and see Figure11, Figure12, Figure14, Figure15 and Figure16), Table19: Typical current consumption in Standby mode removed. Figure55: LQFP144 - 144-pin, 20 x 20 mm low-profile quad flat package footprint on page105 corrected. Equation 1 corrected. Section6.4.2: Evaluating the maximum junction temperature for an application on page114 added. 116/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Revision history Table 66. Document revision history (continued) Date Revision Changes Document status promoted from Preliminary Data to full datasheet. FSMC (flexible static memory controller) on page15 modified. Power supply supervisor on page17 modified and V added to DDA Table10: General operating conditions on page40. Table notes revised in Section5: Electrical characteristics. Capacitance modified in Figure9: Power supply scheme on page37. Table52: SCL frequency (f = 36 MHz, V = V = 3.3 V) PCLK1 DD DD_I2C updated. Table54: SPI characteristics modified, t modified in Figure46: h(NSS) SPI timing diagram - slave mode and CPHA=0 on page94. Minimum SDA and SCL fall time value for Fast mode removed from Table51: I2C characteristics on page90, note 1 modified. I values added to Table17: Typical and maximum current DD_VBAT 21-Jul-2008 3 consumptions in Stop and Standby modes on page45. Table30: Flash memory endurance and data retention on page59 updated. f corrected in Table41: EMS characteristics. HCLK t modified in Table54: SPI characteristics. su(NSS) EO corrected in Table58: ADC accuracy on page98, f corrected PCLK2 in Table57: ADC accuracy - limited test conditions and Table58: ADC accuracy. Figure50: Typical connection diagram using the ADC on page99 and note below corrected. Typical T value removed from Table60: TS characteristics on S_temp page102. Section6.1: LQFP144 package information on page103 updated, Small text changes. General-purpose timers (TIMx) on page19 updated, Table3: STM32F101xx family updated to show the low-density family, Table4: Timer feature comparison added Figure1: STM32F101xC, STM32F101xD and STM32F101xE access line block diagram updated. Note9 added, main function after reset and Note5 updated in Table5: STM32F101xC/STM32F101xD/STM32F101xE pin definitions. Note2 modified below Table7: Voltage characteristics on page38, |ΔV | min and |ΔV | min removed. DDx DDx 12-Dec-2008 4 Measurement conditions specified in Section5.3.5: Supply current characteristics on page42. General input/output characteristics on page82 modified. Max values at T = 85 °C updated in Table17: Typical and maximum A current consumptions in Stop and Standby modes on page45. Section5.3.10: FSMC characteristics on page59 revised. Values added to Table42: EMI characteristics on page80. I added to Table55: ADC characteristics on page96. VREF Table64: Package thermal characteristics on page113 updated, Small text changes. DocID14610 Rev 9 117/121 120

Revision history STM32F101xC, STM32F101xD, STM32F101xE Table 66. Document revision history (continued) Date Revision Changes I/O information clarified on cover page, Number of ADC peripherals corrected in Table2: STM32F101xC, STM32F101xD and STM32F101xE features and peripheral counts. In Table5: STM32F101xC/STM32F101xD/STM32F101xE pin definitions: – I/O level of pins PF11, PF12, PF13, PF14, PF15, G0, G1 and G15 updated – PB4, PB13, PB14, PB15, PB3/TRACESWO moved from Default column to Remap column. PG14 pin description modified in Table6: FSMC pin definition, Figure6: Memory map on page35 modified. Note modified in Table14: Maximum current consumption in Run mode, code with data processing running from Flash and Table16: Maximum current consumption in Sleep mode, code running from Flash or RAM. Figure14, Figure15 and Figure16 show typical curves (titles changed). Table21: High-speed external user clock characteristics and Table22: Low-speed user external clock characteristics modified. 30-Mar-2009 5 ACC max values modified in Table25: HSI oscillator characteristics HSI FSMC configuration modified for Asynchronous waveforms and timings. Notes modified below Figure21: Asynchronous non- multiplexed SRAM/PSRAM/NOR read waveforms and Figure22: Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms. t values modified in Table31: Asynchronous non-multiplexed w(NADV) SRAM/PSRAM/NOR read timingsand Table34: Asynchronous multiplexed NOR/PSRAM write timings. t modified in h(Data_NWE) Table32: Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings. In Table36: Synchronous multiplexed PSRAM write timings and Table38: Synchronous non-multiplexed PSRAM write timings: – t renamed as t v(Data-CLK) d(CLKL-Data) – t min value removed and max value added d(CLKL-Data) – t / t removed h(CLKL-DV) h(CLKL-ADV) Figure25: Synchronous multiplexed NOR/PSRAM read timings. Figure26: Synchronous multiplexed PSRAM write timings and Figure28: Synchronous non-multiplexed PSRAM write timings modified, Small text changes. 118/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE Revision history Table 66. Document revision history (continued) Date Revision Changes Figure1: STM32F101xC, STM32F101xD and STM32F101xE access line block diagram modified. Note5 updated and Note4 added in Table5: STM32F101xC/STM32F101xD/STM32F101xE pin definitions. V and T added to Table13: Embedded internal reference RERINT Coeff voltage. f min modified in Table21: High-speed external user clock HSE_ext characteristics. Table23: HSE 4-16 MHz oscillator characteristics modified. Note1 modified below Figure19: Typical application with an 8 MHz crystal. Figure44: Recommended NRST pin protection modified. C and C L1 L2 replaced by C in Table23: HSE 4-16 MHz oscillator characteristics and Table24: LSE oscillator characteristics (f = 32.768 kHz), notes LSE modified and moved below the tables. Table25: HSI oscillator characteristics modified. Conditions removed from Table27: Low-power mode wakeup timings. Jitter added to Table28: PLL characteristics. 21-Jul-2009 6 In Table31: Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings: t and t modified. h(BL_NOE) h(A_NOE) In Table32: Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings: t and t modified. h(A_NWE) h(Data_NWE) In Table33: Asynchronous multiplexed NOR/PSRAM read timings: t and t modified. h(AD_NADV) h(A_NOE) In Table34: Asynchronous multiplexed NOR/PSRAM write timings: t modified. h(A_NWE) In Table35: Synchronous multiplexed NOR/PSRAM read timings: t modified. h(CLKH-NWAITV) In Table40: Switching characteristics for NAND Flash read and write cycles: t modified. h(NOE-D) Table54: SPI characteristics modified. C and R parameters modified in Table55: ADC characteristics. ADC AIN R max values modified in Table56: R max for f = 14 MHz. AIN AIN ADC Table59: DAC characteristics modified. Figure53: 12-bit buffered /non- buffered DAC added. Number of DACs corrected in Table3: STM32F101xx family. I updated in Table17: Typical and maximum current DD_VBAT consumptions in Stop and Standby modes. Figure13: Typical current consumption on V with RTC on vs. BAT 24-Sep-2009 7 temperature at different VBAT values added. IEC 1000 standard updated to IEC 61000 and SAE J1752/3 updated to IEC61967-2 in Section : on page78. Table59: DAC characteristics modified. Small text changes. DocID14610 Rev 9 119/121 120

Revision history STM32F101xC, STM32F101xD, STM32F101xE Table 66. Document revision history (continued) Date Revision Changes Updated footnotes below Table7: Voltage characteristics on page38 and Table8: Current characteristics on page39 Updated tw min in Table21: High-speed external user clock characteristics on page51 Updated startup time in Table24: LSE oscillator characteristics (f = LSE 32.768 kHz) on page55 Updated Table31: Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings on page60 19-Apr-2011 8 Updated FSMC sync data latency in Figure25 thru Figure28 Updated Figure38: NAND controller waveforms for common memory write access and Table40: Switching characteristics for NAND Flash read and write cycles on page78 Updated Figure44: Recommended NRST pin protection Added Section5.3.13: I/O current injection characteristics Updated Section5.3.13: I/O current injection characteristics Updated note 2 in Table51: I2C characteristics on page90 Updated Figure45: I2C bus AC waveforms and measurement circuit(1) Added OSC_IN/OSC_OUT remap functions and updated PD0/PD1 in Table5: STM32F101xC/STM32F101xD/STM32F101xE pin definitions. Modified Section2.3.21: GPIOs (general-purpose inputs/outputs) on page20. Updated notes related to parameters not tested in production in the whole document. Updated Table20: Peripheral current consumption on page50. Updated CDM standard and values in Section: Electrostatic discharge (ESD). Modified Section: Output driving current on page84. Updated Figure43: I/O AC characteristics definition. Updated conditions related to Section: I2C interface characteristics. Modified Table51: I2C characteristics on page90, updated Figure45: I2C bus AC waveforms and measurement circuit(1) and V /V 15-May-2015 9 DD DD_I2C conditions in Table52: SCL frequency (f = 36 MHz, V = V PCLK1 DD DD_I2C = 3.3 V) on page91. Modified Figure48: SPI timing diagram - master mode(1) on page95. Modified note 3 in Table58: ADC accuracy on page98. Updated I definition in Table59: DAC characteristics on page100 DDA and removed comment related to the offset parameter for ±10mV. Corrected “CLKL-NOEL” in Section5.3.10: FSMC characteristics on page59. Updated Section6.1: LQFP144 package information on page103 and added Section: Device marking for LQFP144 on page106. Updated Section6.2: LQFP100 package information on page107 and added Section: Device marking for LQFP100 on page109. Updated Section6.3: LQFP64 information on page110 and added Section: Device marking for LQFP64 on page112. 120/121 DocID14610 Rev 9

STM32F101xC, STM32F101xD, STM32F101xE IMPORTANT NOTICE – PLEASE READ CAREFULLY STMicroelectronics NV and its subsidiaries (“ST”) reserve the right to make changes, corrections, enhancements, modifications, and improvements to ST products and/or to this document at any time without notice. Purchasers should obtain the latest relevant information on ST products before placing orders. ST products are sold pursuant to ST’s terms and conditions of sale in place at the time of order acknowledgement. Purchasers are solely responsible for the choice, selection, and use of ST products and ST assumes no liability for application assistance or the design of Purchasers’ products. No license, express or implied, to any intellectual property right is granted by ST herein. Resale of ST products with provisions different from the information set forth herein shall void any warranty granted by ST for such product. ST and the ST logo are trademarks of ST. All other product or service names are the property of their respective owners. Information in this document supersedes and replaces information previously supplied in any prior versions of this document. © 2015 STMicroelectronics – All rights reserved DocID14610 Rev 9 121/121 121

Mouser Electronics Authorized Distributor Click to View Pricing, Inventory, Delivery & Lifecycle Information: S TMicroelectronics: STM32F101RDT6 STM32F101VCT6 STM32F101RCT6 STM32F101VDT6 STM32F101ZDT6 STM32F101ZCT6 STM32F101VET6 STM32F101ZET6 STM32F101RET6 STM32F101VDT6TR STM32F101RCT6TR STM32F101RDT6TR STM32F101VCT6TR STM32F101VET6TR STM32F101RET6TR