MCP6001/1R/1U/2/4 1 MHz, Low-Power Op Amp Features Description • Available in SC-70-5 and SOT-23-5 packages The Microchip Technology Inc. MCP6001/2/4 family of • Gain Bandwidth Product: 1MHz (typical) operational amplifiers (op amps) is specifically designed for general-purpose applications. This family • Rail-to-Rail Input/Output has a 1MHz Gain Bandwidth Product (GBWP) and 90° • Supply Voltage: 1.8V to 6.0V phase margin (typical). It also maintains 45° phase • Supply Current: IQ = 100µA (typical) margin (typical) with a 500pF capacitive load. This • Phase Margin: 90° (typical) family operates from a single supply voltage as low as • Temperature Range: 1.8V, while drawing 100µA (typical) quiescent current. - Industrial: -40°C to +85°C Additionally, the MCP6001/2/4 supports rail-to-rail input and output swing, with a common mode input voltage - Extended: -40°C to +125°C range of V +300mV to V –300mV. This family of DD SS • Available in Single, Dual and Quad Packages op amps is designed with Microchip’s advanced CMOS process. Applications The MCP6001/2/4 family is available in the industrial • Automotive and extended temperature ranges, with a power supply • Portable Equipment range of 1.8V to 6.0V. • Photodiode Amplifier Package Types • Analog Filters • Notebooks and PDAs MCP6001 MCP6001R • Battery-Powered Systems SC70-5, SOT-23-5 SOT-23-5 VVOOUUTT 11 55 VVDDDD VOUT 1 5 VSS Design Aids VVSSSS 22 ++ -- VDD 2 + - • SPICE Macro Models VIN+ 33 44 VIN– VIN+ 3 4 VIN– • FilterLab® Software • Mindi™ Circuit Designer & Simulator MCP6002 MCP6001U • Microchip Advanced Part Selector (MAPS) PDIP, SOIC, MSOP SOT-23-5 • Analog Demonstration and Evaluation Boards VOUTA 1 8 VDD VIN+ 1 5 VDD • Application Notes VINA– 2 - + 7 VOUTB VSS 2 + - Typical Application VINA+ 3 + - 6 VINB– VIN– 3 4 VOUT VSS 4 5 VINB+ V DD MCP6002 MCP6004 VIN + 2x3DFN * PDIP, SOIC, TSSOP MCP6001 VOUT VOUTA 1 8 VDD VOUTA 1 14VOUTD – VINA– 2 EP 7 VOUTB VINA– 2 - + + - 13VIND– VSS VINA+ 3 9 6 VINB– VINA+ 3 12VIND+ VSS 4 5 VINB+ VDD 4 11VSS R VINB+ 5 10VINC+ 1 R2 VINB– 6 - + + - 9 VINC– R Gain = 1+----1-- VOUTB 7 8 VOUTC R V 2 REF * Includes Exposed Thermal Pad (EP); see Table3-1. Non-Inverting Amplifier © 2009 Microchip Technology Inc. DS21733J-page 1

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 2 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 1.0 ELECTRICAL † Notice: Stresses above those listed under “Absolute Maximum Ratings” may cause permanent damage to the CHARACTERISTICS device. This is a stress rating only and functional operation of the device at those or any other conditions above those Absolute Maximum Ratings † indicated in the operational listings of this specification is not implied. Exposure to maximum rating conditions for extended VDD–VSS........................................................................7.0V periods may affect device reliability. Current at Analog Input Pins (VIN+, VIN–).....................±2mA †† See Section4.1.2 “Input Voltage and Current Limits”. Analog Inputs (V +, V –)††........V –1.0VtoV +1.0V IN IN SS DD All Other Inputs and Outputs .........V –0.3V to V +0.3V SS DD Difference Input Voltage ......................................|V –V | DD SS Output Short Circuit Current ................................Continuous Current at Output and Supply Pins ............................±30mA Storage Temperature...................................–65°C to +150°C Maximum Junction Temperature (T )..........................+150°C J ESD Protection On All Pins (HBM; MM)..............≥ 4kV; 200V DC ELECTRICAL SPECIFICATIONS Electrical Characteristics: Unless otherwise indicated, T = +25°C, V = +1.8V to +5.5V, V = GND, V = V /2, V = V /2, A DD SS CM DD L DD R = 10kΩ to V , and V ≈V /2 (refer to Figure1-1). L L OUT DD Parameters Sym Min Typ Max Units Conditions Input Offset Input Offset Voltage V -4.5 — +4.5 mV V = V (Note1) OS CM SS Input Offset Drift with Temperature ΔV /ΔT — ±2.0 — µV/°C T = -40°C to +125°C, OS A A V = V CM SS Power Supply Rejection Ratio PSRR — 86 — dB V = V CM SS Input Bias Current and Impedance Input Bias Current: I — ±1.0 — pA B Industrial Temperature I — 19 — pA T = +85°C B A Extended Temperature I — 1100 — pA T = +125°C B A Input Offset Current I — ±1.0 — pA OS Common Mode Input Impedance Z — 1013||6 — Ω||pF CM Differential Input Impedance Z — 1013||3 — Ω||pF DIFF Common Mode Common Mode Input Range V V − 0.3 — V + 0.3 V CMR SS DD Common Mode Rejection Ratio CMRR 60 76 — dB V = -0.3V to 5.3V, CM V = 5V DD Open-Loop Gain DC Open-Loop Gain (Large Signal) A 88 112 — dB V = 0.3V to V – 0.3V, OL OUT DD V =V CM SS Output Maximum Output Voltage Swing V , V V + 25 — V – 25 mV V = 5.5V, OL OH SS DD DD 0.5V Input Overdrive Output Short Circuit Current I — ±6 — mA V = 1.8V SC DD — ±23 — mA V = 5.5V DD Power Supply Supply Voltage V 1.8 — 6.0 V Note2 DD Quiescent Current per Amplifier I 50 100 170 µA I = 0, V = 5.5V, V = 5V Q O DD CM Note 1: MCP6001/1R/1U/2/4 parts with date codes prior to December 2004 (week code 49) were tested to ±7mV minimum/ maximum limits. 2: All parts with date codes November 2007 and later have been screened to ensure operation at V = 6.0V. However, the other minimum and maximum specifications are measured at 1.8V and 5.5V. DD © 2009 Microchip Technology Inc. DS21733J-page 3

MCP6001/1R/1U/2/4 AC ELECTRICAL SPECIFICATIONS Electrical Characteristics: Unless otherwise indicated, T = +25°C, V = +1.8 to 5.5V, V = GND, V = V /2, A DD SS CM DD VL = VDD/2, VOUT≈VDD/2, RL = 10kΩ to VL, and CL = 60pF (refer to Figure1-1). Parameters Sym Min Typ Max Units Conditions AC Response Gain Bandwidth Product GBWP — 1.0 — MHz Phase Margin PM — 90 — ° G = +1V/V Slew Rate SR — 0.6 — V/µs Noise Input Noise Voltage E — 6.1 — µVp-p f = 0.1Hz to 10Hz ni Input Noise Voltage Density e — 28 — nV/√Hz f = 1kHz ni Input Noise Current Density i — 0.6 — fA/√Hz f = 1kHz ni TEMPERATURE SPECIFICATIONS Electrical Characteristics: Unless otherwise indicated, V = +1.8V to +5.5V and V = GND. DD SS Parameters Sym Min Typ Max Units Conditions Temperature Ranges Industrial Temperature Range T -40 — +85 °C A Extended Temperature Range T -40 — +125 °C A Operating Temperature Range T -40 — +125 °C Note A Storage Temperature Range T -65 — +150 °C A Thermal Package Resistances Thermal Resistance, 5L-SC70 θ — 331 — °C/W JA Thermal Resistance, 5L-SOT-23 θ — 256 — °C/W JA Thermal Resistance, 8L-PDIP θ — 85 — °C/W JA Thermal Resistance, 8L-SOIC (150mil) θ — 163 — °C/W JA Thermal Resistance, 8L-MSOP θ — 206 — °C/W JA Thermal Resistance, 8L-DFN (2x3) θ — 68 — °C/W JA Thermal Resistance, 14L-PDIP θ — 70 — °C/W JA Thermal Resistance, 14L-SOIC θ — 120 — °C/W JA Thermal Resistance, 14L-TSSOP θ — 100 — °C/W JA Note: The industrial temperature devices operate over this extended temperature range, but with reduced performance. In any case, the internal Junction Temperature (T ) must not exceed the Absolute Maximum J specification of +150°C. DS21733J-page 4 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 1.1 Test Circuits C The circuit used for most DC and AC tests is shown in F 6.8pF Figure1-1. This circuit can independently set V and CM V ; see Equation1-1. Note that V is not the OUT CM circuit’s common mode voltage ((VP+VM)/2), and that RG RF V includes V plus the effects (on the input offset 100kΩ 100kΩ OST OS error, VOST) of temperature, CMRR, PSRR and AOL. VP VDD/2 V DD V EQUATION 1-1: IN+ C C B1 B2 GDM = RF⁄RG MCP600X 100nF 1µF V = (V +V ⁄2)⁄2 CM P DD V = V –V VIN– OST IN– IN+ V = (V ⁄2)+(V –V )+V (1+G ) V V OUT DD P M OST DM M OUT Where: RG RF RL CL 100kΩ 100kΩ 10kΩ 60pF G = Differential Mode Gain (V/V) DM VCM = Op Amp’s Common Mode (V) CF Input Voltage 6.8pF VL V = Op Amp’s Total Input Offset (mV) OST FIGURE 1-1: AC and DC Test Circuit for Voltage Most Specifications. © 2009 Microchip Technology Inc. DS21733J-page 5

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 6 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 2.0 TYPICAL PERFORMANCE CURVES Note: The graphs and tables provided following this note are a statistical summary based on a limited number of samples and are provided for informational purposes only. The performance characteristics listed herein are not tested or guaranteed. In some graphs or tables, the data presented may be outside the specified operating range (e.g., outside specified power supply range) and therefore outside the warranted range. Note: Unless otherwise indicated, T = +25°C, V = +1.8V to +5.5V, V = GND, V = V /2, V ≈V /2, A DD SS CM DD OUT DD V = V /2, R = 10kΩ to V , and C = 60pF. L DD L L L 20% 0 nces1168%% 6V4C,M6 9=5 V SSSamples µV)-100 VDD = 1.8V e of Occurre1110248%%%% set Voltage (---432000000 TA = -40°C centag 46%% put Off--650000 TTTAAA === +++281552°°5CC°C Per 02%% In-700 4 2 0 2 4 6 8 0 2 4 6 8 0 2 5 -4 -3 -2 -1 0 1 2 3 4 5 0. 0. 0. 0. 0. 0. 0. 1. 1. 1. 1. 1. 2. 2. - - Input Offset Voltage (mV) Common Mode Input Voltage (V) FIGURE 2-1: Input Offset Voltage. FIGURE 2-4: Input Offset Voltage vs. Common Mode Input Voltage at V = 1.8V. DD nces1168%% 2T4A 5=3 - S40a°mCp tloe s+125°C V)-1000 VDD = 5.5V curre1124%% VCM = VSS ge (µ-200 of Oc108%% Volta-300 ntage 46%% Offset --540000 TTAA == +-4205°°CC Perce 02%% nput -600 TTAA == ++18255°°CC I -12-10 -8 -6 -4 -2 0 2 4 6 8 10 12 -700 Input Offset Voltage Drift; 0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 TC1 (µV/°C) - Common Mode Input Voltage (V) FIGURE 2-2: Input Offset Voltage Drift. FIGURE 2-5: Input Offset Voltage vs. Common Mode Input Voltage at V = 5.5V. DD es45% 2453 Samples 200 c40% curren3305%% TVAC M= =-4 V0S°SC to +125°C e (µV) 110500 of Oc2205%% oltag 50 VDD = 5.5V entage 11055%%% Offset V -500 VDD = 1.8V erc 0% ut -100 P 02 01 00 01 02 03 04 05 06 07 Inp-150 VCM = VSS -0. -0. 0. 0. 0. 0. 0. 0. 0. 0. -200 Input Offset Quadratic Temp. Co.; 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 TC2 (µV/°C2) Output Voltage (V) FIGURE 2-3: Input Offset Quadratic FIGURE 2-6: Input Offset Voltage vs. Temp. Co. Output Voltage. © 2009 Microchip Technology Inc. DS21733J-page 7

MCP6001/1R/1U/2/4 Note: Unless otherwise indicated, T = +25°C, V = +1.8V to +5.5V, V = GND, V = V /2, V ≈V /2, A DD SS CM DD OUT DD V = V /2, R = 10kΩ to V , and C = 60pF. L DD L L L 14% 100 s 1230 Samples VCM = VSS ce 12% VDD = 5.5V 90 urren 10% VTAC M= =+ 8V5D°DC dB) 80 Occ 8% RR ( 70 PSRR– ntage of 46%% SRR, CM 456000 CMRR PSRR+ e P c 2% er 30 P 0% 20 0 3 6 9 12 15 18 21 24 27 30 1.E1+001 1.E10+002 1.E1+k03 1.1E0+k04 11.E0+00k5 Input Bias Current (pA) Frequency (Hz) FIGURE 2-7: Input Bias Current at +85°C. FIGURE 2-10: PSRR, CMRR vs. Frequency. 55% es 50% 605 Samples 120 0 nc 45% VDD = 5.5V 100 -30 e of Occurre 2233405050%%%%% VTAC M= =+ 1V2D5D°C op Gain (dB) 468000 Phase ---1962000 op Phase (°) ag 15% Lo Gain Lo ent 10% en- 20 -150 en- erc 5% Op 0 -180 Op P 0% VCM = VSS 0 0 0 0 0 0 0 0 0 0 0 -20 -210 5 0 5 0 5 0 5 0 5 0 1 3 4 6 7 9 10 12 13 15 10..E1- 1.1E+1.1E0+11.0E0+11.Ek+11.0Ek+110.E0+k11.ME+110.EM+ Input Bias Current (pA) 01 00 01 F0re2que0n3cy 0(H4z) 05 06 07 FIGURE 2-8: Input Bias Current at FIGURE 2-11: Open-Loop Gain, Phase vs. +125°C. Frequency. 100 1,000 VDD = 5.0V y 95 sit B) en CMRR (d 8950 PSRR (VCM = VSS) Voltage DV/Hz)√ 100 PSRR, 7850 CMRR (VCM = -0.3V to +5.3V) ut Noise (n p n 70 I 10 -50 -25 0 25 50 75 100 125 1.0E.-101 1.E1+0 1.1E0+0 11.E0+00 1.1Ek+0 11.E0+k0 11.0E0+k0 Ambient Temperature (°C) 0 1Freque2ncy (Hz3) 4 5 FIGURE 2-9: CMRR, PSRR vs. Ambient FIGURE 2-12: Input Noise Voltage Density Temperature. vs. Frequency. DS21733J-page 8 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 Note: Unless otherwise indicated, T = +25°C, V = +1.8V to +5.5V, V = GND, V = V /2, V ≈V /2, A DD SS CM DD OUT DD V = V /2, R = 10kΩ to V , and C = 60pF. L DD L L L 30 0.08 G = +1 V/V ort Circuit CurrentMagnitude (mA)11220505 TTTAT AA=A == =+ ++1-28425505°°°°CCCC Voltage (20 mV/div)-00000.....0000020246 Sh 5 put -0.04 ut 0 O-0.06 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 -0.008.E+00 1.E-06 2.E-06 3.E-06 4.E-06 5.E-06 6.E-06 7.E-06 8.E-06 9.E-06 1.E-05 Power Supply Voltage (V) Time (1 µs/div) FIGURE 2-13: Output Short Circuit Current FIGURE 2-16: Small-Signal, Non-Inverting vs. Power Supply Voltage. Pulse Response. 1,000 5.0 G = +1 V/V om 4.5 VDD = 5.0V o 4.0 age HeadrmV) 100 VDD – VOH VOL – VSS oltage (V) 233...505 Volt( 10 ut V 2.0 utput Outp 11..05 O 1 0.5 1.1E0-µ05 11.E0-00µ4 1.1Em-03 11.E0-m02 0.0 0.E+00 1.E-05 2.E-05 3.E-05 4.E-05 5.E-05 6.E-05 7.E-05 8.E-05 9.E-05 1.E-04 Output Current Magnitude (A) Time (10 µs/div) FIGURE 2-14: Output Voltage Headroom FIGURE 2-17: Large-Signal, Non-Inverting vs. Output Current Magnitude. Pulse Response. 180 160 VCM = VDD - 0.5V 01..90 VDD = 5.5V cent Currentmplifier (µA) 11102480000 Rate (V/µs) 00000.....45678 Falling Edge Quiesper a 4600 TTTA AA= == + ++1822555°°°CCC Slew 00..23 Rising Edge VDD = 1.8V 20 TA = -40°C 0.1 0 0.0 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 -50 -25 0 25 50 75 100 125 Power Supply Voltage (V) Ambient Temperature (°C) FIGURE 2-15: Quiescent Current vs. FIGURE 2-18: Slew Rate vs. Ambient Power Supply Voltage. Temperature. © 2009 Microchip Technology Inc. DS21733J-page 9

MCP6001/1R/1U/2/4 Note: Unless otherwise indicated, T = +25°C, V = +1.8V to +5.5V, V = GND, V = V /2, V ≈V /2, A DD SS CM DD OUT DD V = V /2, R = 10kΩ to V , and C = 60pF. L DD L L L 10 6 wing (V)P-P VDD = 5.5V ages (V) 45 VOUT VIN VGD =D +=2 5 V.0/VV e S 1 VDD = 1.8V Volt 3 Voltag utput 2 Output nput, O 01 0.1 I 1.E1+k03 1.1E0+k04 11.E00+k05 1.E1M+06 -1 0.E+00 1.E-05 2.E-05 3.E-05 4.E-05 5.E-05 6.E-05 7.E-05 8.E-05 9.E-05 1.E-04 Frequency (Hz) Time (10 µs/div) FIGURE 2-19: Output Voltage Swing vs. FIGURE 2-21: The MCP6001/2/4 Show No Frequency. Phase Reversal. 1.E1-00m2 A)1.E-10m3 e (1.1E0-004µ d nitu1.E1-005µ g1.E-016µ a M1.1E0-007n nt 1.E1-008n e put Curr111...1EEE01---110100109pnp +++1-48225505°°°°CCCC n I1.E-112p -1.0 -0.9 -0.8 -0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0 Input Voltage (V) FIGURE 2-20: Measured Input Current vs. Input Voltage (below V ). SS DS21733J-page 10 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 3.0 PIN DESCRIPTIONS Descriptions of the pins are listed in Table3-1. TABLE 3-1: PIN FUNCTION TABLE MCP6001 MCP6001R MCP6001U MCP6002 MCP6004 MSOP, PDIP, SC70-5, DFN Symbol Description SOT-23-5 SOT-23-5 PDIP, SOIC, SOT-23-5 2x3 SOIC TSSOP 1 1 4 1 1 1 V , V Analog Output (op amp A) OUT OUTA 4 4 3 2 2 2 V –, V – Inverting Input (op amp A) IN INA 3 3 1 3 3 3 V +, V + Non-inverting Input (op amp A) IN INA 5 2 5 8 8 4 V Positive Power Supply DD — — — 5 5 5 V + Non-inverting Input (op amp B) INB — — — 6 6 6 V – Inverting Input (op amp B) INB — — — 7 7 7 V Analog Output (op amp B) OUTB — — — — — 8 V Analog Output (op amp C) OUTC — — — — — 9 V – Inverting Input (op amp C) INC — — — — — 10 V + Non-inverting Input (op amp C) INC 2 5 2 4 4 11 V Negative Power Supply SS — — — — — 12 V + Non-inverting Input (op amp D) IND — — — — — 13 V – Inverting Input (op amp D) IND — — — — — 14 V Analog Output (op amp D) OUTD — — — — 9 — EP Exposed Thermal Pad (EP); must be connected to VSS. 3.1 Analog Outputs 3.4 Exposed Thermal Pad (EP) The output pins are low-impedance voltage sources. There is an internal electrical connection between the Exposed Thermal Pad (EP) and the V pin; they must SS 3.2 Analog Inputs be connected to the same potential on the Printed Circuit Board (PCB). The non-inverting and inverting inputs are high-impedance CMOS inputs with low bias currents. 3.3 Power Supply Pins The positive power supply (V ) is 1.8V to 6.0V higher DD than the negative power supply (V ). For normal SS operation, the other pins are at voltages between V SS and V . DD Typically, these parts are used in a single (positive) supply configuration. In this case, V is connected to SS ground and V is connected to the supply. V will DD DD need bypass capacitors. © 2009 Microchip Technology Inc. DS21733J-page 11

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 12 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 4.0 APPLICATION INFORMATION V , and dump any currents onto V . When DD DD implemented as shown, resistors R and R also limit 1 2 The MCP6001/2/4 family of op amps is manufactured the current through D and D . 1 2 using Microchip’s state-of-the-art CMOS process and is specifically designed for low-cost, low-power and V general-purpose applications. The low supply voltage, DD low quiescent current and wide bandwidth makes the MCP6001/2/4 ideal for battery-powered applications. D D This device has high phase margin, which makes it 1 2 V stable for larger capacitive load applications. 1 R 1 MCP600X 4.1 Rail-to-Rail Inputs V 2 R 4.1.1 PHASE REVERSAL 2 The MCP6001/1R/1U/2/4 op amp is designed to R prevent phase reversal when the input pins exceed the 3 supply voltages. Figure2-21 shows the input voltage VSS–(minimum expected V1) R > exceeding the supply voltage without any phase 1 2mA reversal. V –(minimum expected V ) SS 2 R > 2 2mA 4.1.2 INPUT VOLTAGE AND CURRENT LIMITS FIGURE 4-2: Protecting the Analog The ESD protection on the inputs can be depicted as Inputs. shown in Figure4-1. This structure was chosen to protect the input transistors, and to minimize input bias It is also possible to connect the diodes to the left of current (IB). The input ESD diodes clamp the inputs resistors R1 and R2. In this case, current through the when they try to go more than one diode drop below diodes D1 and D2 needs to be limited by some other V . They also clamp any voltages that go too far mechanism. The resistors then serve as in-rush current SS above VDD; their breakdown voltage is high enough to limiters; the DC current into the input pins (VIN+ and allow normal operation, and low enough to bypass VIN–) should be very small. quick ESD events within the specified limits. A significant amount of current can flow out of the inputs when the common mode voltage (V ) is below CM ground (V ); see Figure2-20. Applications that are SS V Bond high impedance may need to limit the usable voltage DD Pad range. 4.1.3 NORMAL OPERATION Bond Input Bond The input stage of the MCP6001/1R/1U/2/4 op amps V + V – IN Pad Stage Pad IN use two differential CMOS input stages in parallel. One operates at low common mode input voltage (V ), CM while the other operates at high V . WIth this CM Bond topology, the device operates with VCM up to 0.3V V SS above V and 0.3V below V . Pad DD SS The transition between the two input stages occurs FIGURE 4-1: Simplified Analog Input ESD when V = V – 1.1V. For the best distortion and CM DD Structures. gain linearity, with non-inverting gains, avoid this region of operation. In order to prevent damage and/or improper operation of these op amps, the circuit they are in must limit the 4.2 Rail-to-Rail Output currents and voltages at the V + and V – pins (see IN IN Absolute Maximum Ratings † at the beginning of The output voltage range of the MCP6001/2/4 op amps Section1.0 “Electrical Characteristics”). Figure4-2 is V –25mV (minimum) and V +25mV DD SS shows the recommended approach to protecting these (maximum) when R =10kΩ is connected to V /2 L DD inputs. The internal ESD diodes prevent the input pins and V =5.5V. Refer to Figure2-14 for more DD (VIN+ and VIN–) from going too far below ground, and information. the resistors R and R limit the possible current drawn 1 2 out of the input pins. Diodes D and D prevent the 1 2 input pins (V + and V –) from going too far above IN IN © 2009 Microchip Technology Inc. DS21733J-page 13

MCP6001/1R/1U/2/4 4.3 Capacitive Loads 4.4 Supply Bypass Driving large capacitive loads can cause stability With this family of operational amplifiers, the power problems for voltage feedback op amps. As the load supply pin (V for single-supply) should have a local DD capacitance increases, the feedback loop’s phase bypass capacitor (i.e., 0.01µF to 0.1µF) within 2mm margin decreases and the closed-loop bandwidth is for good high-frequency performance. It also needs a reduced. This produces gain peaking in the frequency bulk capacitor (i.e., 1µF or larger) within 100mm to response, with overshoot and ringing in the step provide large, slow currents. This bulk capacitor can be response. While a unity-gain buffer (G = +1) is the most shared with nearby analog parts. sensitive to capacitive loads, all gains show the same general behavior. 4.5 Unused Op Amps When driving large capacitive loads with these op An unused op amp in a quad package (MCP6004) amps (e.g., > 100pF when G = +1), a small series should be configured as shown in Figure4-5. These resistor at the output (R in Figure4-3) improves the ISO circuits prevent the output from toggling and causing feedback loop’s phase margin (stability) by making the crosstalk. Circuits A sets the op amp at its minimum output load resistive at higher frequencies. The noise gain. The resistor divider produces any desired bandwidth will be generally lower than the bandwidth reference voltage within the output voltage range of the with no capacitance load. op amp; the op amp buffers that reference voltage. Circuit B uses the minimum number of components and operates as a comparator, but it may draw more current. – R ISO MCP600X VOUT ¼ MCP6004 (A) ¼ MCP6004 (B) V + IN C L V V DD DD V R DD FIGURE 4-3: Output resistor, R 1 ISO stabilizes large capacitive loads. V R REF Figure4-4 gives recommended R values for 2 ISO different capacitive loads and gains. The x-axis is the normalized load capacitance (C /G ), where G is the L N N circuit's noise gain. For non-inverting gains, GN and the V = V •-------R----2------- Signal Gain are equal. For inverting gains, G is REF DD R +R N 1 2 1+|Signal Gain| (e.g., -1 V/V gives G = +2 V/V). N FIGURE 4-5: Unused Op Amps. 1000 VDD = 5.0V 4.6 PCB Surface Leakage Ω) RL = 100 k(cid:0) (O In applications where low input bias current is critical, S d RI Printed Circuit Board (PCB) surface leakage effects de 100 need to be considered. Surface leakage is caused by men GGNN ≥= 21 humidity, dust or other contamination on the board. m Under low humidity conditions, a typical resistance o ec between nearby traces is 1012Ω. A 5V difference would R cause 5pA of current to flow; which is greater than the 10 MCP6001/1R/1U/2/4 family’s bias current at 25°C (typ- 10p 100p 1n 10n 1.E-11Normalize1d.E L-1o0ad Capacit1a.nEc-0e9; C/G (F)1.E-08 ically 1pA). L N The easiest way to reduce surface leakage is to use a FIGURE 4-4: Recommended R values ISO guard ring around sensitive pins (or traces). The guard for Capacitive Loads. ring is biased at the same voltage as the sensitive pin. After selecting R for your circuit, double-check the An example of this type of layout is shown in ISO resulting frequency response peaking and step Figure4-6. response overshoot. Modify R ’s value until the ISO response is reasonable. Bench evaluation and simulations with the MCP6001/1R/1U/2/4 SPICE macro model are very helpful. DS21733J-page 14 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 V - V + IN IN V SS – 1/2 R2 R1 MCP6002 VIN1 + – MCP6001 VOUT + – R 1/2 2 MCP6002 Guard Ring VIN2 + R = 20kΩ FIGURE 4-6: Example Guard Ring Layout R 1 1 R = 10kΩ for Inverting Gain. 2 V REF 1. Non-inverting Gain and Unity-Gain Buffer: R a. Connect the non-inverting pin (VIN+) to the VOUT = (VIN2–VIN1)•R----1--+VREF input with a wire that does not touch the 2 PCB surface. FIGURE 4-7: Instrumentation Amplifier b. Connect the guard ring to the inverting input with Unity-Gain Buffer Inputs. pin (V –). This biases the guard ring to the IN common mode input voltage. 4.7.2 ACTIVE LOW-PASS FILTER 2. Inverting Gain and Transimpedance Gain Amplifiers (convert current to voltage, such as The MCP6001/2/4 op amp’s low input bias current photo detectors): makes it possible for the designer to use larger resistors and smaller capacitors for active low-pass a. Connect the guard ring to the non-inverting filter applications. However, as the resistance input pin (V +). This biases the guard ring IN increases, the noise generated also increases. to the same reference voltage as the op Parasitic capacitances and the large value resistors amp (e.g., V /2 or ground). DD could also modify the frequency response. These b. Connect the inverting pin (V –) to the input IN trade-offs need to be considered when selecting circuit with a wire that does not touch the PCB elements. surface. Usually, the op amp bandwidth is 100x the filter cutoff 4.7 Application Circuits frequency (or higher) for good performance. It is possible to have the op amp bandwidth 10X higher 4.7.1 UNITY-GAIN BUFFER than the cutoff frequency, thus having a design that is more sensitive to component tolerances. The rail-to-rail input and output capability of the Figure4-8 shows a second-order Butterworth filter with MCP6001/2/4 op amp is ideal for unity-gain buffer 100kHz cutoff frequency and a gain of +1V/V; the op applications. The low quiescent current and wide amp bandwidth is only 10x higher than the cutoff bandwidth makes the device suitable for a buffer frequency. The component values were selected using configuration in an instrumentation amplifier circuit, as Microchip’s FilterLab® software. shown in Figure4-7. 100pF V 14.3kΩ 53.6kΩ IN + MCP6002 33pF – VOUT FIGURE 4-8: Active Second-Order Low-Pass Filter. © 2009 Microchip Technology Inc. DS21733J-page 15

MCP6001/1R/1U/2/4 4.7.3 PEAK DETECTOR EQUATION 4-1: The MCP6001/2/4 op amp has a high input impedance, I = C d----V----C---1-- rail-to-rail input/output and low input bias current, which SC 1 dt makes this device suitable for peak detector dV I applications. Figure4-9 shows a peak detector circuit --------C---1-- = ---S--C--- dt C with clear and sample switches. The peak-detection 1 25mA cycle uses a clock (CLK), as shown in Figure4-9. = --------------- 0.1μF At the rising edge of CLK, Sample Switch closes to dV begin sampling. The peak voltage stored on C1 is --------C---1-- = 250mV⁄μs dt sampled to C for a sample time defined by t . At 2 SAMP the end of the sample time (falling edge of Sample This voltage rate of change is less than the MCP6001/2/4 Signal), Clear Signal goes high and closes the Clear slew rate of 0.6V/µs. When the input voltage swings Switch. When the Clear Switch closes, C discharges 1 below the voltage across C , D becomes reverse- through R for a time defined by t . At the end of 1 1 1 CLEAR biased. This opens the feedback loop and rails the the clear time (falling edge of Clear Signal), op amp A amplifier. When the input voltage increases, the amplifier begins to store the peak value of V on C for a time IN 1 recovers at its slew rate. Based on the rate of voltage defined by t . DETECT change shown in the above equation, it takes an In order to define tSAMP and tCLEAR, it is necessary to extended period of time to charge a 0.1µF capacitor. The determine the capacitor charging and discharging capacitors need to be selected so that the circuit is not period. The capacitor charging time is limited by the limited by the amplifier slew rate. Therefore, the amplifier source current, while the discharging time (τ) capacitors should be less than 40µF and a stabilizing is defined using R1 (τ = R1C1). tDETECT is the time that resistor (RISO) needs to be properly selected. (Refer to the input signal is sampled on C1 and is dependent on Section4.3 “Capacitive Loads”). the input voltage change frequency. The op amp output current limit, and the size of the storage capacitors (both C and C ), could create 1 2 slewing limitations as the input voltage (V ) increases. IN Current through a capacitor is dependent on the size of the capacitor and the rate of voltage change. From this relationship, the rate of voltage change or the slew rate can be determined. For example, with an op amp short circuit current of I = 25mA and a load capacitor of SC C =0.1µF, then: 1 V IN +1/2 D1 RISO VC1 MCP6002 +1/2 RISO VC2 – Op Amp A C1 R1 M–CP6002 M+CP6001 VOUT C Op Amp B 2 – Op Amp C Sample Switch Clear Switch t SAMP Sample Signal t CLEAR Clear Signal t DETECT CLK FIGURE 4-9: Peak Detector with Clear and Sample CMOS Analog Switches. DS21733J-page 16 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 5.0 DESIGN AIDS 5.4 Microchip Advanced Part Selector (MAPS) Microchip provides the basic design tools needed for the MCP6001/1R/1U/2/4 family of op amps. MAPS is a software tool that helps semiconductor professionals efficiently identify Microchip devices that 5.1 SPICE Macro Model fit a particular design requirement. Available at no cost from the Microchip web site at www.microchip.com/ The latest SPICE macro model for the MCP6001/1R/ maps, the MAPS is an overall selection tool for 1U/2/4 op amps is available on the Microchip web site Microchip’s product portfolio that includes Analog, at www.microchip.com. The model was written and Memory, MCUs and DSCs. Using this tool you can tested in official Orcad (Cadence) owned PSPICE. For define a filter to sort features for a parametric search of the other simulators, it may require translation. devices and export side-by-side technical comparison The model covers a wide aspect of the op amp's reports. Helpful links are also provided for Data sheets, electrical specifications. Not only does the model cover Purchase, and Sampling of Microchip parts. voltage, current, and resistance of the op amp, but it also covers the temperature and noise effects on the 5.5 Analog Demonstration and behavior of the op amp. The model has not been Evaluation Boards verified outside of the specification range listed in the op amp data sheet. The model behaviors under these Microchip offers a broad spectrum of Analog conditions can not be guaranteed that it will match the Demonstration and Evaluation Boards that are actual op amp performance. designed to help you achieve faster time to market. For a complete listing of these boards and their Moreover, the model is intended to be an initial design corresponding user’s guides and technical information, tool. Bench testing is a very important part of any visit the Microchip web site at www.microchip.com/ design and cannot be replaced with simulations. Also, analogtools. simulation results using this macro model need to be validated by comparing them to the data sheet Some boards that are especially useful are: specifications and characteristic curves. • MCP6XXX Amplifier Evaluation Board 1 • MCP6XXX Amplifier Evaluation Board 2 5.2 FilterLab® Software • MCP6XXX Amplifier Evaluation Board 3 Microchip’s FilterLab® software is an innovative • MCP6XXX Amplifier Evaluation Board 4 software tool that simplifies analog active filter (using • Active Filter Demo Board Kit op amps) design. Available at no cost from the • 5/6-Pin SOT-23 Evaluation Board, P/N VSUPEV2 Microchip web site at www.microchip.com/filterlab, the • 8-Pin SOIC/MSOP/TSSOP/DIP Evaluation Board, FilterLab design tool provides full schematic diagrams P/N SOIC8EV of the filter circuit with component values. It also outputs the filter circuit in SPICE format, which can be • 14-Pin SOIC/TSSOP/DIP Evaluation Board, used with the macro model to simulate actual filter P/N SOIC14EV performance. 5.3 Mindi™ Circuit Designer & Simulator Microchip’s Mindi™ Circuit Designer & Simulator aids in the design of various circuits useful for active filter, amplifier and power-management applications. It is a free online circuit designer & simulator available from the Microchip web site at www.microchip.com/mindi. This interactive circuit designer & simulator enables designers to quickly generate circuit diagrams, simulate circuits. Circuits developed using the Mindi Circuit Designer & Simulator can be downloaded to a personal computer or workstation. © 2009 Microchip Technology Inc. DS21733J-page 17

MCP6001/1R/1U/2/4 5.6 Application Notes The following Microchip Analog Design Note and Application Notes are available on the Microchip web site at www.microchip. com/appnotes and are recommended as supplemental reference resources. • ADN003: “Select the Right Operational Amplifier for your Filtering Circuits”, DS21821 • AN722: “Operational Amplifier Topologies and DC Specifications”, DS00722 • AN723: “Operational Amplifier AC Specifications and Applications”, DS00723 • AN884: “Driving Capacitive Loads With Op Amps”, DS00884 • AN990: “Analog Sensor Conditioning Circuits– An Overview”, DS00990 • AN1177: “Op Amp Precision Design: DC Errors”, DS01177 • AN1228: “Op Amp Precision Design: Random Noise”, DS01228 • AN1297: "Microchip 's Op Amp SPICE Macro Models" These application notes and others are listed in the design guide: • “Signal Chain Design Guide”, DS21825 DS21733J-page 18 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 6.0 PACKAGING INFORMATION 6.1 Package Marking Information 5-Lead SC-70 (MCP6001) Example: (I-Temp) XXN (Front) Device I-Temp E-Temp AA7 (Front) YWW (Back) Code Code 432 (Back) MCP6001 AAN CDN Note: Applies to 5-Lead SC-70. OR OR I-Temp E-Temp XXNN Device Code Code AA74 MCP6001 AANN CDNN Note: Applies to 5-Lead SC-70. 5-Lead SOT-23 (MCP6001/1R/1U) Example: (E-Temp) 5 4 I-Temp E-Temp 5 4 Device Code Code XXNN MCP6001 AANN CDNN CD25 MCP6001R ADNN CENN 1 2 3 MCP6001U AFNN CFNN 1 2 3 Note: Applies to 5-Lead SOT-23. 8-Lead PDIP (300 mil) Example: XXXXXXXX MCP6002 MCP6002 XXXXXNNN I/P256 OR I/P^e^3256 YYWW 0432 0746 8-Lead DFN (2x3) Example: XXX ABY YWW 944 NN 25 Legend: XX...X Customer-specific information Y Year code (last digit of calendar year) YY Year code (last 2 digits of calendar year) WW Week code (week of January 1 is week ‘01’) NNN Alphanumeric traceability code e3 Pb-free JEDEC designator for Matte Tin (Sn) * This package is Pb-free. The Pb-free JEDEC designator ( e 3 ) can be found on the outer packaging for this package. Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. © 2009 Microchip Technology Inc. DS21733J-page 19

MCP6001/1R/1U/2/4 Package Marking Information (Continued) 8-Lead SOIC (150 mil) Example: XXXXXXXX MCP6002I MCP6002I OR XXXXYYWW SN0432 SN^e^30746 NNN 256 256 8-Lead MSOP Example: XXXXXX 6002I YWWNNN 432256 14-Lead PDIP (300 mil) (MCP6004) Example: XXXXXXXXXXXXXX MCP6004 XXXXXXXXXXXXXX I/P^e^3 YYWWNNN 0432256 OR MCP6004 E/P^e^3 0746256 14-Lead SOIC (150 mil) (MCP6004) Example: XXXXXXXXXX MCP6004ISL MCP6004 XXXXXXXXXX E/SL^e^3 OR YYWWNNN 0432256 0746256 14-Lead TSSOP (MCP6004) Example: XXXXXX 6004ST 6004STE YYWW 0432 0432 OR NNN 256 256 DS21733J-page 20 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:20)(cid:21)(cid:6)(cid:19)(cid:11)(cid:13)(cid:11)(cid:12)(cid:22)(cid:21)(cid:8)(cid:23)(cid:4)(cid:20)(cid:24)(cid:8)(cid:25)(cid:15)(cid:26)(cid:27)(cid:28)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D b 3 2 1 E1 E 4 5 e e A A2 c A1 L 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ( 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:4)(cid:20)9((cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) (cid:4)(cid:20);(cid:4) < (cid:30)(cid:20)(cid:30)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:4)(cid:20);(cid:4) < (cid:30)(cid:20)(cid:4)(cid:4) (cid:22)#(cid:28)(cid:15)!(cid:10)%% (cid:25)(cid:30) (cid:4)(cid:20)(cid:4)(cid:4) < (cid:4)(cid:20)(cid:30)(cid:4) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " (cid:30)(cid:20);(cid:4) (cid:3)(cid:20)(cid:30)(cid:4) (cid:3)(cid:20)(cid:23)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:30)(cid:20)(cid:30)( (cid:30)(cid:20)(cid:3)( (cid:30)(cid:20)(cid:29)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:30)(cid:20);(cid:4) (cid:3)(cid:20)(cid:4)(cid:4) (cid:3)(cid:20)(cid:3)( .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:30)(cid:4) (cid:4)(cid:20)(cid:3)(cid:4) (cid:4)(cid:20)(cid:23)9 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:4); < (cid:4)(cid:20)(cid:3)9 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:30)( < (cid:4)(cid:20)(cid:23)(cid:4) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)(cid:3)(cid:5)(cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:3)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)9(cid:30)) © 2009 Microchip Technology Inc. DS21733J-page 21

MCP6001/1R/1U/2/4 (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) DS21733J-page 22 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:20)(cid:21)(cid:6)(cid:19)(cid:11)(cid:13)(cid:11)(cid:12)(cid:22)(cid:21)(cid:8)(cid:23)(cid:17)(cid:20)(cid:24)(cid:8)(cid:25)(cid:15)(cid:17)(cid:20)(cid:3) !(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) b N E E1 1 2 3 e e1 D A A2 c φ A1 L L1 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ( 4(cid:14)(cid:28)!(cid:2)1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:4)(cid:20)(cid:24)((cid:2))(cid:22)* 6$# (cid:7)!(cid:14)(cid:2)4(cid:14)(cid:28)!(cid:2)1(cid:7)#(cid:8)(cid:11) (cid:14)(cid:30) (cid:30)(cid:20)(cid:24)(cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) (cid:4)(cid:20)(cid:24)(cid:4) < (cid:30)(cid:20)(cid:23)( (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:4)(cid:20);(cid:24) < (cid:30)(cid:20)(cid:29)(cid:4) (cid:22)#(cid:28)(cid:15)!(cid:10)%% (cid:25)(cid:30) (cid:4)(cid:20)(cid:4)(cid:4) < (cid:4)(cid:20)(cid:30)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " (cid:3)(cid:20)(cid:3)(cid:4) < (cid:29)(cid:20)(cid:3)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:30)(cid:20)(cid:29)(cid:4) < (cid:30)(cid:20);(cid:4) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:3)(cid:20)(cid:5)(cid:4) < (cid:29)(cid:20)(cid:30)(cid:4) .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:30)(cid:4) < (cid:4)(cid:20)9(cid:4) .(cid:10)(cid:10)#(cid:12)(cid:9)(cid:7)(cid:15)# 4(cid:30) (cid:4)(cid:20)(cid:29)( < (cid:4)(cid:20);(cid:4) .(cid:10)(cid:10)#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14) (cid:3) (cid:4)> < (cid:29)(cid:4)> 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:4); < (cid:4)(cid:20)(cid:3)9 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:3)(cid:4) < (cid:4)(cid:20)((cid:30) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)(cid:3)(cid:5)(cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:3)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)(cid:24)(cid:30)) © 2009 Microchip Technology Inc. DS21733J-page 23

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)#(cid:18)(cid:6)(cid:10)(cid:8)$(cid:10)(cid:6)(cid:12)%(cid:8)(cid:30)(cid:22)(cid:8)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:6)(cid:14)&(cid:6)’(cid:5)(cid:8)(cid:23)((cid:26)(cid:24)(cid:8))(cid:8) *!*(cid:28)+,(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)#$(cid:30)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D e b N N L K E E2 EXPOSEDPAD NOTE1 NOTE1 1 2 2 1 D2 TOPVIEW BOTTOMVIEW A NOTE2 A3 A1 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ; 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:4)(cid:20)((cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) (cid:4)(cid:20);(cid:4) (cid:4)(cid:20)(cid:24)(cid:4) (cid:30)(cid:20)(cid:4)(cid:4) (cid:22)#(cid:28)(cid:15)!(cid:10)%%(cid:2) (cid:25)(cid:30) (cid:4)(cid:20)(cid:4)(cid:4) (cid:4)(cid:20)(cid:4)(cid:3) (cid:4)(cid:20)(cid:4)( *(cid:10)(cid:15)#(cid:28)(cid:8)#(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:29) (cid:4)(cid:20)(cid:3)(cid:4)(cid:2)(cid:26)". 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:3)(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " (cid:29)(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* "&(cid:12)(cid:10) (cid:14)!(cid:2)1(cid:28)!(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21)(cid:3) (cid:30)(cid:20)(cid:29)(cid:4) < (cid:30)(cid:20)(( "&(cid:12)(cid:10) (cid:14)!(cid:2)1(cid:28)!(cid:2)=(cid:7)!#(cid:11) "(cid:3) (cid:30)(cid:20)((cid:4) < (cid:30)(cid:20)(cid:5)( *(cid:10)(cid:15)#(cid:28)(cid:8)#(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:3)(cid:4) (cid:4)(cid:20)(cid:3)( (cid:4)(cid:20)(cid:29)(cid:4) *(cid:10)(cid:15)#(cid:28)(cid:8)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:29)(cid:4) (cid:4)(cid:20)(cid:23)(cid:4) (cid:4)(cid:20)((cid:4) *(cid:10)(cid:15)#(cid:28)(cid:8)#(cid:27)#(cid:10)(cid:27)"&(cid:12)(cid:10) (cid:14)!(cid:2)1(cid:28)! ? (cid:4)(cid:20)(cid:3)(cid:4) < < (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:7)(cid:15)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) 1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2)(cid:11)(cid:28),(cid:14)(cid:2)(cid:10)(cid:15)(cid:14)(cid:2)(cid:10)(cid:9)(cid:2)(cid:31)(cid:10)(cid:9)(cid:14)(cid:2)(cid:14)&(cid:12)(cid:10) (cid:14)!(cid:2)#(cid:7)(cid:14)(cid:2)8(cid:28)(cid:9) (cid:2)(cid:28)#(cid:2)(cid:14)(cid:15)! (cid:20) (cid:29)(cid:20) 1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:7) (cid:2) (cid:28)-(cid:2) (cid:7)(cid:15)(cid:17)$(cid:16)(cid:28)#(cid:14)!(cid:20) (cid:23)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:26)".+ (cid:26)(cid:14)%(cid:14)(cid:9)(cid:14)(cid:15)(cid:8)(cid:14)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)0(cid:2)$ $(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14)0(cid:2)%(cid:10)(cid:9)(cid:2)(cid:7)(cid:15)%(cid:10)(cid:9)(cid:31)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:12)$(cid:9)(cid:12)(cid:10) (cid:14) (cid:2)(cid:10)(cid:15)(cid:16)(cid:18)(cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:30)(cid:3)(cid:29)* DS21733J-page 24 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)#(cid:18)(cid:6)(cid:10)(cid:8)$(cid:10)(cid:6)(cid:12)%(cid:8)(cid:30)(cid:22)(cid:8)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:6)(cid:14)&(cid:6)’(cid:5)(cid:8)(cid:23)((cid:26)(cid:24)(cid:8))(cid:8) *!*(cid:28)+,(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)#$(cid:30)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) © 2009 Microchip Technology Inc. DS21733J-page 25

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)#(cid:18)(cid:6)(cid:10)(cid:8)/(cid:19)(cid:3)(cid:4)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:9)(cid:24)(cid:8))(cid:8)!(cid:28)(cid:28)(cid:8)(cid:16)(cid:13)(cid:10)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:9)#/(cid:9)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) N NOTE1 E1 1 2 3 D E A A2 L A1 c e eB b1 b 3(cid:15)(cid:7)# (cid:19)5*:"(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ; 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:20)(cid:30)(cid:4)(cid:4)(cid:2))(cid:22)* (cid:13)(cid:10)(cid:12)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) (cid:25) < < (cid:20)(cid:3)(cid:30)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:20)(cid:30)(cid:30)( (cid:20)(cid:30)(cid:29)(cid:4) (cid:20)(cid:30)(cid:24)( )(cid:28) (cid:14)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) (cid:25)(cid:30) (cid:20)(cid:4)(cid:30)( < < (cid:22)(cid:11)(cid:10)$(cid:16)!(cid:14)(cid:9)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:11)(cid:10)$(cid:16)!(cid:14)(cid:9)(cid:2)=(cid:7)!#(cid:11) " (cid:20)(cid:3)(cid:24)(cid:4) (cid:20)(cid:29)(cid:30)(cid:4) (cid:20)(cid:29)(cid:3)( (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:20)(cid:3)(cid:23)(cid:4) (cid:20)(cid:3)((cid:4) (cid:20)(cid:3);(cid:4) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:20)(cid:29)(cid:23); (cid:20)(cid:29)9( (cid:20)(cid:23)(cid:4)(cid:4) (cid:13)(cid:7)(cid:12)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) 4 (cid:20)(cid:30)(cid:30)( (cid:20)(cid:30)(cid:29)(cid:4) (cid:20)(cid:30)((cid:4) 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:20)(cid:4)(cid:4); (cid:20)(cid:4)(cid:30)(cid:4) (cid:20)(cid:4)(cid:30)( 3(cid:12)(cid:12)(cid:14)(cid:9)(cid:2)4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8(cid:30) (cid:20)(cid:4)(cid:23)(cid:4) (cid:20)(cid:4)9(cid:4) (cid:20)(cid:4)(cid:5)(cid:4) 4(cid:10)-(cid:14)(cid:9)(cid:2)4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:20)(cid:4)(cid:30)(cid:23) (cid:20)(cid:4)(cid:30); (cid:20)(cid:4)(cid:3)(cid:3) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)(cid:26)(cid:10)-(cid:2)(cid:22)(cid:12)(cid:28)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:2)@ (cid:14)) < < (cid:20)(cid:23)(cid:29)(cid:4) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) @(cid:2)(cid:22)(cid:7)(cid:17)(cid:15)(cid:7)%(cid:7)(cid:8)(cid:28)(cid:15)#(cid:2)*(cid:11)(cid:28)(cid:9)(cid:28)(cid:8)#(cid:14)(cid:9)(cid:7) #(cid:7)(cid:8)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:20)(cid:4)(cid:30)(cid:4)A(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:23)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+(cid:2))(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)(cid:30);) DS21733J-page 26 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:15)(cid:30)(cid:24)(cid:8))(cid:8)(cid:30)(cid:6)(cid:21)(cid:21)(cid:22)0%(cid:8)!+,(cid:28)(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:15)(cid:17)/(cid:26)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D e N E E1 NOTE1 1 2 3 α b h h c A A2 φ A1 L L1 β 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ; 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:30)(cid:20)(cid:3)(cid:5)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) < < (cid:30)(cid:20)(cid:5)( (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:30)(cid:20)(cid:3)( < < (cid:22)#(cid:28)(cid:15)!(cid:10)%%(cid:2)(cid:2)@ (cid:25)(cid:30) (cid:4)(cid:20)(cid:30)(cid:4) < (cid:4)(cid:20)(cid:3)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " 9(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:29)(cid:20)(cid:24)(cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:23)(cid:20)(cid:24)(cid:4)(cid:2))(cid:22)* *(cid:11)(cid:28)(cid:31)%(cid:14)(cid:9)(cid:2)B(cid:10)(cid:12)#(cid:7)(cid:10)(cid:15)(cid:28)(cid:16)C (cid:11) (cid:4)(cid:20)(cid:3)( < (cid:4)(cid:20)((cid:4) .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:23)(cid:4) < (cid:30)(cid:20)(cid:3)(cid:5) .(cid:10)(cid:10)#(cid:12)(cid:9)(cid:7)(cid:15)# 4(cid:30) (cid:30)(cid:20)(cid:4)(cid:23)(cid:2)(cid:26)". .(cid:10)(cid:10)#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14) (cid:3) (cid:4)> < ;> 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:30)(cid:5) < (cid:4)(cid:20)(cid:3)( 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:29)(cid:30) < (cid:4)(cid:20)((cid:30) (cid:6)(cid:10)(cid:16)!(cid:2)(cid:21)(cid:9)(cid:28)%#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14)(cid:2)(cid:13)(cid:10)(cid:12) (cid:4) (> < (cid:30)(> (cid:6)(cid:10)(cid:16)!(cid:2)(cid:21)(cid:9)(cid:28)%#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14)(cid:2))(cid:10)##(cid:10)(cid:31) (cid:5) (> < (cid:30)(> (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:7)(cid:15)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) @(cid:2)(cid:22)(cid:7)(cid:17)(cid:15)(cid:7)%(cid:7)(cid:8)(cid:28)(cid:15)#(cid:2)*(cid:11)(cid:28)(cid:9)(cid:28)(cid:8)#(cid:14)(cid:9)(cid:7) #(cid:7)(cid:8)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)((cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:23)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:26)".+ (cid:26)(cid:14)%(cid:14)(cid:9)(cid:14)(cid:15)(cid:8)(cid:14)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)0(cid:2)$ $(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14)0(cid:2)%(cid:10)(cid:9)(cid:2)(cid:7)(cid:15)%(cid:10)(cid:9)(cid:31)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:12)$(cid:9)(cid:12)(cid:10) (cid:14) (cid:2)(cid:10)(cid:15)(cid:16)(cid:18)(cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)((cid:5)) © 2009 Microchip Technology Inc. DS21733J-page 27

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:15)(cid:30)(cid:24)(cid:8))(cid:8)(cid:30)(cid:6)(cid:21)(cid:21)(cid:22)0%(cid:8)!+,(cid:28)(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:15)(cid:17)/(cid:26)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) DS21733J-page 28 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 "(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)((cid:13)(cid:14)(cid:21)(cid:22)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:9)(cid:6)(cid:14)&(cid:6)’(cid:5)(cid:8)(cid:23)((cid:15)(cid:24)(cid:8)(cid:25)((cid:15)(cid:17)(cid:9)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D N E E1 NOTE1 1 2 e b c φ A A2 A1 L1 L 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 ; 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:4)(cid:20)9((cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) < < (cid:30)(cid:20)(cid:30)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:4)(cid:20)(cid:5)( (cid:4)(cid:20);( (cid:4)(cid:20)(cid:24)( (cid:22)#(cid:28)(cid:15)!(cid:10)%%(cid:2) (cid:25)(cid:30) (cid:4)(cid:20)(cid:4)(cid:4) < (cid:4)(cid:20)(cid:30)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " (cid:23)(cid:20)(cid:24)(cid:4)(cid:2))(cid:22)* (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:29)(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:29)(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:23)(cid:4) (cid:4)(cid:20)9(cid:4) (cid:4)(cid:20);(cid:4) .(cid:10)(cid:10)#(cid:12)(cid:9)(cid:7)(cid:15)# 4(cid:30) (cid:4)(cid:20)(cid:24)((cid:2)(cid:26)". .(cid:10)(cid:10)#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14) (cid:3) (cid:4)> < ;> 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:4); < (cid:4)(cid:20)(cid:3)(cid:29) 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:3)(cid:3) < (cid:4)(cid:20)(cid:23)(cid:4) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:7)(cid:15)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)((cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:26)".+ (cid:26)(cid:14)%(cid:14)(cid:9)(cid:14)(cid:15)(cid:8)(cid:14)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)0(cid:2)$ $(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14)0(cid:2)%(cid:10)(cid:9)(cid:2)(cid:7)(cid:15)%(cid:10)(cid:9)(cid:31)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:12)$(cid:9)(cid:12)(cid:10) (cid:14) (cid:2)(cid:10)(cid:15)(cid:16)(cid:18)(cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:30)(cid:30)(cid:30)) © 2009 Microchip Technology Inc. DS21733J-page 29

MCP6001/1R/1U/2/4 Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging DS21733J-page 30 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 12(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)#(cid:18)(cid:6)(cid:10)(cid:8)/(cid:19)(cid:3)(cid:4)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:9)(cid:24)(cid:8))(cid:8)!(cid:28)(cid:28)(cid:8)(cid:16)(cid:13)(cid:10)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:9)#/(cid:9)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) N NOTE1 E1 1 2 3 D E A A2 L c A1 b1 b e eB 3(cid:15)(cid:7)# (cid:19)5*:"(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 (cid:30)(cid:23) 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:20)(cid:30)(cid:4)(cid:4)(cid:2))(cid:22)* (cid:13)(cid:10)(cid:12)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) (cid:25) < < (cid:20)(cid:3)(cid:30)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:20)(cid:30)(cid:30)( (cid:20)(cid:30)(cid:29)(cid:4) (cid:20)(cid:30)(cid:24)( )(cid:28) (cid:14)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) (cid:25)(cid:30) (cid:20)(cid:4)(cid:30)( < < (cid:22)(cid:11)(cid:10)$(cid:16)!(cid:14)(cid:9)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:11)(cid:10)$(cid:16)!(cid:14)(cid:9)(cid:2)=(cid:7)!#(cid:11) " (cid:20)(cid:3)(cid:24)(cid:4) (cid:20)(cid:29)(cid:30)(cid:4) (cid:20)(cid:29)(cid:3)( (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:20)(cid:3)(cid:23)(cid:4) (cid:20)(cid:3)((cid:4) (cid:20)(cid:3);(cid:4) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:20)(cid:5)(cid:29)( (cid:20)(cid:5)((cid:4) (cid:20)(cid:5)(cid:5)( (cid:13)(cid:7)(cid:12)(cid:2)#(cid:10)(cid:2)(cid:22)(cid:14)(cid:28)#(cid:7)(cid:15)(cid:17)(cid:2)1(cid:16)(cid:28)(cid:15)(cid:14) 4 (cid:20)(cid:30)(cid:30)( (cid:20)(cid:30)(cid:29)(cid:4) (cid:20)(cid:30)((cid:4) 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:20)(cid:4)(cid:4); (cid:20)(cid:4)(cid:30)(cid:4) (cid:20)(cid:4)(cid:30)( 3(cid:12)(cid:12)(cid:14)(cid:9)(cid:2)4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8(cid:30) (cid:20)(cid:4)(cid:23)( (cid:20)(cid:4)9(cid:4) (cid:20)(cid:4)(cid:5)(cid:4) 4(cid:10)-(cid:14)(cid:9)(cid:2)4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:20)(cid:4)(cid:30)(cid:23) (cid:20)(cid:4)(cid:30); (cid:20)(cid:4)(cid:3)(cid:3) 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)(cid:26)(cid:10)-(cid:2)(cid:22)(cid:12)(cid:28)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:2)@ (cid:14)) < < (cid:20)(cid:23)(cid:29)(cid:4) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) @(cid:2)(cid:22)(cid:7)(cid:17)(cid:15)(cid:7)%(cid:7)(cid:8)(cid:28)(cid:15)#(cid:2)*(cid:11)(cid:28)(cid:9)(cid:28)(cid:8)#(cid:14)(cid:9)(cid:7) #(cid:7)(cid:8)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:20)(cid:4)(cid:30)(cid:4)A(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:23)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+(cid:2))(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)(cid:4)() © 2009 Microchip Technology Inc. DS21733J-page 31

MCP6001/1R/1U/2/4 12(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:15)(cid:4)(cid:24)(cid:8))(cid:8)(cid:30)(cid:6)(cid:21)(cid:21)(cid:22)0%(cid:8)!+,(cid:28)(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:15)(cid:17)/(cid:26)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D N E E1 NOTE1 1 2 3 e h b α h φ c A A2 A1 L β L1 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 (cid:30)(cid:23) 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:30)(cid:20)(cid:3)(cid:5)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) < < (cid:30)(cid:20)(cid:5)( (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:30)(cid:20)(cid:3)( < < (cid:22)#(cid:28)(cid:15)!(cid:10)%%(cid:2)(cid:2)@ (cid:25)(cid:30) (cid:4)(cid:20)(cid:30)(cid:4) < (cid:4)(cid:20)(cid:3)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " 9(cid:20)(cid:4)(cid:4)(cid:2))(cid:22)* (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:29)(cid:20)(cid:24)(cid:4)(cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) ;(cid:20)9((cid:2))(cid:22)* *(cid:11)(cid:28)(cid:31)%(cid:14)(cid:9)(cid:2)B(cid:10)(cid:12)#(cid:7)(cid:10)(cid:15)(cid:28)(cid:16)C (cid:11) (cid:4)(cid:20)(cid:3)( < (cid:4)(cid:20)((cid:4) .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:23)(cid:4) < (cid:30)(cid:20)(cid:3)(cid:5) .(cid:10)(cid:10)#(cid:12)(cid:9)(cid:7)(cid:15)# 4(cid:30) (cid:30)(cid:20)(cid:4)(cid:23)(cid:2)(cid:26)". .(cid:10)(cid:10)#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14) (cid:3) (cid:4)> < ;> 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:30)(cid:5) < (cid:4)(cid:20)(cid:3)( 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:29)(cid:30) < (cid:4)(cid:20)((cid:30) (cid:6)(cid:10)(cid:16)!(cid:2)(cid:21)(cid:9)(cid:28)%#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14)(cid:2)(cid:13)(cid:10)(cid:12) (cid:4) (> < (cid:30)(> (cid:6)(cid:10)(cid:16)!(cid:2)(cid:21)(cid:9)(cid:28)%#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14)(cid:2))(cid:10)##(cid:10)(cid:31) (cid:5) (> < (cid:30)(> (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:7)(cid:15)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) @(cid:2)(cid:22)(cid:7)(cid:17)(cid:15)(cid:7)%(cid:7)(cid:8)(cid:28)(cid:15)#(cid:2)*(cid:11)(cid:28)(cid:9)(cid:28)(cid:8)#(cid:14)(cid:9)(cid:7) #(cid:7)(cid:8)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)((cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:23)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:26)".+ (cid:26)(cid:14)%(cid:14)(cid:9)(cid:14)(cid:15)(cid:8)(cid:14)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)0(cid:2)$ $(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14)0(cid:2)%(cid:10)(cid:9)(cid:2)(cid:7)(cid:15)%(cid:10)(cid:9)(cid:31)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:12)$(cid:9)(cid:12)(cid:10) (cid:14) (cid:2)(cid:10)(cid:15)(cid:16)(cid:18)(cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4)9() DS21733J-page 32 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) © 2009 Microchip Technology Inc. DS21733J-page 33

MCP6001/1R/1U/2/4 12(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:20)3(cid:13)(cid:19)(cid:8)(cid:15)3(cid:21)(cid:13)(cid:19)&(cid:8)(cid:15)(cid:16)(cid:6)(cid:10)(cid:10)(cid:8)(cid:17)(cid:18)(cid:12)(cid:10)(cid:13)(cid:19)(cid:5)(cid:8)(cid:23)(cid:15)(cid:20)(cid:24)(cid:8))(cid:8)2+2(cid:8)(cid:16)(cid:16)(cid:8)-(cid:22)(cid:7).(cid:8)(cid:25)(cid:20)(cid:15)(cid:15)(cid:17)(cid:9)(cid:29) (cid:30)(cid:22)(cid:12)(cid:5)(cid:31) .(cid:10)(cid:9)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:31)(cid:10) #(cid:2)(cid:8)$(cid:9)(cid:9)(cid:14)(cid:15)#(cid:2)(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)!(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17) 0(cid:2)(cid:12)(cid:16)(cid:14)(cid:28) (cid:14)(cid:2) (cid:14)(cid:14)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17)(cid:2)(cid:22)(cid:12)(cid:14)(cid:8)(cid:7)%(cid:7)(cid:8)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)(cid:28)#(cid:2) (cid:11)##(cid:12)+22---(cid:20)(cid:31)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:20)(cid:8)(cid:10)(cid:31)2(cid:12)(cid:28)(cid:8)/(cid:28)(cid:17)(cid:7)(cid:15)(cid:17) D N E E1 NOTE1 1 2 e b c φ A A2 A1 L1 L 3(cid:15)(cid:7)# (cid:6)(cid:19)44(cid:19)(cid:6)"(cid:13)"(cid:26)(cid:22) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:2)4(cid:7)(cid:31)(cid:7)# (cid:6)(cid:19)5 56(cid:6) (cid:6)(cid:25)7 5$(cid:31)8(cid:14)(cid:9)(cid:2)(cid:10)%(cid:2)1(cid:7)(cid:15) 5 (cid:30)(cid:23) 1(cid:7)#(cid:8)(cid:11) (cid:14) (cid:4)(cid:20)9((cid:2))(cid:22)* 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2):(cid:14)(cid:7)(cid:17)(cid:11)# (cid:25) < < (cid:30)(cid:20)(cid:3)(cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:25)(cid:3) (cid:4)(cid:20);(cid:4) (cid:30)(cid:20)(cid:4)(cid:4) (cid:30)(cid:20)(cid:4)( (cid:22)#(cid:28)(cid:15)!(cid:10)%%(cid:2) (cid:25)(cid:30) (cid:4)(cid:20)(cid:4)( < (cid:4)(cid:20)(cid:30)( 6,(cid:14)(cid:9)(cid:28)(cid:16)(cid:16)(cid:2)=(cid:7)!#(cid:11) " 9(cid:20)(cid:23)(cid:4)(cid:2))(cid:22)* (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)=(cid:7)!#(cid:11) "(cid:30) (cid:23)(cid:20)(cid:29)(cid:4) (cid:23)(cid:20)(cid:23)(cid:4) (cid:23)(cid:20)((cid:4) (cid:6)(cid:10)(cid:16)!(cid:14)!(cid:2)1(cid:28)(cid:8)/(cid:28)(cid:17)(cid:14)(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) (cid:21) (cid:23)(cid:20)(cid:24)(cid:4) ((cid:20)(cid:4)(cid:4) ((cid:20)(cid:30)(cid:4) .(cid:10)(cid:10)#(cid:2)4(cid:14)(cid:15)(cid:17)#(cid:11) 4 (cid:4)(cid:20)(cid:23)( (cid:4)(cid:20)9(cid:4) (cid:4)(cid:20)(cid:5)( .(cid:10)(cid:10)#(cid:12)(cid:9)(cid:7)(cid:15)# 4(cid:30) (cid:30)(cid:20)(cid:4)(cid:4)(cid:2)(cid:26)". .(cid:10)(cid:10)#(cid:2)(cid:25)(cid:15)(cid:17)(cid:16)(cid:14) (cid:3) (cid:4)> < ;> 4(cid:14)(cid:28)!(cid:2)(cid:13)(cid:11)(cid:7)(cid:8)/(cid:15)(cid:14) (cid:8) (cid:4)(cid:20)(cid:4)(cid:24) < (cid:4)(cid:20)(cid:3)(cid:4) 4(cid:14)(cid:28)!(cid:2)=(cid:7)!#(cid:11) 8 (cid:4)(cid:20)(cid:30)(cid:24) < (cid:4)(cid:20)(cid:29)(cid:4) (cid:30)(cid:22)(cid:12)(cid:5)(cid:11)(cid:31) (cid:30)(cid:20) 1(cid:7)(cid:15)(cid:2)(cid:30)(cid:2),(cid:7) $(cid:28)(cid:16)(cid:2)(cid:7)(cid:15)!(cid:14)&(cid:2)%(cid:14)(cid:28)#$(cid:9)(cid:14)(cid:2)(cid:31)(cid:28)(cid:18)(cid:2),(cid:28)(cid:9)(cid:18)0(cid:2)8$#(cid:2)(cid:31)$ #(cid:2)8(cid:14)(cid:2)(cid:16)(cid:10)(cid:8)(cid:28)#(cid:14)!(cid:2)-(cid:7)#(cid:11)(cid:7)(cid:15)(cid:2)#(cid:11)(cid:14)(cid:2)(cid:11)(cid:28)#(cid:8)(cid:11)(cid:14)!(cid:2)(cid:28)(cid:9)(cid:14)(cid:28)(cid:20) (cid:3)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15) (cid:2)(cid:21)(cid:2)(cid:28)(cid:15)!(cid:2)"(cid:30)(cid:2)!(cid:10)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:7)(cid:15)(cid:8)(cid:16)$!(cid:14)(cid:2)(cid:31)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:20)(cid:2)(cid:6)(cid:10)(cid:16)!(cid:2)%(cid:16)(cid:28) (cid:11)(cid:2)(cid:10)(cid:9)(cid:2)(cid:12)(cid:9)(cid:10)#(cid:9)$ (cid:7)(cid:10)(cid:15) (cid:2) (cid:11)(cid:28)(cid:16)(cid:16)(cid:2)(cid:15)(cid:10)#(cid:2)(cid:14)&(cid:8)(cid:14)(cid:14)!(cid:2)(cid:4)(cid:20)(cid:30)((cid:2)(cid:31)(cid:31)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2) (cid:7)!(cid:14)(cid:20) (cid:29)(cid:20) (cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:7)(cid:15)(cid:17)(cid:2)(cid:28)(cid:15)!(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:7)(cid:15)(cid:17)(cid:2)(cid:12)(cid:14)(cid:9)(cid:2)(cid:25)(cid:22)(cid:6)"(cid:2)’(cid:30)(cid:23)(cid:20)((cid:6)(cid:20) )(cid:22)*+ )(cid:28) (cid:7)(cid:8)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)(cid:20)(cid:2)(cid:13)(cid:11)(cid:14)(cid:10)(cid:9)(cid:14)#(cid:7)(cid:8)(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)(cid:14)&(cid:28)(cid:8)#(cid:2),(cid:28)(cid:16)$(cid:14)(cid:2) (cid:11)(cid:10)-(cid:15)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14) (cid:20) (cid:26)".+ (cid:26)(cid:14)%(cid:14)(cid:9)(cid:14)(cid:15)(cid:8)(cid:14)(cid:2)(cid:21)(cid:7)(cid:31)(cid:14)(cid:15) (cid:7)(cid:10)(cid:15)0(cid:2)$ $(cid:28)(cid:16)(cid:16)(cid:18)(cid:2)-(cid:7)#(cid:11)(cid:10)$#(cid:2)#(cid:10)(cid:16)(cid:14)(cid:9)(cid:28)(cid:15)(cid:8)(cid:14)0(cid:2)%(cid:10)(cid:9)(cid:2)(cid:7)(cid:15)%(cid:10)(cid:9)(cid:31)(cid:28)#(cid:7)(cid:10)(cid:15)(cid:2)(cid:12)$(cid:9)(cid:12)(cid:10) (cid:14) (cid:2)(cid:10)(cid:15)(cid:16)(cid:18)(cid:20) (cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:8)(cid:11)(cid:7)(cid:12)(cid:13)(cid:14)(cid:8)(cid:11)(cid:15)(cid:10)(cid:16)(cid:10)(cid:17)(cid:18)(cid:21)(cid:9)(cid:28)-(cid:7)(cid:15)(cid:17)*(cid:4)(cid:23)(cid:27)(cid:4);(cid:5)) DS21733J-page 34 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging © 2009 Microchip Technology Inc. DS21733J-page 35

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 36 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 APPENDIX A: REVISION HISTORY Revision G (November 2007) The following is the list of modifications: Revision J (November 2009) 1. Updated notes to Section1.0 “Electrical The following is the list of modifications: Characteristics”. 1. Added new 2x3 DFN 8-Lead package on 2. Increased Absolute Maximum Voltage range at page1. input pins. 2. Updated the Temperature Specifications table 3. Increased maximum operating supply voltage with 2x3 DFN thermal resistance information. (VDD). 3. Updated Section1.1 “Test Circuits”. 4. Added test circuits. 4. Updated Figure2-15. 5. Added Figure2-3 and Figure2-20. 5. Added the 2x3 DFN column to Table3-1. 6. Added Section4.1.1 “Phase Reversal”, Section4.1.2 “Input Voltage and Current 6. Added new Section3.4 “Exposed Thermal Limits”, Section4.1.3 “Normal Operation” Pad (EP)”. and Section4.5 “Unused Op Amps”. 7. Updated Section5.1 “SPICE Macro Model”. 7. Updated Section5.0 “Design AIDS”, 8. Updated Section5.5 “Analog Demonstration 8. Updated Section6.0 “Packaging and Evaluation Boards”. Information” 9. Updated Section5.6 “Application Notes”. 9. Updated Package Outline Drawings. 10. Updated Section6.1 “Package Marking Information” with the new 2x3 DFN package Revision F (March 2005) marking information. 11. Updated the package drawings. The following is the list of modifications: 12. Updated the Product Identification System 1. Updated Section6.0 “Packaging section with new 2x3 DFN package information. Information” to include old and new packaging examples. Revision H (May 2008) Revision E (December 2004) The following is the list of modifications: 1. Design Aids: Name change for Mindi The following is the list of modifications: Simulation Tool. 1. V specification reduced to ±4.5mV from OS 2. Package Types: Correct device labeling error. ±7.0mV for parts starting with date code 3. Section1.0 “Electrical Characteristics”, DC YYWW = 0449 Electrical Specifications: Changed “Maximum 2. Corrected package markings in Section6.0 Output Voltage Swing” condition from 0.9V Input “Packaging Information”. Overdrive to 0.5V Input Overdrive. 3. Added Appendix A: Revision History. 4. Section1.0 “Electrical Characteristics”, AC Electrical Specifications: Changed Phase Revision D (May 2003) Margin condition from G = +1 to G= +1 V/V. • Undocumented changes. 5. Section5.0 “Design AIDS”: Name change for Mindi Simulation Tool. Revision C (December 2002) • Undocumented changes. Revision B (October 2002) • Undocumented changes. Revision A (June 2002) • Original data sheet release. © 2009 Microchip Technology Inc. DS21733J-page 35

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 36 © 2009 Microchip Technology Inc.

MCP6001/1R/1U/2/4 PRODUCT IDENTIFICATION SYSTEM To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office. Examples: PART NO. X /XX a) MCP6001T-I/LT: Tape and Reel, Device Temperature Package Industrial Temperature, Range 5LD SC-70 package b) MCP6001T-I/OT: Tape and Reel, Industrial Temperature, Device: MCP6001T: Single Op Amp (Tape and Reel) 5LD SOT-23 package. (SC-70, SOT-23) c) MCP6001RT-I/OT: Tape and Reel, MCP6001RT: Single Op Amp (Tape and Reel) (SOT-23) MCP6001UT: Single Op Amp (Tape and Reel) (SOT-23) Industrial Temperature, MCP6002: Dual Op Amp 5LD SOT-23 package. MCP6002T: Dual Op Amp (Tape and Reel) d) MCP6001UT-E/OT: Tape and Reel, (SOIC, MSOP) Extended Temperature, MCP6004: Quad Op Amp 5LD SOT-23 package. MCP6004T: Quad Op Amp (Tape and Reel) (SOIC, MSOP) a) MCP6002-I/MS: Industrial Temperature, 8LD MSOP package. Temperature Range: I = -40°C to +85°C b) MCP6002-I/P: Industrial Temperature, E = -40°C to +125°C 8LD PDIP package. c) MCP6002-E/P: Extended Temperature, 8LD PDIP package. Package: LT = Plastic Package (SC-70), 5-lead (MCP6001 only) OT = Plastic Small Outline Transistor (SOT-23), 5-lead d) MCP6002-E/MC: Extended Temperature, (MCP6001, MCP6001R, MCP6001U) 8LD DFN package. MS = Plastic MSOP, 8-lead e) MCP6002-I/SN: Industrial Temperature, MC = Plastic DFN, 8-lead 8LD SOIC package. P = Plastic DIP (300 mil body), 8-lead, 14-lead SN = Plastic SOIC, (3.99 mm body), 8-lead f) MCP6002T-I/MS: Tape and Reel, SL = Plastic SOIC (3.99 body), 14-lead Industrial Temperature, ST = Plastic TSSOP (4.4mm body), 14-lead 8LD MSOP package. g) MCP6002T-E/MC: Tape and Reel, Extended Temperature, 8LD DFN package. a) MCP6004-I/P: Industrial Temperature, 14LD PDIP package. b) MCP6004-I/SL: Industrial Temperature, 14LD SOIC package. c) MCP6004-E/SL: Extended Temperature, 14LD SOIC package. d) MCP6004-I/ST: Industrial Temperature, 14LD TSSOP package. e) MCP6004T-I/SL: Tape and Reel, Industrial Temperature, 14LD SOIC package. f) MCP6004T-I/ST: Tape and Reel, Industrial Temperature, 14LD TSSOP package. © 2009 Microchip Technology Inc. DS21733J-page 37

MCP6001/1R/1U/2/4 NOTES: DS21733J-page 38 © 2009 Microchip Technology Inc.

Note the following details of the code protection feature on Microchip devices: • Microchip products meet the specification contained in their particular Microchip Data Sheet. • Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the intended manner and under normal conditions. • There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip’s Data Sheets. Most likely, the person doing so is engaged in theft of intellectual property. • Microchip is willing to work with the customer who is concerned about the integrity of their code. • Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not mean that we are guaranteeing the product as “unbreakable.” Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our products. Attempts to break Microchip’s code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act. Information contained in this publication regarding device Trademarks applications and the like is provided only for your convenience The Microchip name and logo, the Microchip logo, dsPIC, and may be superseded by updates. It is your responsibility to KEELOQ, KEELOQ logo, MPLAB, PIC, PICmicro, PICSTART, ensure that your application meets with your specifications. rfPIC and UNI/O are registered trademarks of Microchip MICROCHIP MAKES NO REPRESENTATIONS OR Technology Incorporated in the U.S.A. and other countries. WARRANTIES OF ANY KIND WHETHER EXPRESS OR IMPLIED, WRITTEN OR ORAL, STATUTORY OR FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, OTHERWISE, RELATED TO THE INFORMATION, MXDEV, MXLAB, SEEVAL and The Embedded Control INCLUDING BUT NOT LIMITED TO ITS CONDITION, Solutions Company are registered trademarks of Microchip QUALITY, PERFORMANCE, MERCHANTABILITY OR Technology Incorporated in the U.S.A. FITNESS FOR PURPOSE. Microchip disclaims all liability Analog-for-the-Digital Age, Application Maestro, CodeGuard, arising from this information and its use. Use of Microchip dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN, devices in life support and/or safety applications is entirely at ECONOMONITOR, FanSense, HI-TIDE, In-Circuit Serial the buyer’s risk, and the buyer agrees to defend, indemnify and Programming, ICSP, Mindi, MiWi, MPASM, MPLAB Certified hold harmless Microchip from any and all damages, claims, logo, MPLIB, MPLINK, mTouch, Octopus, Omniscient Code suits, or expenses resulting from such use. No licenses are Generation, PICC, PICC-18, PICDEM, PICDEM.net, PICkit, conveyed, implicitly or otherwise, under any Microchip PICtail, PIC32 logo, REAL ICE, rfLAB, Select Mode, Total intellectual property rights. Endurance, TSHARC, UniWinDriver, WiperLock and ZENA are trademarks of Microchip Technology Incorporated in the U.S.A. and other countries. SQTP is a service mark of Microchip Technology Incorporated in the U.S.A. All other trademarks mentioned herein are property of their respective companies. © 2009, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. Printed on recycled paper. Microchip received ISO/TS-16949:2002 certification for its worldwide headquarters, design and wafer fabrication facilities in Chandler and Tempe, Arizona; Gresham, Oregon and design centers in California and India. The Company’s quality system processes and procedures are for its PIC® MCUs and dsPIC® DSCs, KEELOQ® code hopping devices, Serial EEPROMs, microperipherals, nonvolatile memory and analog products. In addition, Microchip’s quality system for the design and manufacture of development systems is ISO 9001:2000 certified. © 2009 Microchip Technology Inc. DS21733J-page 39

WORLDWIDE SALES AND SERVICE AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE Corporate Office Asia Pacific Office India - Bangalore Austria - Wels 2355 West Chandler Blvd. Suites 3707-14, 37th Floor Tel: 91-80-3090-4444 Tel: 43-7242-2244-39 Chandler, AZ 85224-6199 Tower 6, The Gateway Fax: 91-80-3090-4080 Fax: 43-7242-2244-393 Tel: 480-792-7200 Harbour City, Kowloon India - New Delhi Denmark - Copenhagen Fax: 480-792-7277 Hong Kong Tel: 91-11-4160-8631 Tel: 45-4450-2828 Technical Support: Tel: 852-2401-1200 Fax: 91-11-4160-8632 Fax: 45-4485-2829 http://support.microchip.com Web Address: Fax: 852-2401-3431 India - Pune France - Paris www.microchip.com Australia - Sydney Tel: 91-20-2566-1512 Tel: 33-1-69-53-63-20 Tel: 61-2-9868-6733 Fax: 33-1-69-30-90-79 Fax: 91-20-2566-1513 Atlanta Fax: 61-2-9868-6755 Germany - Munich Duluth, GA Japan - Yokohama China - Beijing Tel: 49-89-627-144-0 Tel: 678-957-9614 Tel: 81-45-471- 6166 Tel: 86-10-8528-2100 Fax: 49-89-627-144-44 Fax: 678-957-1455 Fax: 81-45-471-6122 Fax: 86-10-8528-2104 Italy - Milan Boston Korea - Daegu Westborough, MA China - Chengdu Tel: 82-53-744-4301 Tel: 39-0331-742611 Tel: 774-760-0087 Tel: 86-28-8665-5511 Fax: 82-53-744-4302 Fax: 39-0331-466781 Fax: 774-760-0088 Fax: 86-28-8665-7889 Korea - Seoul Netherlands - Drunen Chicago China - Hong Kong SAR Tel: 82-2-554-7200 Tel: 31-416-690399 Itasca, IL Tel: 852-2401-1200 Fax: 82-2-558-5932 or Fax: 31-416-690340 Tel: 630-285-0071 Fax: 852-2401-3431 82-2-558-5934 Spain - Madrid Fax: 630-285-0075 China - Nanjing Malaysia - Kuala Lumpur Tel: 34-91-708-08-90 Cleveland Tel: 86-25-8473-2460 Tel: 60-3-6201-9857 Fax: 34-91-708-08-91 Independence, OH Fax: 86-25-8473-2470 Fax: 60-3-6201-9859 UK - Wokingham Tel: 216-447-0464 China - Qingdao Malaysia - Penang Tel: 44-118-921-5869 Fax: 216-447-0643 Tel: 86-532-8502-7355 Tel: 60-4-227-8870 Fax: 44-118-921-5820 Dallas Fax: 86-532-8502-7205 Fax: 60-4-227-4068 Addison, TX China - Shanghai Philippines - Manila Tel: 972-818-7423 Tel: 86-21-5407-5533 Tel: 63-2-634-9065 Fax: 972-818-2924 Fax: 86-21-5407-5066 Fax: 63-2-634-9069 Detroit China - Shenyang Singapore Farmington Hills, MI Tel: 86-24-2334-2829 Tel: 65-6334-8870 Tel: 248-538-2250 Fax: 86-24-2334-2393 Fax: 65-6334-8850 Fax: 248-538-2260 China - Shenzhen Taiwan - Hsin Chu Kokomo Tel: 86-755-8203-2660 Tel: 886-3-6578-300 Kokomo, IN Fax: 86-755-8203-1760 Fax: 886-3-6578-370 Tel: 765-864-8360 Fax: 765-864-8387 China - Wuhan Taiwan - Kaohsiung Tel: 86-27-5980-5300 Tel: 886-7-536-4818 Los Angeles Fax: 86-27-5980-5118 Fax: 886-7-536-4803 Mission Viejo, CA Tel: 949-462-9523 China - Xiamen Taiwan - Taipei Fax: 949-462-9608 Tel: 86-592-2388138 Tel: 886-2-2500-6610 Fax: 86-592-2388130 Fax: 886-2-2508-0102 Santa Clara Santa Clara, CA China - Xian Thailand - Bangkok Tel: 408-961-6444 Tel: 86-29-8833-7252 Tel: 66-2-694-1351 Fax: 408-961-6445 Fax: 86-29-8833-7256 Fax: 66-2-694-1350 Toronto China - Zhuhai Mississauga, Ontario, Tel: 86-756-3210040 Canada Fax: 86-756-3210049 Tel: 905-673-0699 Fax: 905-673-6509 03/26/09 DS21733J-page 40 © 2009 Microchip Technology Inc.

Mouser Electronics Authorized Distributor Click to View Pricing, Inventory, Delivery & Lifecycle Information: M icrochip: MCP6004-E/P MCP6004-I/P MCP6004-I/ST MCP6004-I/SL MCP6002T-E/SN MCP6004T-E/SL MCP6002T-E/MS MCP6004T-E/ST MCP6002-E/P MCP6002T-I/SN MCP6001T-I/LT MCP6004T-I/ST MCP6001T-I/OT MCP6004T- I/SL MCP6002T-I/MS MCP6002-I/P MCP6002-E/SN MCP6002-E/MS MCP6001RT-I/OT MCP6001UT-I/OT MCP6001T-E/OT MCP6001T-E/LT MCP6001RT-E/OT MCP6001UT-E/OT MCP6002-I/MS MCP6002-I/SN MCP6004-E/ST MCP6004-E/SL MCP6002-E/MC MCP6002T-E/MC