ICGOO在线商城 > 集成电路（IC） > 逻辑 - 栅极和逆变器 > HEF4072BP,652
Datasheet下载- 型号： HEF4072BP,652
- 制造商： NXP Semiconductors
- 库位|库存： xxxx|xxxx
- 要求：
| 数量阶梯 | 香港交货 | 国内含税 |
| +xxxx | $xxxx | ￥xxxx |
查看当月历史价格
查看今年历史价格
HEF4072BP,652产品简介：
ICGOO电子元器件商城为您提供HEF4072BP,652由NXP Semiconductors设计生产，在icgoo商城现货销售，并且可以通过原厂、代理商等渠道进行代购。 HEF4072BP,652价格参考。NXP SemiconductorsHEF4072BP,652封装/规格：逻辑 - 栅极和逆变器， OR Gate IC 2 Channel 14-DIP。您可以下载HEF4072BP,652参考资料、Datasheet数据手册功能说明书，资料中有HEF4072BP,652 详细功能的应用电路图电压和使用方法及教程。
| 参数 | 数值 |
| 产品目录 | 集成电路 (IC)半导体 |
| 描述 | IC GATE OR 2CH 4-INP 14-DIP逻辑门 DUAL 4-INPUT OR GATE |
| 产品分类 | |
| 品牌 | NXP Semiconductors |
| 产品手册 | |
| 产品图片 |
|
| rohs | 符合RoHS无铅 / 符合限制有害物质指令(RoHS)规范要求 |
| 产品系列 | 逻辑集成电路,逻辑门,NXP Semiconductors HEF4072BP,6524000B |
| 数据手册 | |
| 产品型号 | HEF4072BP,652 |
| PCN封装 | |
| PCN组件/产地 | |
| 不同V、最大CL时的最大传播延迟 | 55ns @ 15V，50pF |
| 产品 | OR |
| 产品培训模块 | http://www.digikey.cn/PTM/IndividualPTM.page?site=cn&lang=zhs&ptm=24983 |
| 产品种类 | 逻辑门 |
| 传播延迟时间 | 25 ns |
| 低电平输出电流 | 3.6 mA |
| 供应商器件封装 | 14-DIP |
| 其它名称 | 568-7882-5 |
| 包装 | 管件 |
| 商标 | NXP Semiconductors |
| 安装类型 | 通孔 |
| 安装风格 | SMD/SMT |
| 封装 | Tube |
| 封装/外壳 | 14-DIP（0.300"，7.62mm） |
| 封装/箱体 | SOT-27 |
| 工作温度 | -40°C ~ 85°C |
| 工厂包装数量 | 1000 |
| 最大工作温度 | + 85 C |
| 最小工作温度 | - 40 C |
| 栅极数量 | 2 Gate |
| 标准包装 | 25 |
| 特性 | - |
| 电压-电源 | 3 V ~ 15 V |
| 电流-输出高，低 | 3mA，3mA |
| 电流-静态（最大值） | 4µA |
| 电源电压-最大 | 15.5 V |
| 电源电压-最小 | 3 V |
| 电路数 | 2 |
| 输入/输出线数量 | 4 / 1 |
| 输入数 | 4 |
| 输入线路数量 | 4 |
| 输出线路数量 | 1 |
| 逻辑电平-低 | 1.5 V ~ 4 V |
| 逻辑电平-高 | 3.5 V ~ 11 V |
| 逻辑类型 | 或门 |
| 逻辑系列 | HEF4000 |
| 零件号别名 | HEF4072BPN |
| 高电平输出电流 | - 3.6 mA |
- 商务部:美国ITC正式对集成电路等产品启动337调查
- 曝三星4nm工艺存在良率问题 高通将骁龙8 Gen1或转产台积电
- 太阳诱电将投资9.5亿元在常州建新厂生产MLCC 预计2023年完工
- 英特尔发布欧洲新工厂建设计划 深化IDM 2.0 战略
- 台积电先进制程称霸业界 有大客户加持明年业绩稳了
- 达到5530亿美元！SIA预计今年全球半导体销售额将创下新高
- 英特尔拟将自动驾驶子公司Mobileye上市 估值或超500亿美元
- 三星加码芯片和SET，合并消费电子和移动部门，撤换高东真等 CEO
- 三星电子宣布重大人事变动 还合并消费电子和移动部门
- 海关总署：前11个月进口集成电路产品价值2.52万亿元 增长14.8%
PDF Datasheet 数据手册内容提取
INTEGRATED CIRCUITS DATA SHEET For a complete data sheet, please also download: •The IC04 LOCMOS HE4000B Logic Family Specifications HEF, HEC •The IC04 LOCMOS HE4000B Logic Package Outlines/Information HEF, HEC HEF4072B gates Dual 4-input OR gate Product specification January 1995 File under Integrated Circuits, IC04
Philips Semiconductors Product specification HEF4072B Dual 4-input OR gate gates DESCRIPTION The HEF4072B provides the positive dual 4-input OR function. The outputs are fully buffered for highest noise immunity and pattern insensitivity of output impedance. Fig.2 Pinning diagram. HEF4072BP(N): 14-lead DIL; plastic (SOT27-1) HEF4072BD(F): 14-lead DIL; ceramic (cerdip) (SOT73) HEF4072BT(D): 14-lead SO; plastic (SOT108-1) Fig.1 Functional diagram. ( ): Package Designator North America Fig.3 Logic diagram (one gate). FAMILY DATA, I LIMITScategory GATES DD See Family Specifications January 1995 2
Philips Semiconductors Product specification HEF4072B Dual 4-input OR gate gates AC CHARACTERISTICS V =0 V; T =25(cid:176) C; C =50 pF; input transition times£ 20 ns SS amb L V TYPICAL EXTRAPOLATION DD SYMBOL TYP. MAX. V FORMULA Propagation delays I fi O 5 80 155 ns 53 ns + (0,55 ns/pF) C n n L HIGH to LOW 10 t 35 70 ns 24 ns + (0,23 ns/pF) C PHL L 15 25 55 ns 17 ns + (0,16 ns/pF) C L 5 75 145 ns 48 ns + (0,55 ns/pF) C L LOW to HIGH 10 t 35 70 ns 24 ns + (0,23 ns/pF) C PLH L 15 25 55 ns 17 ns + (0,16 ns/pF) C L Output transition times 5 60 120 ns 10 ns + (1,0ns/pF) C L HIGH to LOW 10 t 30 60 ns 9 ns + (0,42 ns/pF) C THL L 15 20 40 ns 6 ns + (0,28 ns/pF) C L 5 60 120 ns 10 ns + (1,0 ns/pF) C L LOW to HIGH 10 t 30 60 ns 9 ns + (0,42 ns/pF) C TLH L 15 20 40 ns 6 ns + (0,28 ns/pF) C L V DD TYPICAL FORMULA FOR P (m W) V Dynamic power 5 950 f +(cid:229) (f C )· V 2 where i o L DD dissipation per 10 4500 f +(cid:229) (f C )· V 2 f =input freq. (MHz) i o L DD i package (P) 15 13 700 f +(cid:229) (f C )· V 2 f =output freq. (MHz) i o L DD o C =load capacitance (pF) L (cid:229) (f C )=sum of outputs o L V =supply voltage (V) DD January 1995 3