低功耗、精密模拟、微控制器、 双Σ-Δ ADC、Flash/EE、ARM7TDMI ADuC7060/ADuC7061 特性 主动模式:2.74 mA (@ 640 kHz, ADC0主动) 模拟输入/输出 10 mA(@ 10.24 MHz，两个ADC主动) 双(24位)ADC 封装和温度范围 单端和差分输入 工作温度范围：−40°C至+125°C完全性能指标保证 可编程ADC输出速率(4 Hz至8 kHz) 32引脚LFCSP封装(5 mm × 5 mm) 可编程数字滤波器 48引脚LFCSP和LQFP 内置系统校准 衍生产品 低功耗工作模式 32引脚LFCSP(ADuC7061) 主(24位)ADC通道 48引脚LQFP和48引脚LFCSP(ADuC7060) 两个差分对或四个单端通道 应用 PGA(1至512)输入级 工业自动化和过程控制 可选输入范围：±2.34 mV至±1.2 V 智能、精密传感系统、4 mA至20 mA 30 nV均方根噪声 环路智能传感器 辅助(24位)ADC：四个差分对或七个单端通道 片内精密基准电压源(±10 ppm/°C) 概述 可编程传感器激励电流源 ADuC7060/ADuC7061系列是完全集成的8 kSPS、24位数据 200 μA至2 mA电流源范围 单14位电压输出DAC 采集系统，在单芯片内集成高性能多通道Σ-Δ型模数转换 微控制器 器(ADC)、16位/32位ARM7TDMI® MCU和Flash/EE存储器。 16位/32位RISC架构ARM7TDMI内核 它由内置两个差分对或四个单端通道的主ADC和内置七个 JTAG端口支持代码下载和调试 通道的辅助ADC组成,可以工作在单端模式或差分输入模式 多个时钟选项 内存 下。片内集成一个单通道缓冲电压输出DAC。通过编程可 32 kB (16 kB × 16) Flash/EE存储器，包括2 kB内核 以将DAC输出范围设置为四种电压范围之一。 4 kB (1 kB × 32) SRAM 这些器件通过一个片内振荡器和锁相环(PLL)产生最多10.24 工具 MHz的内部高频时钟信号。微控制器内核为ARM7TD-MI、 在线下载, 基于JTAG调试 低成本QuickStart开发系统™ 16位/32位RISC机器，峰值性能高达10 MIPS；片内集成4 kB 通信接口 SRAM和32 kB非易失性Flash/EE存储器。ARM7TD-MI内核 SPI接口(5 Mbps) 将所有存储器和寄存器视为一个线性阵列。 4字节接收和发送FIFO ADuC7060/ADuC7061包括四个定时器。定时器1为唤醒定 UART串行I/O和I2C(主/从) 片内外设 时器，具有使器件离开省电模式的功能。定时器2可配置 包括4个通用(捕捉)定时器 为看门狗定时器。同时提供了一个带6个输出通道的16位 唤醒定时器 PWM。ADuC7060/ADuC7061内置一个高级中断控制器。 看门狗定时器 该矢量中断控制器(VIC)可以为每个中断分配一个优先 用于FIQ和IRQ的矢量中断控制器 级。它还支持嵌套中断，每个IRQ和FIQ最多允许8级嵌 每类中断支持8种优先级 套。如果将IRQ和FIQ中断源合并，则可以支持总计16级嵌 边沿或电平中断外部引脚输入 套中断。片内出厂固件支持通过UART串行接口端口进行 16位，6通道PWM 通用输入/输出 在线下载，同时也支持通过JTAG接口进行非介入仿真。这 最多14个完全兼容3.3V的GPIO引脚 些器件采用2.375 V至2.625 V电源供电，工作温度范围为−40°C 电源 至+125°C工业温度范围。 AVDD/DVDD额定电压2.5 V (±5%) Rev. E Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Speci ations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 ©2009–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

ADuC7060/ADuC706 1 目录 特性....................................................................................................1 寄存器接口..............................................................................57 应用....................................................................................................1 使用DAC..................................................................................58 概述 ...................................................................................................1 非易失Flash/EE存储器...............................................................59 修订历史...........................................................................................3 Flash/EE存储器可靠性..........................................................59 功能框图...........................................................................................5 编程...........................................................................................59 技术规格...........................................................................................6 处理器相关外设...........................................................................60 电气规格.....................................................................................6 中断系统..................................................................................60 时序规格..................................................................................11 IRQ............................................................................................60 绝对最大额定值 .........................................................................15 快速中断请求(FIQ) ...............................................................61 ESD警告...................................................................................15 可编程中断..............................................................................62 引脚配置和功能描述..................................................................16 矢量中断控制器(VIC)...........................................................62 术语.................................................................................................21 VIC 寄存器..............................................................................62 ARM7TDMI内核概览 ................................................................22 定时器............................................................................................67 模式(T).........................................................................22 时:分:秒:1/28格式...................................................................67 乘法器(M)................................................................................22 定时器0.....................................................................................68 嵌入式ICE (I)..........................................................................22 定时器1或唤醒定时器..........................................................70 ARM寄存器.............................................................................22 定时器2或看门狗定时器 .....................................................72 中断延迟..................................................................................23 定时器3.....................................................................................74 存储器结构..............................................................................23 脉宽调制器....................................................................................76 Flash/EE控制接口...................................................................24 脉宽调制器概述.....................................................................76 存储器映射寄存器.................................................................28 UART串行接口............................................................................81 完整的寄存器列表.................................................................29 波特率生成..............................................................................81 复位...........................................................................................34 UART寄存器定义..................................................................81 振荡器、锁相环和电源控制.....................................................35 I2C....................................................................................................87 时钟系统..................................................................................35 I2C功能的外部引脚配置.......................................................87 电源控制系统..........................................................................35 串行时钟生成..........................................................................88 ADC电路信息...............................................................................39 I2C总线地址.............................................................................88 基准电压源..............................................................................40 I2C寄存器.................................................................................88 诊断电流源 .............................................................................40 串行外设接口...............................................................................97 Sinc3滤波器.............................................................................41 MISO(主机输入、从机输出)引脚......................................97 ADC斩波..................................................................................41 MOSI(主机输出、从机输入)引脚......................................97 可编程增益放大器.................................................................41 SCLK(串行时钟输入/输出)引脚.........................................97 激励源.......................................................................................41 从机选择(P0.0/ )输入引脚....................................................97 ADC低功耗模式.....................................................................41 SPI功能的外部引脚配置......................................................97 ADC比较器和累加器............................................................42 SPI寄存器.................................................................................98 温度传感器..............................................................................42 通用I/O.........................................................................................102 ADC 寄存器接口....................................................................42 GPxCON寄存器....................................................................102 应用电路示例..........................................................................55 GPxDAT寄存器....................................................................103 DAC外设........................................................................................57 GPxSET寄存器......................................................................103 DAC...........................................................................................57 GPxCLR寄存器.....................................................................103 Rev. E | Page 2 of 108

ADuC7060/ADuC7061 GPxPAR寄存器....................................................................103 更改“主通道ADC数据寄存器”部分和表49 ..........................50 硬件设计考虑............................................................................105 更 改“IRQEN”部分和“IRQCLR”部分 ......................................59 电源........................................................................................105 外形尺寸.....................................................................................106 订购指南................................................................................107 修订历史 2014年10月—修订版D至修订版E 更改“定时器1或唤醒定时器”部分...........................................69 更改表1.............................................................................................6 更改表108....................................................................................101 FEESIGN更改为FEESIG(通篇) ................................................25 FEEHIDE更改为FEEHID(通篇) ..............................................26 2010年2月—修订版A至修订版B 更改表36........................................................................................40 更改特性部分..................................................................................1 更改“Sinc3滤波器”部分..............................................................41 更改表1.............................................................................................4 更改表43........................................................................................46 更改数字I/O电压至DGND参数...............................................14 更改“ADC滤波器寄存器”部分 ................................................48 更改引脚19、引脚20和引脚45的描述(表8).........................16 更改表94........................................................................................85 更改引脚13、引脚14和引脚29的描述(表9).........................18 更改I2C部分..................................................................................87 更改表14的位8.............................................................................23 更改表97........................................................................................89 更改表20........................................................................................28 表98中寄存器I2CMSTA的位7从I2CMNA 更改电源控制系统部分..............................................................34 更改为I2CMND ..........................................................................90 增加表32........................................................................................35 更改表104......................................................................................93 更改表34中尾注2和尾注3..........................................................36 更改表105......................................................................................94 更改表42........................................................................................42 更新“外形尺寸”部分的图31....................................................106 更改表43中位12和位[3:0]..........................................................44 更改表44的位12..........................................................................45 2012年4月—修订版C至修订版D 更改表45的尾注2.........................................................................47 更改表1.............................................................................................6 更改表63的位5.............................................................................55 更改表7..........................................................................................14 更改串行下载(在线编程)部分..................................................57 更改表16........................................................................................25 更改优先级寄存器部分..............................................................61 更改“批量擦除命令执行序列”部分........................................26 更改GPxPAR寄存器部分.........................................................101 更改表19........................................................................................29 更改“电源和时钟控制寄存器”部分........................................35 2009年6月—修订版0至修订版A 更改图20........................................................................................55 增加ADuC7061.........................................................................通用 更改表63中的位5........................................................................57 增加新封装CP-32-4.................................................................通用 更改“定时器”部分；增加“时:分:秒:1/128格式”部分 更改特性部分..................................................................................1 和表79；重新排序......................................................................67 更改概述部分..................................................................................1 更改“定时器1或唤醒定时器”部分........................................ 70 更改图1.............................................................................................4 更改“定时器2载入寄存器”部分和“定时器2数值寄存器” 更改表1.............................................................................................7 部分................................................................................................71 更改表2的尾注.............................................................................10 增加表108......................................................................................98 更改表3和表4的尾注..................................................................11 更新“外形尺寸”..........................................................................105 更改表5的尾注.............................................................................12 更改表6的尾注.............................................................................13 2011年5月—修订版B至修订版C 更改图7和表8...............................................................................15 更改图1............................................................................................4 增加图8和表9，重新排序.........................................................18 更改表1............................................................................................6 更改Flash/EE控制接口部分.......................................................23 增加“临时保护”部分和“加密永久性保护”部分....................25 更改表15的编码0x04描述..........................................................24 增加“永久性保护”和“写入软件保护密钥和设置永久性保护 更改表16的位31描述..................................................................25 的序列”部分..................................................................................26 更改表17........................................................................................27 更改“电源控制系统”部分..........................................................35 更改表19 T0CLRI和表20............................................................28 更改表43中的位9:6......................................................................45 更改表21的尾注...........................................................................29 更改表25的SPITX默认值...........................................................30 Rev. E | Page 3 of

ADuC7060/ADuC706 1 更改外部时钟选择部分..............................................................33 更改图24和表79...........................................................................68 更改ADC电路信息部分..............................................................36 更改定时器2接口部分和图25...................................................69 更改表35的列标题.......................................................................37 更改定时器3捕捉寄存器部分...................................................71 更改表39的位6描述....................................................................40 更改表81的位[16:12]描述..........................................................72 更改表43的位12描述..................................................................44 更改表82和图26的“脉宽调制器概述”部分............................73 更改“主通道ADC数据寄存器”部分和“辅助通道ADC数据 更改表84的列标题.......................................................................75 寄存器”部分..................................................................................48 更改表92........................................................................................82 更改表59和图17...........................................................................51 更改表102的位1...........................................................................90 更改使用DAC部分......................................................................55 更改表105的位11描述................................................................95 更改“非易失Flash/EE存储器”部分和“编程”部分.................56 更改表106的SPIMDE位描述.....................................................97 更改矢量中断控制器(VIC)部分...............................................59 更新外形尺寸.............................................................................103 更改优先级寄存器部分..............................................................60 更改订购指南.............................................................................104 更改表73........................................................................................61 更改图23........................................................................................65 2009年4月—版本0：初始版 更改表78........................................................................................66 Rev. E | Page 4 of 108

ADuC7060/ADuC7061 功能框图 PRECISION ANALOG PERIPHERALS ADC0 MEMORY POR 32kB FLASH RESET ADC1 24-BIT 4kB RAM MUX PGA Σ-∆ADC ADC2 ARMM7CTUDMI ON-CHIP XTALI ADC3 OSC (3%) XTALO AADDCC54 MUX BUF 24Σ--B∆IT 10MHz PLL ADC6 ADC ADC7 ADC8 4× TIMERS GPIO PORT WDT UART PORT ADC9 W/U TIMER SPI PORT PRECISION PWM I2C PORT REFERENCE IEXC0 IEXC1 VIC (VECTORED DAC0 BUF 1D4-ABCIT SETNEMSOPR COINNTTERRORLULPETR) VREF+ VREF– GND_SW AADDuuCC77006601/ 07079-001 图1. Rev. E | Page 5 of 108

ADuC7060/ADuC706 1 技术规格 电气规格 除非另有说明，V = 2.5 V ± 5%，VREF+ = 1.2 V，VREF− = GND，f = 10.24 MHz，采用外部32.768 kHz时钟晶体或 DD CORE 片内振荡器驱动，所有规格均相对于T = −40°C至+125°C。输出噪声规格可参考表36(主ADC)和表38(ADC辅助通道)。 A 表1. ADuC7060/ADuC7061规格 参数 测试条件/注释 最小 值 典型 值 最大 值 单位 ADC技术规格 对于所有ADC规格，除非另有说明 否则假定处于正常工作模式 转换速率1 斩波关闭，ADC正常工作模式 50 8000 Hz 斩波开 启，ADC正常工作模式 4 2600 Hz 斩波开启，ADC低功耗模式 1 650 Hz 主通道 无失码1 斩波关闭(f ≤ 1 kHz) 24 位 ADC 斩波开启(f ≤ 666 kHz ) 24 位 ADC 积分非线性(INL)1, 2 增益 = 4 ±15 FSR的 p pm 失调误差3, 4 斩波关闭，校准之后，失调误差 −27 ±8 +27 与选定的编程增益和更新速率所 对应的噪声相当. 失调误差1, 3, 4, 斩波开启 −2.7 ±0.5 +2.7 失调误差漂移与温度的关系5 斩波关闭(增益 ≤ 64) 650/PGA_GAIN nV/°C 斩波开启(增益 ≤ 64) 10 nV/°C 满量程误差1, 6, 7, 8 正常模式 −1 ±0.5 +1 mV 满量程误差6, 8 低功耗模式 −2 ±1.0 +2 mV 增益漂移与温度的关系9 5 ppm/°C PGA增益不匹配误差 ±0.1 % 电源抑制1 斩波开启，ADC = 1 V(增益= 1 ) 65 dB 斩波开启，ADC = 7.8 mV(增益= 12 8) 84.7 113 dB 斩波关闭，ADC = 1 V(增益= 1 ) 56 65 dB 辅助通道 无失码1 斩波关闭(f ≤ 1 kHz) 24 位 ADC 斩波开启(f ≤ 666 kHz ) 24 位 ADC 积分非线性(INL)1 ±15 FSR的ppm 失调误差4 斩波关闭 −120 ±30 +100 失调误差1, 4 斩波开启 −1.5 ±0.5 +3.2 失调误差漂移与温度的关系5 斩波关闭 200 nV/°C 斩波开启 10 nV/°C 满量程误差1, 6, 7, 8 正常模式 −1 ±0.5 +1 mV 满量程误差1, 6, 8 低功耗模式 −2 ±1.0 +2 mV 增益漂移与温度的关系9 3 ppm/°C 电源抑制1 斩波开启，ADC = 1 V 55 65 dB 斩波关闭，ADC = 1 V 53 65 dB Rev. E | Page 6 of 108

ADuC7060/ADuC7061 参数 测试条件/注释 最小 值 典型 值 最大 值 单位 ADC技术规格：模拟输入 内部V = 1 .2 V REF 主通道 绝对输入电压范围 同时适用于VIN+和VIN− 0.1 V − 0.7 V DD 输入电压范围 增益 = 11 0 1.2 V (AIN+和AIN–之间的差分电压) 增益 = 21 0 600 mV 增益 = 41 0 300 mV 增益 = 81 0 150 mV 增益 = 161 0 75 mV 增益 = 321 0 37.5 mV 增益 = 641 0 18.75 mV 增益 = 1281 0 9.375 mV 共模电压V 10 V = (AIN(+) + AIN(−))/2， 0.5 V CM CM 增益 = 4至128 输入漏电流1 ADC0和ADC1 10 181 nA ADC2、ADC3、ADC4和ADC5 15 301 nA ADC6、ADC7、ADC8和ADC9、 15 251 nA VREF+、VREF− 在ADC不工作时测量 共模抑制DC1 ADC输入 ADC = 7.8 mV 113 dB ADC = 1 V1 95 dB 共模抑制50 Hz/60 Hz1 50 Hz/60 Hz ± 1 Hz, 16.6 Hz和50 Hz 更新 速率，斩波开启 ADC = 7.8 mV，范围± 20 mV 95 dB ADC = 1 V，范围± 1.2 V 90 dB 串模干扰抑制50 Hz/60 Hz1 ADC输入 50 Hz/60 Hz ± 1 Hz，16.6 Hz fADC， 75 dB 斩波开启 50 Hz/60 Hz ± 1 Hz，16.6 Hz fADC， 67 dB 斩波关闭 辅助通道 绝对输入电压范围1 缓冲使能 0.1 AVDD − 0.1 V 缓冲禁用 AGND AVDD V 输入电压范围 范围-基准电压源 0 1.2 V 共模抑制DC1 ADC输入 ADC = 1 V1 87 dB 共模抑制50 Hz/60 Hz1 50 Hz/60 Hz ± 1 Hz, 16.6 Hz和50 Hz 更新 速率，斩波开启 ADC = 1 V，范围± 1.2 V 90 dB 串模干扰抑制50 Hz/60 Hz1 ADC输入 50 Hz/60 Hz ± 1 Hz，16.6 Hz f ， 75 dB ADC 斩波开启 50 Hz/60 Hz ± 1 Hz，16.6 Hz f ， 67 dB ADC 斩波关闭 基准电压源 ADC精密基准电压源 内部V 1.2 V REF 初始精度 在T = 25°C时测定 −0.1 +0.1 % A 基准电压源温度系数 −20 ±10 +20 ppm/°C (Tempco)1, 11 电源抑制1 70 dB 外部基准电压输入范围12 0.1 AVDD V V 二 分频初始误差1 0.1 % REF Rev. E | Page 7 of 108

ADuC7060/ADuC706 1 参数 测试条件/注释 最小 值 典型 值 最大 值 单位 DAC通道规格 R = 5 kΩ, C = 100 pF L L 电压范围 0 V V REF 0 AVDD − 0.2 V DAC 12位模式 直流特性13 分辨率 12 位 相对精度 ±2 LSB 微分非线性(DNL) 保证单调性 ±0.2 ±1 LSB 失调误差 1.2 V内部基准电压 ±2 ±15 mV 增益误差 V 范 围(基准电压 = 1.2 V) ±1 % REF AVDD范围 ±1 % 增益误差失配 0.1 DAC满量程 的百 分比 DAC 16位模式1 仅14位单调性 直流特性14 分辨率 14 位 相对精度 14位分辨率 ±3 LSB 微分非线性(DNL) 保证单调性(14位) ±0.5 ±1 LSB 失调误差 1.2 V内部基准电压 ±2 ±15 mV 增益误差 V 范 围(基准电压 = 1.2 V) ±1 % REF AVDD范围 ±1 % 增益误差失配 0.1 DAC满量程 的百 分比 DAC交流特性 输出电压建立时间 10 µs 数模转换毛刺能量 主进位1 LSB变化(DAC0DAT ±20 nV-sec 寄存器中同时变化 的最大位数) 温度传感器1, 15 用户校准后 精度 MCU处于省电或待机模式 ±4 °C 0°C时电压输出 典型值 96 mV 电压温度系数 典型值 0.28 mV/°C 热阻 48引脚LFCSP封 装 27 °C/W 48引脚LQFP 55 °C/W 32引脚LFCSP封 装 30 °C/W 接地开关1 R 10 Ω ON 输入漏电流 15 nA 上电复位(POR) POR触发电平1 参见DVDD引脚的电压 上电电平 2.0 V 关断电平 2.25 V RESET POR复位超时 1.8V和2.25V之间的最大电源斜坡； 128 ms POR触发后。DVDD必须在此时间 限制内达到2. 25 V。 Rev. E | Page 8 of 108

ADuC7060/ADuC7061 参数 测试条件/注释 最小 值 典型 值 最大 值 单位 激励电流源 输出电流 各电流源可用 200 1000 初始容差(25°C) ±5 % 漂移1 0.06 %/°C 25°C时初始电流匹配 在两个电流源之间匹配 ±0.5 % 漂移匹配1 20 ppm/°C 电压调整率(AVDD)1 AVDD = 2.5 V ± 5% 0.2 %/V 输出电源电压1 AGND − 30 mV AVDD − 0.7 V V 看门狗定时器(WDT) 超时周期1 32.768 kHz时钟，256预分频 0.008 512 sec 超时步幅 7.8 ms FLASH/EE存储器1 耐久性16 10,000 周期 数据保持17 20 年 数字输入 除NTRST外的所有数字输入 输入漏电流 输入(高)= DVDD ±1 ±10 µA 输入上拉电流 输入(低)= 0 V 10 20 80 µA 输入电容 10 pF 输入漏电流 仅NTRST：输入(低)= 0 V ±1 ±10 µA 输入下拉电流 仅NTRST：输入(高)= DVDD 30 55 100 µA 逻辑输入1 所有逻辑输入 输入低电压(VINL) 0.4 V 输入高电压(VINH) 2.0 V 逻辑输出1 除XTALO外的所有逻辑输出 输出低电压(VOL) I = 1.6 mA 0.6 V SOURCE 输出高电压(VOH) I = 1.6 mA 2.0 V SOURCE 晶体振荡器1 逻辑输入,仅限XTALI 输入低电压(VINL) 0.8 V 输入高电压(VINH) 1.7 V XTALI电容 12 pF XTALO电容 12 pF 片内振荡器 振荡器 32,768 kHz 精度 −3 +3 % MCU时钟速率 在此范围内八个可编程内核时钟 0.08 1.28 10.24 MHz 选择：二进制除法1, 2, 4, 8 . . 64, 128 使用外部时钟至P2 .0/EXTCLK引脚 0.08 10.24 MHz MCU启动时间 上电时 包括内核上电执行时间 134 ms 复位事件后 包括内核上电执 行时间 5 ms 从MCU关断起 PLL开启 中断唤醒 CD = 0 4.8 PLL关闭 中断唤醒 CD = 0 66 内部PLL锁定时间 1 ms Rev. E | Page 9 of 108

ADuC7060/ADuC706 1 参数 测试条件/注释 最小 值 典型 值 最大 值 单位 电源要求 电源电压 DVDD (±5%) 2.375 2.5 2.625 V AVDD (±5%) 2.375 2.5 2.625 V 功耗 I (MCU正常模式)18 MCU时钟速率 = 10.24 MHz， 6 10 mA DD ADC0开 启 MCU时钟速率= 640 k Hz， ADC0开启，G = 4，ADC1/DAC 关闭，SPI开启；POWCON1 = 0x4 全温度范围 3.1 mA 缩小的温度范围−40°C至+85°C1 2.74 mA I ( MCU关断)1 全温度范围 55 350 µA DD 缩小的温度范围：−40°C至+85°C 55 120 µA I ( 主ADC) PGA使能、正常 模式/低功耗模式、 0.6/0.3 mA DD 电流取决于增益设置。 ADC0开启，G = 1，正常模式 0.03 mA ADC0开启，G = 4，正常模式 0.44 mA ADC0开启，G = >128，正常模式 0.63 mA IDD (辅助ADC ) 正常模式/低功耗模式 0.35/0.1 mA I (DAC) DAC0CON = 0x10 0.33 mA DD PWM 0.34 mA 1 这些参数未经过产品测试，但在产品发布时由设计和/或特性数据保证。 2 对于主ADC增益设置PGA = 4至64有效。 3 初始失调校准后在增益范围= 4时测试。 4 利用内部短路测定。系统零电平校准消除此误差。ADC工厂校准在斩波关闭情况下执行。 5 利用内部短路测定。 6 这些参数不包括内部基准电压温度漂移。 7 增益 = 1时工厂校准。 8 在具体增益范围内的系统校准可以消除在此范围内的误差。ADC工厂校准在斩波关闭情况下执行。 9 采用外部基准电压测量。 10 设置共模电压时，应确保VIN*增益设置，即PGA输出电压，在范围0.1 V至VDD – 0.7 V内。在所有增益中，900 mV是共模电压最优值。 11利用盒子方法测定。 12 通过设置ADC0CON位12，可使用高达AVDD的基准电压。 13 参考DAC的线性度是使用一个递减的数据范围171到4095计算出来的。 14 参考DAC的线性度是使用一个递减的数据范围2731到65,535计算出来的。 15 芯片温度。 16 耐久性是分别在−40°C、+25°C及+125°C时依据JEDEC 22标准方法A117认定为10,000个周期。在25°C时的典型耐久性为170,000个周期。 17根据JEDEC22标准方法A117使用寿命相当于+ 85°C结温时的寿命。保持期限会随着结温递减。 18 在Flash/EE存储器编程和擦除周期期间的典型额外电源电流消耗分别为7 mA和5 mA。 Rev. E | Page 10 of 108

ADuC7060/ADuC7061 时序规格 I2C时序 表2. 标准模式下I2C®时序(100 kHz) 从机 参数 描述 最小值 最大值 单位 t SCLOCK低电平脉冲宽度 4.7 µs L t SCLOCK高电平脉冲宽度 4.0 ns H t 起始条件保持时间 4.0 µs SHD t 数据建立时间 250 ns DSU t 数据保持时间 0 3.45 µs DHD t 重复起始建立时间 4.7 µs RSU t 结束条件建立时间 4.0 µs PSU t 一个结束条件和起始条件之间的总线空闲时间 4.7 µs BUF t CLOCK和SDATA上升时间 1 µs R t CLOCK和SDATA下降时间 300 ns F t BUF t R SDATA (I/O) MSB LSB ACK MSB t tDSU tDHD tDSU tDHD tF PSU t tSHD tH tRSU R SCLK (I) 1 2–7 8 9 1 t P S L S(R) COSNTDOITPION COSNTDAIRTITON RESPTEAARTTED tF 07079-029 图 2. I2C兼容接口时序 Rev. E | Page 11 of 108

ADuC7060/ADuC7061 SPI时序 表3. SPI主机定时(相位模式 = 1) 参数 描述 最小值 典型 值 最大 值 单位 t SCLOCK低电平脉冲宽度 (SPIDIV + 1) × t ns SL HCLK t SCLOCK高电平脉冲宽度 (SPIDIV + 1) × t ns SH HCLK t SCLOCK边沿之后数据输出有效 25 ns DAV t SCLOCK边沿之前数据输入建立时间1 1 × t ns DSU UCLK t SCLOCK边沿之后数据输入保持时间1 2 × t ns DHD UCLK t 数据输出下降时间 30 40 ns DF t 数据输出上升时间 30 40 ns DR t SCLOCK上升时间 30 40 ns SR t SCLOCK下降时间 30 40 ns SF 1 t = 97.6 ns。它对应于由PLL产生的10.24 MHz内部时钟。 UCLK SCLOCK (POLARITY = 0) tSH tSL SCLOCK tSR tSF (POLARITY = 1) tDAV tDF tDR MOSI MSB BITS 6 TO 1 LSB MISO MSB IN BITS 6 TO 1 LSB IN tDSU tDHD 07079-030 图3. SPI主机定时(相位模式 = 1) 表4. SPI主机定时(相位模式 = 0) 参数 描述 最小 值 典型 值 最大 值 单位 t SCLOCK低电平脉冲宽度 (SPIDIV + 1) × t ns SL HCLK t SCLOCK高电平脉冲宽度 (SPIDIV + 1) × t ns SH HCLK t SCLOCK边沿之后数据输出有效 25 ns DAV t SCLOCK边沿之前数据输出建立 90 ns DOSU tDSU SCLOCK边沿之前数据输入建立时间1 1 × tUCLK ns tDHD SCLOCK边沿之后数据输入保持时间1 2 × tUCLK ns t 数据输出下降时间 30 40 ns DF t 数据输出上升时间 30 40 ns DR t SCLOCK上升时间 30 40 ns SR t SCLOCK下降时间 30 40 ns SF 1 t = 97.6 ns。它对应于由PLL产生的10.24 MHz内部时钟。 UCLK Rev. E | Page 12 of 108

ADuC7060/ADuC7061 SCLOCK (POLARITY = 0) tSH tSL tSR tSF SCLOCK (POLARITY = 1) tDAV tDOSU tDF tDR MOSI MSB BITS 6 TO 1 LSB MISO MSB IN BITS 6 TO 1 LSB IN tDSU tDHD 07079-031 图4. SPI主机定时(相位模式 = 0) 表5. SPI从机定时(相位模式 = 1) 参数 描述 最小值 典型 值 最大 值 单位 tCSE CSE 到 SCLOCK边沿1 (2 × tHCLK) + (2 × tUCLK) ns t SCLOCK低电平脉冲宽度 (SPIDIV + 1) × t ns SL HCLK t SCLOCK高电平脉冲宽度 (SPIDIV + 1) × t ns SH HCLK t SCLOCK边沿之后数据输出有效 40 ns DAV t SCLOCK边沿之前数据输入建立时间1 1 × t ns DSU UCLK t SCLOCK边沿之后数据输入保持时间1 2 × t ns DHD UCLK t 数据输出下降时间 30 40 ns DF t 数据输出上升时间 30 40 ns DR t SCLOCK 上升时间 1 ns SR t SCLOCK下降时间 1 ns SF tSFS CSE 在SC LOCK边沿后变高 0 ns 1 tUCLK = 97.6 ns。它对应于由PLL产生的10.24 MHz内部时钟。 CS tCS tSFS SCLOCK (POLARITY = 0) tSH tSL tSR tSF SCLOCK (POLARITY = 1) tDAV tDF tDR MISO MSB BITS 6 TO 1 LSB MOSI MSB IN BITS 6 TO 1 LSB IN tDSU tDHD 07079-032 图5. SPI从机定时(相位模式 = 1) Rev. E | Page 13 of 108

ADuC7060/ADuC7061 表6. SPI从机定时(相位模式 = 0) 参数 描述 最小值 典型值 最大值 单位 tCSE CSE到SCLOCK边沿1 (2 × tHCLK) + (2 × tUCLK) ns t SCLOCK低电平脉冲宽度 (SPIDIV + 1) × t ns SL HCLK t SCLOCK高电平脉冲宽度 (SPIDIV + 1) × t ns SH HCLK t SCLOCK边沿之后数据输出有效 40 ns DAV t SCLOCK边沿之前数据输入建立时间1 1 × t ns DSU UCLK t SCLOCK边沿之后数据输入保持时间1 2 × t ns DHD UCLK t 数据输出下降时间 30 40 ns DF t 数据输出上升时间 30 40 ns DR t SCLOCK上升时间 1 ns SR t SCLOCK下降时间 1 ns SF tDOCS CS 边沿之后数据输出有效E 10 ns tSFS CSE在SCLOCK边沿后变高 0 ns 1 t = 97.6 ns。它对应于由PLL产生的10.24 MHz内部时钟。 UCLK CS tCS tSFS SCLOCK (POLARITY = 0) tSH tSL tSR tSF SCLOCK (POLARITY = 1) tDAV tDOCS tDF tDR MISO MSB BITS 6 TO 1 LSB MOSI MSB IN BITS 6 TO 1 LSB IN tDSU tDHD 07079-033 图6. SPI从机定时(相位模式 = 0) Rev. E | Page 14 of 108

ADuC7060/ADuC7061 绝对最大额定值 T = −40°C至+125°C(除非另有说明)。 A 注意，超出上述绝对最大额定值可能会导致器件永久性损 表7. 参数 额定值 坏。这只是额定应力值，不涉及器件在这些或任何其它条 AGND至DGND至AVDD至 DVDD −0.3 V至+0.3 V 件下超出本技术规格指标的功能性操作。长期在绝对最大 数字I/O电压至DGND −0.3 V至+3.6 V 额定值条件下工作会影响器件的可靠性。 VREF±至AGND −0.3 V至AVDD + 0.3 V ADC输入至AGND −0.3 V至A VDD + 0.3 V ESD警告 ESD(人体模型)额定值 ESD(静电放电)敏感器件。 所有引 脚 ±2 kV 带电器件和电路板可能会在没有察觉的情况下放电。尽 存储温度 125°C 管本产品具有专利或专有保护电路，但在遇到高能量 结温 ESD时，器件可能会损坏。因此，应当采取适当的ESD 瞬时 150°C 防范措施，以避免器件性能下降或功能丧失。 连续 130°C 引脚温度 回流焊(15秒) 260°C Rev. E | Page 15 of 108

ADuC7060/ADuC7061 引脚配置和功能描 述 K L C T X E 5 0/1 M MM W WW TCKTDITDOMB/TSRTNDVDDDGNDP2.1/IRQ3/PP1.6/PWM4P1.5/PWM3P1.4/PWM2P2.0/IRQ2/PP0.4/IRQ0/P 876543210987 444444444333 RESET 1 36 XTALI PIN 1 TMS 2 INDICATOR 35 XTALO P1.0/IRQ1/SIN/T0 3 34 P0.3/MOSI/SDA P1.1/SOUT 4 33 P0.2/MISO P1.2/SYNC 5 32 P0.1/SCLK/SCL P1.3/TRIP 6 ADuC7060 31 P0.0/SS P0.5/CTS 7 30 DVDD TOP VIEW P0.6/RTS 8 (Not to Scale) 29 DGND DVDD 9 28 ADC9 DGND 10 27 ADC8 DAC0 11 26 ADC7 ADC5/EXT_REF2IN− 12 25 ADC6 345678901234 111111122222 EF2IN+ADC3ADC2IEXC1IEXC0ND_SWADC1ADC0VREF+VREF−AGNDAVDD R G _ T X E 4/ C D A N1.OTTTHHEEISS L DFOCESSP _NVOQT O ANPLPYL YH ATSO ATNH EE XLPQOFSPE.D PADDLE THAT MUST BE LEFT UNCONNECTED. 07079-002 图7. 48引脚LQFP和48引脚LFCSP_VQ封装的引脚配置 表8. ADuC7060引脚 功能描述 引脚 编号 名称 类型1 描述 0 EP 底部焊盘。可以接地或悬空。LQFP封装没有底部焊盘。 1 RESET I 复位。输入引脚(低电平有效)。 建议将该引脚与一个1 kΩ的外部上拉电阻相连。 2 TMS I JTAG测试模式选择。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ 的外部上拉电阻。 3 P1.0/IRQ1/SIN/T0 I/O 通用输入输出P1.0/外部中断请求1/串行输入/定时器0输入。这是一个多功能输入输出 引脚，可提供四种功能。 4 P1.1/SOUT I/O 通用输入输出P1.1/串行输出。这是一个双功能输入/输出引脚。 5 P1.2/SYNC I/O 通用输入输出P1 .2/PWM外部同步输入。这是一个双功能输入/输出引脚。 6 P1.3/TRIP I/O 通用输入输出P1.3/PWM外部触发输入。这是一个双功能输入/输出引脚。 7 P0.5/CTS I/O 通用输入输出P0.5/UART模式下清除发送信号。 8 P0.6/RTS I/O 通用输入输出P0.6/UART模式下清除发送信号。 9 DVDD S 数字电源引脚。 10 DGND S 数字地。 11 DAC0 O DAC输出。模拟输出引脚。 Rev. E | Page 16 of 108

ADuC7060/ADuC7061 引脚 编号 名称 类型1 描述 12 ADC5/EXT_REF2IN− I 单端或差分模拟输入5/外部基准负输入端.这是一个双功能模拟输入引脚。ADC5为辅 助ADC提供模拟输入。EXT_REF2IN−可为辅助通道提供ADC外部基准负输入。 13 ADC4/EXT_REF2IN+ I 多功能模拟输入引脚。该引脚可作为单端或差分模拟输入4，为辅助ADC提供模拟输 入；另外，它还可以为辅助通道提供外部基准正输入电压。 14 ADC3 I 单端或差分模拟输入3。为主ADC和辅助ADC提供模拟输入。 15 ADC2 I 单端或差分模拟输入2。为主ADC和辅助ADC提供模拟输入。 16 IEXC1 O 可编程电流源模拟输出引脚。 17 IEXC0 O 可编程电流源模拟输出引脚。 18 GND_SW I 切换至内部模拟地基准。不用时，直接接到AGND系统地。 19 ADC1 I 单端或差分模拟输入1。为主ADC提供模拟输入。为主ADC提供负差分输入。 20 ADC0 I 单端或差分模拟输入0。为主ADC提供模拟输入。为主ADC提供正差分输入。 21 VREF+ I 为主通道提供外部基准 正输入。模拟输入引脚。 22 VREF− I 为主通道提供外部基准负输入。模拟输入引脚。 23 AGND S 模拟地。 24 AVDD S 模拟电源引脚。 25 ADC6 I 模拟输入6，为辅助ADC提供模拟输入。单端或差分模拟输入6。 26 ADC7 I 模拟输入7，为辅助ADC提供模拟输入。单端或差分模拟输入7。 27 ADC8 I 模拟输入8，为辅助ADC提供模拟输入。单端或差分模拟输入8。 28 ADC9 I 模拟输入9，为辅助ADC提供模拟输入。单端或差分模拟输入9。 29 DGND S 数字地。 30 DVDD S 数字电源引脚。 31 P0.0/SS I/O 通用输入输出P0.0/SPI从机选择引脚(低电平有效)。这是一个双功能输入/输出引脚。 32 P0.1/SCLK/SCL I/O 通用输入输出P0.1/SPI时钟引脚/I2C时钟引脚。这是一个三功能输入/输出引脚。 33 P0.2/MISO I/O 通用输入输出P0.2/SPI主 机输入从机输出。这是一个双功能输入/输出引脚。 34 P0.3/MOSI/SDA I/O 通用输入输出P0.3/SPI主机输出从 机输入/I2C数据引脚。这是一个三功能输入/输出引脚。 35 XTALO O 外部晶体振荡器输出引脚。 36 XTALI I 外部晶体振荡器输入引脚。 37 P0.4/IRQ0/PWM1 I/O 通用输入输出P0.4/外部中断请求0/PWM1输出。这是一个三功能输入/输出引脚。 38 P2.0/IRQ2/PWM0/EXTCLK I/O 通用输入输出P2.0/外部中断请求2/PWM0输出/外部 时钟输入。这是一个多功能输入/输出引脚。 39 P1.4/PWM2 I/O 通用输入输出P1.4/PWM2输出。这是一个双功能输入/输出引脚。 40 P1.5/PWM3 I/O 通用输入输出P1.5/PWM3输出。这是一个双功能输入/输出引脚。 41 P1.6/PWM4 I/O 通用输入输出P1.6/PWM4输出。这是一个双功能输入/输出引脚。 42 P2.1/IRQ3/PWM5 I/O 通用输入输出P2.1/外部中断请求3/PWM5输出。 这是一个三功能输入/输出引脚。 Rev. E | Page 17 of 108

ADuC7060/ADuC706 1 引脚 编号 名称 类型1 描述 43 DGND S 数字地。 44 DVDD S 数字电源引脚。 45 NTRST/BM I JTAG复位/启动模式。输入引脚，用于调试、下载和启动模式(BM)。当复位时，如果BM 为低电平，ADuC7060将进入串行下载模式；在复位时，如果通过13 kΩ的电阻将BM拉高 ADuC7060将执行代码。 46 TDO O JTAG数据输出。输出引脚，用于调试或者下载。 47 TDI I JTAG数据输入。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ的外部 上拉电阻。 48 TCK I JTAG时钟输入。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ的外部 上拉电阻。 1 I = 输入，O = 输出，I/O = 输入/输出，S = 电源。 Rev. E | Page 18 of 108

ADuC7060/ADuC7061 01 MM WW KCTIDTODTMB/TSRTNDDVDDNGDP/2QRI/0.2PP/0QRI/4.0P 21098765 33322222 RESET 1 PIN 1 24 XTALI INDICATOR TMS 2 23 XTALO P1.0/IRQ1/SIN/T0 3 22 P0.3/MOSI/SDA/ADC9 P1.1/SOUT 4 ADuC7061 21 P0.2/MISO/ADC8 DAC0 5 TOP VIEW 20 P0.1/SCLK/SCL/ADC7 ADC5/EXT_REF2IN− 6 (Not to Scale) 19 P0.0/SS/ADC6 ADC4/EXT_REF2IN+ 7 18 VREF– ADC3 8 17 VREF+ 90123456 1111111 2CDA1CXEI0CXEIWS_DN1CDA0CDADNGADDVA G N1 . O TPTHAEEDS D32L-EL EMAUDS LTF BCES LPE_VFQT UHNACSO ANNN EEXCPTOEDSE.D PADDLE. THIS EXPOSED 07079-003 图8. 32引脚LFCSP的引脚配置 表9. ADuC7061引脚 功能描述 引脚编号 名称 类型1 描述 0 EP 底部焊盘。可以接地或悬空。 1 RESET I 复位引脚。输入引脚(低电平有效)。建议将该引脚与一个1 kΩ的外部上拉电阻相连。 2 TMS I JTAG测试模式选择。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ的 外部上拉电阻。 3 P1.0/IRQ1/SIN/T0 I/O 通用输入输出P1.0/外部中断请求1/串行输入/定时器0输入。这是一个多功能输入输出引脚， 可提供四种功能。 4 P1.1/SOUT I/O 通用输入输出P1.1/串行输出。这是一个双功能输入/输出引脚。 5 DAC0 O DAC输出。模拟输 出引脚。 6 ADC5/EXT_REF2IN− I 单端或差分模拟输入5/外部基准负输入端.这是一个双功能模拟输入引脚。ADC5为辅助ADC 提供模拟输入。EXT_REF2IN−可为辅助通道提供ADC外部基准负输入。 7 ADC4/EXT_REF2IN+ I 多功能模拟输入引脚。该引脚可作为单端或差分模拟输入端，为辅助ADC提供模拟输入4； 另外，它还可以为辅助通道提供外部基准正输入电压。 8 ADC3 I 单端或差分模拟输入3。为主ADC和辅助ADC提供模拟输入。 9 ADC2 I 单端或差分模拟输入2。为主ADC和辅助ADC提供模拟输入。 10 IEXC1 O 可编程电流源模拟输出引脚。 11 IEXC0 O 可编程电流源模拟输出引脚。 12 GND_SW I 切换至内部模拟地基准。不用时，直接接到AGND系统地。 13 ADC1 I 单端或差分模拟输入1。为主 ADC提供模拟输入。为主ADC提供负差分输入。 14 ADC0 I 单端或差分模拟输入0。为主ADC提供模拟输入。为主ADC提供正差分输入。 15 AGND S 模拟地。 16 AVDD S 模拟电源引脚。 17 VREF+ I 为主通道提供外部基准正输入。模拟输入引脚。 18 VREF− I 为主通道提供外部基准负输入。模拟输入引脚。 19 P0.0/SS/ADC6 I/O 通用输入输出P0.0/SPI从机选择(低电平有效)/辅助ADC6输入引脚。这是一个多功能输入/ 输出引脚。单端或差分模拟输入6。为辅助ADC提供模拟输入。 20 P0.1/SCLK/SCL/ADC7 I/O 通用输入输出P0.1/SPI时钟/I2C时钟/辅助ADC7输入引脚。这是一个多功能输入/输出引脚。 单端或差分模拟输入7。为辅助ADC提供模拟输入。 Rev. E | Page 19 of 108

ADuC7060/ADuC706 1 引脚 编号 名称 类型1 描述 21 P0.2/MISO/ADC8 I/O 通用输入输出P0.2/SPI主机输入从机输出/辅助ADC8输入。这是一个三功能输入/输出引脚。 单端或差分模拟输入8。为辅助ADC提供模拟输入。 22 P0.3/MOSI/SDA/ADC9 I/O 通用输入输出P0.3/SPI主机输出从机输入/I2C数据引脚/辅助ADC9输入。这是一个多功能 输入/输出引脚。单端或差分模拟输入9。为辅助ADC提供模拟输入。 23 XTALO O 外部晶体振荡器输出引脚。 24 XTALI I 外部晶体振荡器输入引脚。 25 P0.4/IRQ0/PWM1 I/O 通用输入输出P0.4/外部中断请求0/PWM1输出。这是一个三功能输入/输出引脚。 26 P2.0/IRQ2/PWM0 I/O 通用输入输出P2.0/外部中断请求2/PWM0输出。这是一个三功能输入/输出引脚。 27 DGND S 数字地。 28 DVDD S 数字电源引脚。 29 NTRST/BM I JTAG复位/启动模式。输入引脚，用于调试、下载和启动模式(BM)。当复位时，如果BM 为低电平，ADuC7061将进入串行下载模式；在复位时，如果通过13 kΩ的电阻将BM拉高， ADuC7061将执行代码。 30 TDO O JTAG数据输出。输出引脚，用于调试或者下载。 31 TDI I JTAG数据输入。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ的外部 上拉电阻。 32 TCK I JTAG时钟。输入引脚，用于调试或者下载。应在该引脚处增加一个约100 kΩ的外部上拉 电阻。 1 I = 输入，O = 输出，I/O = 输入/输出，S = 电源。 Rev. E | Page 20 of 108

ADuC7060/ADuC7061 术语 转换速率 输出噪声 转换速率指在ADC稳定后，从ADC获得输出结果的速度。 输出噪声指在ADC直流信号输入后，所产生的输出代码 分布的标准差(或1 Σ)。它用微均方根来表示。输出噪声， 此器件采用了Σ-Δ转换技术，这意味着当以相对较高的采 即均方根噪声，可用来计算ADC的有效分辨率；计算公 样率对ADC前端信号进行过采样时，后接数字滤波器将抽 式为： 取输出数据，以1 Hz至8 kHz的输出速率输出一个24位有效 有 效 分 辨 率 = log2(满 量 程 / 均 方 根 噪 声 )位 数据转换结果。 峰峰值噪声指ADC直流信号输入时在输出代码分布6.6 × Σ 注意，当软件在同一ADC上切换不同输入时，必须先清空 范围内的代码偏差。因此，峰峰值噪声计算公式如下： 数字滤波器，然后对新结果求平均值。这个操作可能需要 6.6 × 均方根噪声 花费多个转换周期，具体的周期数取决于ADC的配置和滤 波器的类型。 峰峰值噪声可用来计算在6.6 × Σ限值内无码闪烁的ADC(无 噪声代码)分辨率；计算公式如下： 积分非线性(INL) 转换结果编码偏离通过其传递函数端点的直线的最大偏 无 噪 声 代 码 分 辨 率 = log2 位 差。传递函数端点是指，在零点位置比第一个编码的跃变 数据手册中用到的首字母缩写词 点低½LSB的点，以及在满刻度位置比最后一个编码的跃变 ADC 模数转换器 点高½ LSB的点。(111 ... 110至111... 111)该误差表示为满量 ARM 高级精简指令集机器 程的百分比。 JTAG 联合测试行动小组 无失码 LSB 最低有效字节/位 无失码是衡量ADC微分非线性的指标。误差用位来表示 LVF 低电压标志 (2N位，其中N为无失码)，指在整个ADC输入范围内保证 MCU 微控制器 寄存器 存储器映射寄存器 发生的代码数目(ADC输出结果)。 MSB 最高有效字节/位 失调误差 PID 保护标识符 ADC第一个码转换输入电压和理想码跃迁的偏差即是失调 POR 上电复位 误差。 PSM 电源监控器 rms 均方根 失调误差漂移 失调误差漂移是指绝对失调误差的温度变化值。该误差表 示为最低有效位/摄氏度，即LSB/˚C。 增益误差 增益误差是衡量ADC量程误差的指标。它考察的是传递函 Rev. E | Page 21 of 108

ADuC7060/ADuC706 1 ARM7DMI内核概览 ARM7®内核是一款由ARM®公司开发的32位精简指令集计 ARM7异常 算机(RISC)。ARM7TDMI采用冯诺依曼架构，指令和数据 ARM7支持5种类型的异常，每种类型分别对应一种优先处 使用单32位总线。它支持8位、16位和32位数据长度，指 理模式。这5种异常类型为： 令字长度可为16位或32位，具体的位数取决于内核的工作 第一种类型：正常中断或IRQ。这种异常用于内、外部事 模式。 件的通用中断处理。注意，ADuC7060/ADuC7061为所有 ARM7TDMI采用ARM7内核，具有四种附加特性，如表10 IRQ源提供8个可配置的优先级。 所列。 第二种类型：快速中断或FIQ。这种异常用于数据传输或 低延迟通信通道处理。FIQ的优先级高于IRQ。注意， 表10. ARM7TDMI特性 特性 描述 ADuC7060/ADuC7061为所有FIQ源提供8个可配置的优 T 支持Thumb®指令集(16位) 先级。 D 支持调试 第三种类型：存储器中止(预取和数据)。 M 增强乘法器 I 包含EmbeddedICE™模块， 以 支持嵌入式系统调试 第四种类型：企图执行未定义指令。 THUMB模式(T) 第五种类型：软件中断(SWI)指令，用于调用操作系统。 一条ARM指令的长度为32位。ARM7TDMII处理器支持第 一般情况下，程序员将中断定义为IRQ，但要获得优先级 二个指令集，该指令集被压缩成16位，称为thumb指令 更高的中断，可将中断定义为FIQ类型。 集。采用Thumb指令集，可以拥有更快的代码执行速度(16 异常优先级及其矢量地址见表11。 位存储器)和更高的代码密度，因此，ARM7TDMI内核特 表11.异常优先级和矢量地址 别适用于嵌入式应用。 优先级 异常 异常 然而，Thumb模式有三个缺点： 1 硬件复位 0x00 2 存储器中止(数据) 0x10 • 与ARM相比，在执行同一个任务时，Thumb代码通常需 3 FIQ 0x1C 要更多的指令。因此，ARM代码特别适合于在大多数 4 IRQ 0x18 应用中最大程度提升时间关键代码的性能。 5 存储器中止(预取) 0x0C 6 软件中断1 0x08 • Thumb指令集不含一些异常处理指令，所以可能需要 6 未定义指令1 0x04 ARM代码来进行异常处理。 1 软件中断和未定义指令异常的优先级相同且互斥。 • 发生中断时，内核矢量指向存储器内的中断地址并执 在表11中所列异常的地址范围为0x00 to 0x1C，其中，0x14 行该地址单元内的代码。第一条命令须包含在ARM代 为保留地址。 码内。 ARM寄存器 乘法器(M) ARM7TDMI共有16个标准寄存器。R0至R12用于数据操 ARM7TDMI指令集包括一个增强乘法器，具有四条额外指 作；R13是堆栈指针；R14是链接寄存器；而R15是程序计 令用来进行32位与32位相乘或32位与32位乘加(MAC)，得 数器，用来指示当前正在执行的指令。链接寄存器用来保 到64位结果。 存用户转移地址(在使用转移和链接命令的情况下)或发生 EmbeddedICE (I) 异常时的命令。 EmbeddedICE模块为ARM7TDMI提供集成片内调试功能。 堆栈指针用于保存堆栈的当前位置。通常，在ARM7TDMI 它包括断点和观察点寄存器，可用来实现非介入用户代码 内，堆栈的起始地址为可用RAM空间顶部，并根据需要递 调试。这些寄存器可以通过JTAG测试端口来控制。当遇到 减。每个异常分别对应一个堆栈。用户可根据目标应用的 一个断点或观察点时，处理器会暂停运行，进入调试状 需要来配置每个堆栈的大小。利用C语言等高级语言进行 态。当处理器处于调试状态，就可以查询处理器寄存器， 编程时，必须确保不产生堆栈溢出。这取决于所用编译器 也可以查询Flash/EE、SRAM和存储器映射寄存器。 的性能。 Rev. E | Page 22 of 108

ADuC7060/ADuC7061 当异常发生后，异常模式专用的寄存器将取代某些标准寄 注意，发生异常时，ARM7TDMI最初(第一个指令)在ARM 存器。所有的异常模式均有各自的替换寄存器组，用于堆 (32位)模式下运行。如有必要，在执行中断服务例行程序 栈指针(R13)和链接寄存器(R14)，如图9所示。快速中断模 时，用户可立即从ARM模式切换到Thumb模式。 式(FIQ)有更多寄存器(R8到R12)，用于快速中断处理。由 存储器结构 于非关键寄存器的数目不断增加，在进行中断处理时，无 ARM7是一个采用了冯•诺依曼架构的MCU内核，它将存 需保存或恢复这些寄存器，从而缩短了中断处理过程的响 储器看作一个232个字节的线性阵列。如图10中所示， 应时间。 ADuC7060/ADuC7061将此线性阵列映射成四个不同用户 有关程序员模型和ARM7TDMI内核架构的详情，请参见 区域：可重映射的存储区域、SRAM区域、Flash/EE区域及 直接由ARM公司提供的ARM7DMI技术手册和ARM架构 存储器映射寄存器(寄存器)区域。 手册。 该存储空间的前30 kB用作可重新映射片内Flash/EE或SRAM R0 USABLE IN USER MODE 的区域。访问(读写)存储器映射中未定义区域，将导致数 R1 SYSTEM MODES ONLY 据中止异常。 R2 R3 R4 存储格式 R5 ADuC7060/ADuC7061存储配置为从小到大顺序格式：最 R6 R7 低有效字节位于最低字节地址，最高有效字节位于最高字 R8_FIQ R8 R9_FIQ 节地址(见图11)。 R9 R10_FIQ R10 R11_FIQ R13_UND R11 R13_IRQ 0xFFFFFFFF R12 R12_FIQ R13_SVC R13_ABT R14_IRQ R14_UND MMRs R13_FIQ R14_ABT 0xFFFF0000 R13 R14_SVC R14_FIQ R14 RESERVED R15 (PC) 0x00087FFF SPSR_UND FLASH/EE SPSR_ABT SPSR_IRQ 0x00080000 CPSR SPSR_SVC SPSR_FIQ RESERVED USER MODE MFOIQDE MSOVDCE AMBOODRET MIORQDE UNMDEOFDINEED 07079-004 0x00040FFF SRAM 图 9.寄存器结构图 0x00040000 中断延迟 RESERVED 快最速长中指断令请(LD求M(F)I完Q)成的载最入大所延有迟寄时存间器包(括包请括求PC通)以过及同完步成器、数 0x000000000x00007FFF R(FELMAASPHP/EAEB OLER MSREMAMO)RY SPACE 07079-005 图10. 存储器映射图 据中止和FIQ跳转的最长可能时间总和。延迟结束时， BIT 31 BIT 0 ARM7TDMI执行在0X1C(FIQ中断矢量地址)内的指令。如 BYTE 3 BYTE 2 BYTE 1 BYTE 0 . . . . 果系统采用一个连续的10.24 MHz处理器时钟，则合计总 . . . . 0xFFFFFFFF . . . . 时间为50个处理器周期，即略长于4.88 μs。IRQ最大延迟 B A 9 8 7 6 5 4 0x00000004 时级，间这的可计任算意方延法长也进类入似IR，Q但处前理提例行是F程IQ序拥的有时更间高。的如优果先不 3 232 BITS1 0 0x00000000 07079-006 使用LDM命令，这个时间可以缩短到42个周期；一些编译 图 11. 从小到大顺序格式 器可以选择不使用此命令进行编译。另一个选择是在 SRAM thumb模式下执行程序，在这个模式下时间可以减至22个 ADuC7060/ADuC7061的SRAM容量为4 kB(1024 × 32位，即 周期。 1024个字)，存储起始地址为0x40000。RAM空间既可用作 数据存储空间，也可用作易失性程序空间。 FIQ或IRQ中断的最短延迟时间为5个周期，包括请求通过 同步器的最短时间加上进入异常模式的时间。 由于SRAM阵列被配置成32位宽的存储器阵列，ARM代码 可以直接从SRAM以完全时钟速度执行。SRAM支持8、16 及32位段读写。 Rev. E | Page 23 of 108

ADuC7060/ADuC706 1 重映射 Flash/EE控制接口 ARM异常矢量位于存储器阵列底部，其存储地址范围为 Flash/EE控制接口用于串行下载和JTAG编程，包括本节所 0x00000000至0x00000020。 列的8个寄存器。注意，每个Flash页的容量为512个字节。 在默认情况下，在复位后，Flash/EE存储器会被逻辑映射 FEESTA寄存器 到地址0x00000000。通过将位于0xFFFF0220地址的重映射 FEESTA是一个只读寄存器，它反映Flash/EE控制接口的状 寄存器的第0位置位，可以将SRAM逻辑重映射到地址 态。如表13所示。 0x00000000。将重映射寄存器的第0位清零，可让Flash/EE 名称： FEESTA 返回到0x00000000。 地址： 0xFFFF0E00 将RAM重映射到0x00000000，有利于优化ADuC7060/ 默认值： 0x0020 ADuC7061的中断延迟时间；因为在这种情况下，代码可 访问类型： 读 以在完全32位ARM模式下以最高内核速度执行。注意，发 表13.FEESTA 寄存器位功能描述 生异常时，内核默认为ARM模式。 位 描述 15:6 保留。 重映射操作 5 保留。 ADuC7060/ADuC7061发生复位时，会自动执行工厂内置 4 保留。 的程序代码。这就是所谓的隐藏内核，用户代码不能访 3 Flash中断状态位。当中断发生后，即当一条命令 问。如果ADuC7060/ADuC7061处于正常模式，它首先执 执行完毕且FEEMOD寄存器中的Flash/EE中断使能 位被置1，Flash中断状态位自动置1。读FEESTA寄 行内核的上电配置例行程序，然后跳转到复位矢量地址 存器后，该位清0。 0x00000000，执行用户的复位异常例行程序。由于复位时 2 Flash/EE控制器忙。当控制器忙时，该位自动置 Flash/EE镜像到存储器阵列底部，复位例行程序必须始终 1；当控制器空闲时，该位自动清0。 1 命令失败。当命令的执行失败时，该位自动置 写入Flash/EE内。 1；读FEESTA寄存器后，该位清0。 重映射命令必须从绝对Flash/EE地址处开始执行，而不能 0 指令通过。当命令成功执行时，MicroConverter® 将该位由置1；读FEESTA寄存器后，该位清0。 被镜像、存储器重映射段处开始执行，因为该段可能被 FEEMOD寄存器 SRAM所取代。如果在从镜像位置开始执行代码时执行重 映射操作，可能会发生预取/数据中止或用户可能观察到异 FEEMOD用来设置Flash/EE控制接口的工作模式。表14 显 常程序操作。任何一种复位都会将Flash/EE存储器逻辑重 示FEEMOD 寄存器的位分配。 映射到存储器阵列底部。 名称： FEEMOD 地址： 0xFFFF0E00 REMAP寄存器 默认值： 0x0020 名称： 重映射 访问类型： 读 地址： 0xFFFF0220 默认值： 0x0000 访问类型： 读、写 功能： 该8位寄存器允许用户代码将RAM或 Flash/EE存储空间重映射到ARM存储器空 间底部(起始地址为0x00000000)。 表12.REMAP 寄存 器位功能描述 位 描述 7:1 保留。这些位保留，应由用户代码写入0。 重映射位。 用户置1，可 将SRAM映射到0x00000000地址处 。 0 重映射Flash/EE到地址0x00000000后，该位自动清0。 Rev. E | Page 24 of 108

ADuC7060/ADuC7061 表14.FEEMOD 寄存器位功能描述 FEECON寄存器 位 描述 FEECON是一个8位命令寄存器。各命令如表15所示。 15:9 保留。 名称： FEECON 8 保留。始终将该位置为1。 地址： 0xFFFF0E08 7:5 保留。这些位的值应为0(写密钥的情况除外)。 4 Flash/EE中断使能位。 默认值： 0x07 用户置1，使能Flash/EE中断。当处理器执行完一条 访问类型： 读 命令后，将产生中断。 用户清0，禁用Flash/EE中断。 3 擦/写命令保护。 用户置1，使能擦/写命令； 该位清0， 防止对Flash/EE执行 擦/写命令。 2:0 保留。始终将这些位置为0。 表15.FEE CON内的命令代码 代码 命令 描述 0x001 空 空闲状态 。 0x011 单次读取 向FEEDAT内载入16位数据。由FEEADR索引。 0x021 单次写入 在FEEADR指向的地址内写入FEEDAT。操作耗时50 μs。 0x031 擦/写 擦除由FEEADR索引的 存储页，并且向由FEEADR所指向的地址内写入FEEDAT。此项操作大约需要24 ms。 0x041 单次验证 将FEEADR所指地址中的数据与FEEDAT中的数据进行比较。比较的结果存入FEESTA的位0、位1。 0x051 单次擦除 擦除由FEEADR索引的页面。 0x061 批量擦除 擦除30 KB用户空间。而2 KB的内核空间是被保护的。为防止意外操作，执行该指令需要一个命令序列。 请参阅关于“用于执行批量擦除操作的命令序列”部分。 0x07 保留 保留。 0x08 保留 保留。 0x09 保留 保留。 0x0A 保留 保留。 0x0B 签名 处理器运行该命令后， 会产生一个基于LFSR(线性反馈移位寄存器)的24位签名，该签名将被写入FEESIGN 寄存器。此项操作需要16,389个时钟周期。 0x0C 保护 该命令只能执行一次。FEEPRO的值会被保留；只有通过执行批量擦除命令(0x06)或者密钥才能清除该值。 0x0D 保留 保留。 0x0E 保留 保留。 0x0F Ping 无操作；中断产生。 1 当任一上述命令执行完毕，FEECON寄存器立即读取0x07。 Rev. E | Page 25 of 108

ADuC7060/ADuC706 1 FEEDAT寄存器 FEEHID寄存器 FEEDAT是一个16位数据寄存器。该寄存器用来保存Flash FEEHID寄存器提供即时保护。它不需要任何软件密钥。 读写命令执行的结果(数据值)。 注意，复位后，FEEHIDE中的保护设置将清0(见表16)。 名称： FEEDAT 名称： FEEHID 地址： 0xFFFF0E0C 地址： 0xFFFF0E20 默认值： 0xXXXX 默认值： 0xFFFFFFFF 访问类型： 读、写 访问类型： 读、写 表16. FEEPRO和FEEHID 寄存器 位功能描述 FEEADR寄存器 位 描述 FEEADR是一个16位地址寄存器，可用来存取32 kB Flash模 31 读保护位。 用户清零，以保护所有代码。如将该位清零，可防止 块的各个页。用户可以操作的有效范围为：0x0000至 代码从JTAG接口被读出。用户置1，可以通过JTAG接 0x77FF。这表示一个30 kB Flash用户存储器空间。对上述 口读取所有代码。 地址范围外的地址单元进行读/写操作，将会导致数据中止 30 保护第59页(0x00087600至0x000877FF)。用户置1， 将允许对第59页 进 行写操作。清0，将保护第59页。 异常。 29 保护第58页(0x00087400至0x000875FF)。用户置1， 名称： FEEADR 将允许对第58页进行写操作。清0，将保护第58页。 地址： 0xFFFF0E10 28:0 提供对第0~57页的写保护。每一位对应两个存储页。每 默认值： 0x0000 个存储页的容量为512个字节。位0用于保护第0页和1页 访问类型： 读、写 (0x00080000至0x000803FF)。用户置1，将允许对第0页和 1页进行写操作。清0，将保护第0页和第1页。 FEESIG寄存器 位1用于保护第2、3页(0x00080400至0x000807FF)。用户 FEESIG寄存器是一个24位的寄存器。当处理器执行完一条 置1，将允许对第2、3页进行写操作。清0，将保护第2、3 签名命令后，该寄存器的值将被更新为一个24位签名。这 页。 个值是由签名命令控制的线性反馈移位寄存器操作的结 … … 果。 名称： FEESIG 位27用于保护第54、55页(0x86C00至0x86FFF)。用户置 地址： 0xFFFF0E18 1，将允许对第54、55页进行写操作。清0，将保护第 默认值： 0xFFFFFF 54、55页。 访问类型： 读 位28用于保护第56、57页(0x87000至0x873FF)。用户置1， 将允许对第56、57页进行写操作。清0，将保护第56、57 FEEPRO寄存器 页。 FEEPRO 寄存器在寄存器复位后提供保护。它需要一个软 临时保护 件密钥(见表16)。 临时保护可通过直接写入FEEHID MMR来设置和取消。此 名称： FEEPRO 寄存器为易失性，因此保护只在器件上电时才能维持。此 地址： 0xFFFF0E1C 保护设置在周期供电后便不再重新载入。 默认值： 0x00000000 访问类型： 读、写 加密永久性保护 加密永久性保护可通过FEEPRO设置以锁定保护配置。所 需FEEPRO写入序列开头使用的软件密钥仅保存一次，必 须在以后的任何FEEHID或FEEPRO MMR访问中使用。批 量擦除可将软件保护密钥设回到0xFFFF，但同时也擦除了 整个用户代码空间。 Rev. E | Page 26 of 108

ADuC7060/ADuC7061 永久性保护 批量擦除命令执行序列 永久性保护可通过FEEPRO设置，设置方式类似于加密永 FEEDAT = 0x3CFF; 久性保护，唯一不同在于所用软件密钥为0xDEADDEAD。 FEEADR = 0xFFC3; FEEMOD = FEEMOD|0x8; //Erase key enable FEEPRO写入序列保存后，只有批量擦除可将软件保护密 FEECON = 0x06; //Mass erase command 钥设回到0xFFFFFFFF。这也会擦除整个用户代码空间。 写入软件保护密钥和设置永久性保护的序列 1. 写入和欲保护页相对应的FEEPRO。 2. 将新的(用户定义)32位软件保护密钥写入FEEADR [31:16]和FEEDAT的位[15:0]。 3. 将10写入FEEMOD的位[6:5]，并将FEEMOD的位3置1。 4. 执行FEECON内的保护命令(代码0x0C)。 要取消或修改保护，可使用相同的序列，同时修改 FEEPRO值。 上述写入密钥并设置永久性保护的序列示例如下，此示例 为Flash/EE的页4和页5提供写保护。 Int a = FEESTA; // Ensure FEESTA is cleared FEEPRO = 0xFFFFFFFB; // Protect Page 4 and Page 5 FEEADR = 0x66BB; // 32-bit key value (Bits[31:16]) FEEDAT = 0xAA55; // 32-bit key value (Bits[15:0]) FEEMOD = 0x0048 // Lock security sequence FEECON = 0x0C; // Write key command while (FEESTA & 0x04){} // Wait for command to finish Rev. E | Page 27 of 108

ADuC7060/ADuC7061 存储器映射寄存器 0xFFFFFFFF 存储器映射寄存器(寄存器)空间被映射到存储器阵列的最 0xFFFF0FC0 PWM 上方两页。我们可以通过对ARM7寄存器组的间接寻址来 0xFFFF0F80 存取存储器映射寄存器内的信息。 0xFFFF0E24 FLASH CONTROL INTERFACE 0xFFFF0E00 寄存器空间为CPU和所有片内外设提供接口。除了内核寄 0xFFFF0D50 GPIO 存器，所有的寄存器都位于寄存器区域内。图12内的阴影 0xFFFF0D00 0xFFFF0A14 区域为未占用区域或保留区域，不允许用户程序访问该区 SPI 0xFFFF0A00 域。表12为所有寄存器存储器映射。 0xFFFF0948 I2C 读取或写入一个寄存器所需的存取时间取决于高级微控制 0xFFFF0900 0xFFFF0730 器总线结构(AMBA)总线，该总线可用来访问外围设备。 UART 0xFFFF0700 处理器有两个AMBA总线：高性能总线(AHB)用于系统模 0xFFFF0620 DAC 块，高级外围总线(APB)用于低性能外围设备。访问AHB 0xFFFF0600 需要一个周期，访问APB则需要两个周期。除了Flash/EE 0xFFFF0570 ADC 0xFFFF0500 存储器、通用输入输出端口和PWM以外，ADuC7060/ 0xFFFF0490 BAND GAP ADuC7061中的所有外围设备均位于APB上。 0xFFFF048C REFERENCE 0xFFFF0470 SPI/I2C SELECTION 0xFFFF0450 0xFFFF0420 PLL AND OSCILLATOR CONTROL 0xFFFF0404 0xFFFF0394 GENERAL-PURPOSE TIMER 0xFFFF0380 0xFFFF0370 WATCHDOG TIMER 0xFFFF0360 0xFFFF0350 WAKE-UP TIMER 0xFFFF0340 0xFFFF0334 GENERAL-PURPOSE TIMER 0xFFFF0320 0xFFFF0238 REMAP AND SYSTEM CONTROL 0xFFFF0220 00xxFFFFFFFF00104000 CIONNTTERRORULLPETR 07079-007 图12存储器映射寄存器 Rev. E | Page 28 of 108

ADuC7060/ADuC7061 完整的寄存器列表 在下列寄存器列表中，采用16进制码来表示地址。访问类型：R表示读，W表示写，R/W表示读写。 表17. IRQ基地址 = 0xFFFF0000 地址 名称 字节数 访问类 型 默认值 描述 0x0000 IRQSTA 4 R 0x00000000 活动IRQ源状态。 0x0004 IRQSIG 4 R 所有IRQ源的当前状态(使能和禁用)。 0x0008 IRQEN 4 R/W 0x00000000 使能的IRQ源。 0x000C IRQCLR 4 W 0x00000000 寄存器禁用IRQ源。 0x0010 SWICFG 4 W 0x00000000 软件中断配置寄存器。 0x0014 IRQBASE 4 R/W 0x00000000 所有矢量的基地址。指向64字节存储块的起始地址的指针；最多可以 包含32个指向不同例行处理子程序的指针。 0x001C IRQVEC 4 R 0x00000000 该寄存器内包含与当前活动IRQ源对应的例行处理子程序的地址。 0x0020 IRQP0 4 R/W 0x00000000 用于设置中 断源1至中断源7的中断优先级。中断优先级可被设置为0至7。 0x0024 IRQP1 4 R/W 0x00000000 设置中断源8至中断源15的中断优先级。 0x0028 IRQP2 4 R/W 0x00000000 设置中断 源16至中断源19的中断优先级。 0x0030 IRQCONN 4 R/W 0x00000000 使能IRQ和FIQ中断嵌套。 0x0034 IRQCONE 4 R/W 0x00000000 将外部中断源设置为上升沿/下降沿/电平触发。 0x0038 IRQCLRE 4 R/W 0x00000000 清除边沿/电平触发中断源。 0x003C IRQSTAN 4 R/W 0x00000000 最新导致中断异常的中断的优先级。 0x0100 FIQSTA 4 R 0x00000000 活动FIQ源状态。 0x0104 FIQSIG 4 R 所有FIQ源的当前状态(使能和禁用)。 0x0108 FIQEN 4 R/W 0x00000000 使能的FIQ源。 0x010C FIQCLR 4 W 0x00000000 寄存器禁用FIQ源。 0x011C FIQVEC 4 R 0x00000000 该寄存器内包含与当前活动FIQ源对应的例行处理子程序的地址。 0x013C FIQSTAN 4 R/W 0x00000000 最新导 致F IQ异常的FIQ的优先级。 表18. 系统控制基地址 = 0xFFFF0200 地址 名称 字节数 访问类 型 默认值 描述 0x0220 REMAP1 1 R/W 0x00 重映射 控制寄存器。参见“重映射操作”部分。 0x0230 RSTSTA 1 R/W 0x01 RSTSTA状态寄存器。参见“复位”部分。 0x0234 RSTCLR 1 W 0x00 该寄存器 用于清除RSTSTA寄存器。 1 由内核更新。 Rev. E | Page 29 of 108

ADuC7060/ADuC706 1 表19. 定时器基地址 = 0xFFFF0300 地址 名称 字节数 访问类 型 默认值 描述 0x0320 T0LD 4 R/W 0x00000000 定时器0载入寄存器。 0x0324 T0VAL 4 R 0xFFFFFFFF 定时器0值寄存器。 0x0328 T0CON 4 R/W 0x01000000 定时器0控制寄存器。 0x032C T0CLRI 1 W N/A 定时器 0中断清除寄存器。 0x0330 T0CAP 4 R 0x00000000 定时器0捕捉寄存器。 0x0340 T1LD 4 R/W 0x00000000 定时器1载入寄存器。 0x0344 T1VAL 4 R 0xFFFFFFFF 定时器 1值寄存器。 0x0348 T1CON 2 R/W 0x0000 定时器1控制寄存器。 0x034C T1CLRI 1 W N/A 定时器1中断清除寄存器。 0x0360 T2LD 2 R/W 0x3BF8 定时器2载入寄存器。 0x0364 T2VAL 2 R 0x3BF8 定时器2值寄存器。 0x0368 T2CON 2 R/W 0x0000 定时器2控制寄存器。 0x036C T2CLRI 1 W N/A 定时器2中断清除寄存器。 0x0380 T3LD 2 R/W 0x0000 定时器3载入寄存器。 0x0384 T3VAL 2 R 0xFFFF 定时器3值寄存器。 0x0388 T3CON 4 R/W 0x00000000 定时器3控制寄存器。 0x038C T3CLRI 1 W N/A 定时器3中断清除寄存器。 0x0390 T3CAP 2 R 0x0000 定时器3捕捉寄存器。 表20.PLL基地址 = 0xFFFF0400 地址 名称 字节数 访问类 型 默认值 描述 0x0404 POWKEY1 2 W 0xXXXX POWCON0预写密钥。 0x0408 POWCON0 1 R/W 0x7B 电源控制和内核速度控制寄存器。 0x040C POWKEY2 2 W 0xXXXX POWCON0 写后密钥。 0x0410 PLLKEY1 2 W 0xXXXX PLLCON预写密钥。 0x0414 PLLCON 1 R/W 0x00 PLL时钟源选择寄存器。 0x0418 PLLKEY2 2 W 0xXXXX PLLCON 写后密钥。 0x0434 POWKEY3 2 W 0xXXXX POWCON1预写密钥。 0x0438 POWCON1 2 R/W 0x124 电源控制寄存器。 0x043C POWKEY4 2 W 0xXXXX POWCON1写后密钥。 0x0464 GP0KEY1 2 W 0xXXXX GP0CON1预写密钥。 0x0468 GP0CON1 1 R/W 0x00 将P0.0、P0.1、P0.2和P0.3设置为模拟输入端或数字输入/输出端。 此外，可使能SPI或I2C模式。 0x046C GP0KEY2 2 W 0xXXXX GP0CON1写后密钥。 Rev. E | Page 30 of 108

ADuC7060/ADuC7061 表21. ADC基地址 = 0xFFFF0500 地址 名称 字节数 访问类 型 默认值 描述 0x0500 ADCSTA 2 R 0x0000 ADC状态寄存器。 0x0504 ADCMSKI 2 R/W 0x0000 ADC中 断源使能寄存器。 0x0508 ADCMDE 1 R/W 0x03 ADC模式寄存器。 0x050C ADC0CON 2 R/W 0x8000 主ADC控制寄存器。 0x0510 ADC1CON 2 R/W 0x0000 辅助ADC 控制寄存器。 0x0514 ADCFLT 2 R/W 0x0007 ADC滤波器控制寄存器。 0x0518 ADCCFG 1 R/W 0x00 ADC配置寄存器。 0x051C ADC0DAT 4 R 0x00000000 主ADC结果寄存器。 0x0520 ADC1DAT 4 R 0x00000000 辅助ADC 结果寄存器。 0x0524 ADC0OF1 2 R/W 0x0000, 特定器件， 主ADC失调校准设置。 工厂编程 0x0528 ADC1OF1 2 R/W 0x0000；特定器件， 辅助ADC 失调寄存器。 工厂编程 0x052C ADC0GN1 2 R/W 0x5555 主ADC失调寄存器。 0x0530 ADC1GN1 2 R/W 0x5555 辅助ADC 失调寄存器。见表42中对ADC操作模式配置位VA (ADCLPMCFG[1:0])的说明。 0x0534 ADC0RCR 2 R/W 0x0001 主ADC结果计数器/ 重载入寄存器。 0x0538 ADC0RCV 2 R 0x0000 主ADC结果计数器寄 存器。 0x053C ADC0TH 2 R/W 0x0000 主ADC 16位比较器阈值寄存器。 0x0540 ADC0THC 2 R/W 0x0001 主ADC 16位比较器阈值计数器限值。 0x0544 ADC0THV 2 R 0x0000 ADC0 8位阈值超过计数器寄存器 0x0548 ADC0ACC 4 R 0x00000000 主ADC累加器。 0x054C ADC0ATH 4 R/W 0x00000000 主ADC 32位比较器阈值寄存器。 0x0570 IEXCON 1 R/W 0x00 激励电流源控制寄存器。 1 被内核更新为特定器件校准值。 表22. DAC控制基地址 = 0xFFFF0600 地址 名称 字节数 访问类 型 默认值 描述 0x0600 DAC0CON 2 R/W 0x0200 DAC控 制寄存器。 0x0604 DAC0DAT 4 R/W 0x00000000 DAC输出数据寄存器。 表23. UA RT基地址 = 0xFFFF0700 地址 名称 字节数 访问类 型 默认值 描述 0x0700 COMTX 1 W N/A UART发送寄存器。 0x0700 COMRX 1 R 0x00 UART接 收寄存器。 0x0700 COMDIV0 1 R/W 0x00 UART标准波特率发生器除数0。 0x0704 COMIEN0 1 R/W 0x00 UART中断使能寄存器 0。 0x0704 COMDIV1 1 R/W 0x00 UART标准波特率发生器除数1。 0x0708 COMIID0 1 R 0x01 UART中断标识0。 0x070C COMCON0 1 R/W 0x00 UART控制寄存器0。 0x0710 COMCON1 1 R/W 0x00 UART控制寄存器1。 0x0714 COMSTA0 1 R 0x60 UART状态寄存器0。 0x0718 COMSTA1 1 R 0x00 UART状态寄存器1。 0X072C COMDIV2 2 R/W 0x0000 UART小数分频器寄存器。 Rev. E | Page 31 of 108

ADuC7060/ADuC706 1 表24. I2C基地址 = 0xFFFF0900 地址 名称 字节数 访问类 型 默认值 描述 0x0900 I2CMCON 2 R/W 0x0000 I2C主机控制寄存器。 0x0904 I2CMSTA 2 R 0x0000 I2C主 机状态寄存器。 0x0908 I2CMRX 1 R 0x00 I2C主 机接收寄存器。 0x090C I2CMTX 1 W 0x00 I2C主 机发送 寄存器。 0x0910 I2CMCNT0 2 R/W 0x0000 I2C主 机读计 数寄 存器。在从从机设备中读取数据之前，须向该 寄存 器写入需要读取的字节数。 0x0914 I2CMCNT1 1 R 0x00 I2C主机当前 读取计数寄存器。该寄存器用于记录已从从机设备中 接收的字节的个数。 0x0918 I2CADR0 1 R/W 0x00 地址字节寄存器。在与从机进行通信前，向该 寄存器内写入目标 从机地址。 0x091C I2CADR1 1 R/W 0x00 地址字节寄存器。在与从机进行通信前，向该 寄存器内写入目标 从机地址。只可用于10位模式。 0x0924 I2CDIV 2 R/W 0x1F1F I2C时钟控制寄存器。用于设置SCLK频率。 0x0928 I2CSCON 2 R/W 0x0000 I2C从机控制寄存器。 0x092C I2CSSTA 2 R/W 0x0000 I2C从机状态寄存器。 0x0930 I2CSRX 1 R 0x00 I2C从机接收寄存器。 0x0934 I2CSTX 1 W 0x00 I2C从机发送寄存器。 0x0938 I2CALT 1 R/W 0x00 I2C硬件广播识别寄存器。 0x093C I2CID0 1 R/W 0x00 I2C从机识别号0寄存器。从机总线识别号寄存器。 0x0940 I2CID1 1 R/W 0x00 I2C从机识别号1寄存器。从机总线识别号寄存器。 0x0944 I2CID2 1 R/W 0x00 I2C从机识别号2寄存器。从机总线识别号寄存器。 0x0948 I2CID3 1 R/W 0x00 I2C从机识别号3寄存器。从机总线识别号寄存器。 0x094C I2CFSTA 2 R/W 0x0000 I2C FIFO状态寄存器。可应用于主机模式和从机模式。 表25. SPI 基地址 = 0xFFFF0A00 地址 名称 字节数 访问类 型 默认值 描述 0x0A00 SPISTA 4 R 0x00000000 SPI状态寄存器。 0x0A04 SPIRX 1 R 0x00 SPI接收寄存器。 0x0A08 SPITX 1 W 0x00 SPI发送寄存器。 0x0A0C SPIDIV 1 W 0x1B SPI波特率选择寄存器。 0x0A10 SPICON 2 R/W 0x0000 SPI控制寄存器。 表26. GPIO基地址 = 0xFFFF0D00 地址 名称 字节数 访问类 型 默认值 描述 0x0D00 GP0CON0 4 R/W 0x00000000 通用输入输 出端口0控制寄存器。 0x0D04 GP1CON 4 R/W 0x00000000 通用输入输 出端口1控制寄存器。 0x0D08 GP2CON 4 R/W 0x00000000 通用输入输 出端口2控制寄存器。 0x0D20 GP0DAT 4 R/W 0x000000XX 通用输入输 出端口0数据控制寄 存器。 0x0D24 GP0SET 4 W 0x000000XX 通用输入输 出端口0数据设置寄存器。 0x0D28 GP0CLR 4 W 0x000000XX 通用输入输 出端口0数据清除寄存器。 0x0D2C GP0PAR 4 R/W 0x00000000 通用输入输 出端口0上拉禁用寄存 器。 0x0D30 GP1DAT 4 R/W 0x000000XX 通用输入输 出端口1数据控制寄 存器。 0x0D34 GP1SET 4 W 0x000000XX 通用输入输 出端口1数据设置寄存器。 0x0D38 GP1CLR 4 W 0x000000XX 通用输入输 出端口1数据清除寄存器。 0x0D3C GP1PAR 4 R/W 0x00000000 通用输入输 出端口1上拉禁用寄存 器。 0x0D40 GP2DAT 4 R/W 0x000000XX 通用输入输 出端口2数据控制寄 存器。 0x0D44 GP2SET 4 W 0x000000XX 通用输入输 出端口2数据设置寄存器。 0x0D48 GP2CLR 4 W 0x000000XX 通用输入输 出端口2数据清除寄存器。 0x0D4C GP2PAR 4 R/W 0x00000000 通用输入输 出端口2上拉禁用寄存 器。 Rev. E | Page 32 of 108

ADuC7060/ADuC7061 表27. Flash/EE基地址 = 0xFFFF0E00 地址 名称 字节数 访问类 型 默认值 描述 0x0E00 FEESTA 2 R 0x20 Flash/EE状态寄存器。 0x0E04 FEEMOD 2 R/W 0x0000 Flash/EE控制寄存 器。 0x0E08 FEECON 1 R/W 0x07 Flash/EE控制寄存器。 0x0E0C FEEDAT 2 R/W 0xXXXX Flash/EE数据寄存器。 0x0E10 FEEADR 2 R/W 0x0000 Flash/EE地址寄存器。 0x0E18 FEESIG 3 R 0xFFFFFF Flash/EE LFSR 寄存器 。 0x0E1C FEEPRO 4 R/W 0x00000000 Flash/EE保护寄存器。 0x0E20 FEEHID 4 R/W 0xFFFFFFFF Flash/EE保护寄存器。 表28. PWM基地址 = 0xFFFF0F80 地址 名称 字节数 访问类 型 默认值 描述 0x0F80 PWMCON 2 R/W 0x0012 PWM控 制寄存器。详细的说明请参见“脉宽调制器”部分。 0x0F84 PWM0COM0 2 R/W 0x0000 用于比较PWM输出0和PWM输出1的比较寄存器0。 0x0F88 PWM0COM1 2 R/W 0x0000 用于比较 PWM输出0和PWM输出1的比较寄存器1。 0x0F8C PWM0COM2 2 R/W 0x0000 用于比较PWM输出0 和PWM输出1的比较寄存器2。 0x0F90 PWM0LEN 2 R/W 0x0000 用于PWM输出0和PWM输出1的频率控制 0x0F94 PWM1COM0 2 R/W 0x0000 用于比较PWM输出2和PWM输出3的比较寄存器0。 0x0F98 PWM1COM1 2 R/W 0x0000 用于比较PWM输出2和PWM输出3的比较寄存器1。 0x0F9C PWM1COM2 2 R/W 0x0000 用于比较PWM输出2 和PWM输出3的比较寄存器2。 0x0FA0 PWM1LEN 2 R/W 0x0000 用于PWM输出2和PWM输出3的频率控制 0x0FA4 PWM2COM0 2 R/W 0x0000 用于比较PWM输出4和PWM输出5的比较寄存器0。 0x0FA8 PWM2COM1 2 R/W 0x0000 用于比较PWM输出4和PWM输出5的 比较寄存器1。 0x0FAC PWM2COM2 2 R/W 0x0000 用于比较PWM输出4 和PWM输出5的 比较寄存器2。 0x0FB0 PWM2LEN 2 R/W 0x0000 用于PWM输出4和PWM输出5的频率控制。 0x0FB8 PWMCLRI 2 W 0x0000 PWM中断清除寄存器。 向其中写入任意值就可以清除PWM中断源。 Rev. E | Page 33 of 108

ADuC7060/ADuC706 1 复位 RSTCLR寄存器 有四种复位形式：外部复位、上电复位、看门狗复位及软 名称： RSTCLR 件复位。RSTSTA寄存器指示产生上一次复位的复位源； 地址： 0xFFFF0234 可通过用户代码对该寄存器进行写操作，以启动软件复位 访问类型： 只写 事件。 功能： 此8位只写寄存器可将RSTSTA的对应位清零。 此寄存器的清零，可通过对位于0xFFFF0234地址处的 RSTCLR 寄存器进行写操作来完成。RSTCLR的位分配镜像 RSTSTA的位分配。这两种寄存器用于在复位异常服务例 表29. RST STA/RSTCLR 寄存器位功能描述 行程序运行期间识别复位源。四种复位事件的含义如表30 位 描述 所示。 7:4 未使用。全 部不用，始终读取0。 外部复位。 RSTSTA寄存器 3 发生外部 复位时，该位自动置1。 名称： RSTSTA 通过设置RS TCLR寄存器内的相应位，可将该位清0。 地址： 0xFFFF0230 软件复位。 2 可通过用户代码将该位置1，以产生软件复位。 默认值： 因复位类型而异 通过设置RS TCLR寄存器内的相应位,可将该位清0。1 访问类型： 读、写 看门狗超时。 功能： 此8位寄存器指示上一次复位事件的复位 1 发生看门狗超时时，该位自动置1。 源；可由用户代码对该寄存器进行写操 通过设置 RSTCLR寄存器内的相应位，可将该位清0。 作，以启动软件复位。 上电复位。 0 发生上电复位时，该位自动置位。 通过设置RSTCLR寄存器内的相应位，可将该位清0。 1如果RSTSTA的软件复位位已设，任何不将此位清0的RSTCLR写入操作都会 产生软件复位。 表30. 器件复位含义 将外部引脚复位到 复位所有外部寄存器 复位看门狗 RSTSTA状态 复位 默认状态 内核执行 (不包括RSTSTA) 复位外 设 定时器 RAM有 效 (复位事件后) POR 是 是 是 是 是 是/否 RSTSTA[0] = 1 看门狗 是 是 是 是 否 是 RSTSTA[1] = 1 软件 是 是 是 是 否 是 RSTSTA[2] = 1 外部引脚 是 是 是 是 否 是 RSTSTA[3] = 1 Rev. E | Page 34 of 108

ADuC7060/ADuC7061 振荡器、锁相环和电源控制 时钟系统 为了避免晶振失振，应该使用看门狗定时器。在初始化期 ADuC7060/ADuC7061系列产品内部集成了一个32.768 kHz 间，通常应对RSTSTA进行测试，以判断是否有来自看门 振荡器(误差在±3%范围内)、一个时钟分频器和一个锁相 狗定时器的复位信号。 环(PLL)。PLL将内部振荡器或一个外部32.768 KHz晶振的倍 外部时钟选择 数频率锁定，为系统提供一个稳定的10.24 MHz时钟 如果需要使用外部时钟，必须将P2.0配置为模式0。外部时 (UCLK)。为了省电，内核可以工作在这个频率下，或这个 钟频率最高可达20.48 MHz，容差为1%。外部时钟在器件 频率的1/2 n。内核的实际工作频率UCLK/2 CD，称为 内部被2分频。 HCLK。默认的内核时钟分频为8 分频(CD=3)，或 源代码示例 1.28 MHz。 T1LD = 0x80; WATCHDOG INT. 32kHz CRYSTAL XCLKO TIMER OSCILLATOR* OSCILLATOR XCLKI T1CON = 0xC0; WAKE-UP OCLK IRQEN |= 0x10; // Enable Timer1 interrupt TIMER PLLKEY1 = 0xAA; // Switch to external clock PLLCON = 0x4; 32.768kHz PLL 10.24MHz P2.0/EXTCLK PLLKEY2 = 0x55; POWKEY1 = 0x1; // Enter NAP mode I2C UCLK PERAINPAHLEORGALS POWCON0 = 0x73; POWKEY2 = 0xF4; CD /2CD 时钟源的选择是由PLLCON寄存器控制的。默认情况下， CORE HCLK *32.768kHz±3% 07079-008 选用内部振荡器作为PLL的输入。 图13.时钟系统 电源控制系统 外部晶振选择 通过写POWCON0寄存器，可以改变内核时钟频率。这是 在用外部晶振时，用户必须遵循如下程序： 一个重要的保护寄存器；因此，在设置POWCON0寄存器 1. 使能Timer1中断，并将其超时周期设置为大于120 μs。 之前和之后都必须立即对寄存器POWKEY1和POWKEY2进 2. 根据PLLCON寄存器的写时序要求，将OSEL位设置为 行写操作。下面将举例说明如何将内核时钟频率设置为 [10]且清除EXTCLK位。 10.24 MHz： 3. 按照POWCON寄存器的正确写时序，强制器件进入浅 POWKEY1 = 0x1; 休眠模式。 POWCON0 = 0x78; //Set core to max CPU 4. 当器件从浅休眠模式被定时器1中断源唤醒后，时钟源 //speed of 10.24 MHz 已经切换到外部晶振了。 POWKEY2 = 0xF4; 源代码示例 ADuC7060/ADuC7061提供了多种工作模式。表33描述了 各个模式下上电的器件及上电时间。 T1LD = 0x80; // 32,768 clock ticks 表34给出了在不同时钟分频位决定的各模式的总的电流(模 T1CON = 0xC0; // Periodic mode, enable 拟电源电流+数字电源电流)消耗值。ADC处于关闭状态。 // timer, 32,768 Hz clock/1 注意：这些测量值包括调节器和测试板上其他器件消耗的 IRQEN |= 0x10; // Enable Timer1 interrupt 电流。 // source PLLKEY1 = 0xAA; // Switch to external crystal PLLCON = 0x2; PLLKEY2 = 0x55; POWKEY1 = 0x1; // Enter nap mode POWCON0 = 0x73; POWKEY2 = 0xF4; Rev. E | Page 35 of 108

ADuC7060/ADuC706 1 通过对POWCON1进行写操作，可以关断UART、PWM或 电源和时钟控制寄存器 I2C/SPI模块，从而降低器件在活动状态下的功耗。如需访 POWCON1寄存器 问POWCON1，必须在访问前首先通过指令将POWKEY3 名称： POWKEY1 设为0x76，在访问POWCON1后，应立即通过指令将 地址： 0xFFFF0404 POWKEY4设为0xB1。 默认值： 0xXXXX 例如，运行下列代码，可使能SPI/I2C模块，但也会关断 访问类型： 写 PWM和UART模块。 功能： 如需向POWCON0写入数据，必须首先向 该寄存器内写入0x01。 POWKEY3 =0x76; POWCON0寄存器 POWCON1 =0x4; //0x100 PWM; 0x20 Uart; 0x4 SPI/I2C 名称： POWCON0 POWKEY4 =0xB1; 地址： 0xFFFF0408 默认值： 0x7B 访问类型： 读、写 功能： 该寄存器可控制用于控制CPU时钟(HCLK) 的时钟分频位。 表31. POWCON0 寄存器位功能描述 位 名称 描述 7 保留 该位的值必须始终为0 6 XPD XTAL关断。 用户清0，关断外部晶体电路。 用户置1，使能外部晶体电路。 5 PLLPD PLL关断。如果定时器外设由PLL输出时钟驱动，则关断。如果由有效时钟源驱动，则保持正常功耗模式。 该位清0，关断PLL。当启用内核或外设 后，不允许关断PLL；位3、位4、位5必须同时被清零。 默认置1，且在产生唤醒事件时由硬件置1。 4 PPD 外设关断。该位可以关断的外设有： SRAM、Flash/EE存储器、GPIO接口、SPI/I2C和UART串行端口。 清0，关断外设。启用内核后，不允许关断外设；位3、位4必须同时被清零。 默认置1和/或当产生唤醒事件时 ，由硬件置1。唤醒定时器(Timer1)可继续保持活动状态。 3 COREPD 内核关断。通过用户代码将MCU关断时，在将关断命令写入POWCON0后插入一个假MCU周期。 清0，关断ARM内核。 默认置1，且当产生唤醒事件时，由硬件置1。 2:0 CD[2:0] 内核时钟取决于CD的设置。 [000] = 10.24 MHz [001] = 5.12 MHz [010] = 2.56 MHz [011] = 1.28 MHz [默认值] [100] = 640 kHz [101] = 320 kHz [110] = 160 kHz [111] = 80 kHz Rev. E | Page 36 of 108

ADuC7060/ADuC7061 POWKEY2寄存器 POWCON1寄存器 名称： POWKEY2 名称： POWKEY1 地址： 0xFFFF040C 地址： 0xFFFF0438 默认值： 0xXXXX 默认值： 0x124 访问类型： 写 访问类型： 读/写 功能： 如需向POWCON0寄存器写 功能： 此 寄 存 器 控 制PWM、 入数据，必须首先通过指 UART和I2C/SPI模块的时钟 令向该寄存器内写入0xF4。 信号。 禁用这些模块的时钟可降 低功耗。 POWKEY3寄存器 POWKEY4寄存器 名称： POWKEY3 名称： POWKEY4 地址： 0xFFFF0434 地址： 0xFFFF043C 默认值： 0xXXXX 默认值： 0xXXXX 访问类型： 写 访问类型： 写 功能： 如需向POWCON1寄存器写 功能： 如需向POWCON1寄存器写 入数据，必须首先通过指 入数据，必须首先通过指令 令向该寄存器内写入0x76。 向该寄存器内写入0xB1。 表32. POWCON1 寄存器位功能描述 位 名称 描述 15:9 保留 该位的值必须始终为0。 8 PWMOFF PWM关断位。 用户置1，可启用PWM模块。该位默认置1。 用户清0，可关断PWM模块。 7:6 保留 保留位。始终将这些位清0。 5 UARTOFF UART关断位。 用户置1，可启用UART模块。该位默认置1。 用户清0，可关断UART模块。 4:3 保留 保留位。始终将这些位清0。 2 I2CSPIOFF I2C/SPI关断位。 用户置1，可启用I2C/SPI模块。该位默认置1。 用户清0，可关断I2C/SPI模块。 1:0 保留 保留位。始终将这些位清0。 表33. ADuC7060/ADuC7061省电 模式 POWCON0[6:3] 模式 内核 外设 PLL XTAL/T1/T2 IRQ0至IRQ3 启动/上电时间 1111 活动(A ctive) 是 是 是 是 是 130 ms(CD = 0) 1110 暂停 (P ause ) 是 是 是 是 4.8 μs(CD = 0)；660 μs(CD = 7) 1100 浅休 眠(NA P) 是 是 是 4.8 μs(CD = 0)；660 μs(CD = 7) 1000 睡眠(S leep ) 是 是 66 μs(CD = 0)；900 μs(CD = 7) 0000 停止 (Stop) 是 66 μs(CD = 0)；900 μs(CD = 7) Rev. E | Page 37 of 108

ADuC7060/ADuC706 1 表34. 25℃时的典型功耗值1(单位：mA) POWCON0[6:3] 模式 CD = 0 CD = 1 CD = 2 CD = 3 CD = 4 CD = 5 CD = 6 CD = 7 1111 活动(Active)2 5.22 4.04 2.69 2.01 1.67 1.51 1.42 1.38 1110 暂停(Pa use)3 2.6 1.95 1.6 1.49 1.4 1.33 1.31 1.3 1100 浅休眠 (NAP)3 1.33 1.29 1.29 1.29 1.29 1.29 1.29 1.29 1000 睡眠(S leep)3 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0.085 0000 停止( Stop)3 0.055 0.055 0.055 0.055 0.055 0.055 0.055 0.055 1 表34中列出的数值均为当两个ADC处于关闭状态下时的数值。 2 在活动模式下，GP0PAR位7=1。 3 表中列出的对应于暂停、浅休眠、睡眠和停止模式下的各个值均是在NTRST引脚为低电平时测量所得。为将在各种模式下由nTRST引起的IDD最小化，需将GP0PAR寄存器 位7置1。这样，可以禁用nTRST引脚的内部下拉电阻，而且意味着nTRST引脚与外部上拉电阻之间没有接地通路。GP0PAR寄存器位7的默认值为0；因此，利用用户代码 将该位置为1不会影响BM操作。 名称： PLLKEY1 表35. PLLCON 寄存器位功能描述 位 名称 描述 地址： 0xFFFF0410 7:3 保留 这些位总是清0。 默认值： 0xXXXX 2 EXTCLK 通过将该位置为1，可从P2.0选择外部时钟输入。 访问类型： 写 通过将该位清 0，可禁用外部时钟。 功能： 如需向PLLCON写入数据，必须首先向该 1:0 OSEL 振荡器选择位。 [00] = 内部32,768 Hz振荡器 寄存器内写入0xAA。 [01] = 内部32,768 Hz振荡器 名称： PLLCON [10] = 外部晶振 [11] = 内部32,768 Hz振荡器 地址： 0xFFFF0414 默认值： 0x00 名 称： PLLKEY2 访问类型： 读、写 地址： 0xFFFF0418 功能： 该寄存器为PLL选择时钟输入。 默认值： 0xXXXX 访问类型： 写 功能： 在PLLCON写入数据后，必须立即 向该寄存器内写入0x55。 Rev. E | Page 38 of 108

ADuC7060/ADuC7061 ADC电路信息 AVDD VREF+ VREF– DAC0 INTERNAL BUF IEXC0 REFERENCE DAC CONVERSION AVDD COUNTER IEXC1 50µA O/C DETECT AUX_REFP ADC0 AUX_REFM OVERRANGE ADC1 0.5Hz TO 8kHz Σ-∆ PROGRAMMABLE MODULATOR FILTER PGA CHOP INTERFACE MUX 0.2mA TO 1mA AND CONTROL TO ARM 0.2Hz TO 8kHz BUF MODUΣ-L∆ATOR PROGFRILATMEMRABLE ADC2 ADC3 ADC4 ADC5 ADC6 ADC7 INTEGRATOR COMPARATORS ACCUMULATOR ADC8 ADC9 CHOP GND_SW MUX 50Ω AGND TEMPERATURE SENSOR 07079-009 图14. 模拟模块框图 ADuC7060/ADuC7061集成有两个独立的多通道Σ-Δ ADC。 例如那些在压力传感器、温度传感器、电子秤或者应变计 主ADC是一个24位4通道ADC。辅助ADC是一个24位Σ-Δ 应用中产生的信号。 ADC，最高可支持7个单端输入通道。 ADuC7060/ADuC7061系列产品的辅助ADC可配置成四个 主ADC输入级有一个多路复用器和一个可编程增益放大 全差分输入通道或者七个单端输入通道。 器。位于主通道上的多路复用器可配置成两个全差分输入 由于具有内部缓冲器，内部通道可以直接转换从传感器传 通道或者四个单端输入通道。 来的信号，而无需外接信号调理模块。 辅助ADC输入级内置了一个缓冲器。这两个ADC都具备数 字滤波功能，可以在相当宽的动态范围内测量低频信号， Rev. E | Page 39 of 108

ADuC7060/ADuC706 1 表36. 主ADC-在正常模式下的典型输出均方根噪声(单位：μV)1 可选输入范围 ADC 数据 (PGA设置) 寄存器 更新 ±1.2 V ±600 mV ±300 mV ±150 mV ±75 mV ±37.5 mV ±18.75 mV ±9.375 mV ±4.68 mV ±2.34 mV 状态 速率 (PGA = 1) (PGA = 2) (PGA = 4) (PGA = 8) (PGA = 16) (PGA = 32) (PGA = 64) (PGA = 128) (PGA = 256) (PGA = 512) 斩波开启 4 Hz 0.62 V 0.648 V 0.175 V 0.109 V 0.077 V 0.041 V 0.032 V 0.0338 V 0.032 V 0.033 V 斩波关闭 50 Hz 1.97 V 1.89 V 0.570 V 0.38 V 0.27 V 0.147 V 0.123 V 0.12 V 0.098 V 0.098 V 斩波关闭 1 kHz 8.54 V 8.4 V 2.55 V 1.17 V 0.658 V 0.53 V 0.55 V 0.56 V 0.52 V 斩波关闭 8 kHz 54.97 0.915 V 1 输入电压范围以共模电压为中心，应符合“电气规格”部分规定的输入电压范围。 表37. 主ADC-在正常状态下典型输出均方根有效位数(括号内为峰峰位) ADC 数据 输入电压噪声(单位：mV) 寄存器 更新 ±1.2 V ±600 mV ±300 mV ±150 mV ±75 mV ±37.5 mV ±18.75 mV ±9.375 mV ±4.68 mV ±2.34 mV 状态 速率 (PGA = 1) (PGA = 2) (PGA = 4) (PGA = 8) (PGA = 16) (PGA = 32) (PGA = 64) (PGA = 128) (PGA = 256) (PGA = 512) 斩波开启 4 Hz 21.9 20.8 21.7 21.4 20.9 20.8 20.2 19.1 18.2 17.1 (19.1 p-p) (18.1 p-p) (19.0 p-p) (18.7 p-p) (18.2 p-p) (18.1 p-p) (17.4 p-p) (16.4 p-p) (15.4 p-p) (14.4 p-p) 斩波关闭 50 Hz 20.2 19.3 20.0 19.6 19.1 19.0 18.2 17.3 16.6 15.5 (17.5 p-p) (16.6 p-p) (17.3 p-p) (16.9 p-p) (16.4 p-p) (16.2 p-p) (15.5 p-p) (14.6 p-p) (13.8 p-p) (12.8 p-p) 斩波关闭 1 kHz 18.1 17.1 17.8 17.5 17.0 16.8 16.1 15.1 14.0 13.1 (15.3 p-p) (14.4 p-p) (15.1 p-p) (14.8 p-p) (14.2 p-p) (14.1 p-p) (13.4 p-p) (12.3 p-p) (11.3 p-p) (10.4 p-p) 斩波关闭 8 kHz 15.4 14.4 15.4 15.2 15.0 14.9 14.4 13.4 13.3 12.3 (12.7 p-p) (11.7 p-p) (12.6 p-p) (12.5 p-p) (12.3 p-p) (12.2 p-p) (11.7 p-p) (10.7 p-p) (10.6 p-p) (9.6 p-p) 表38. 辅助ADC-典型输出均方根噪声 同样，通过将ADC1CON寄存器的HIGHEXTREF1置位，也 可以为ADC1提供一个大于1.35 V的外部基准电压源。 ADC寄存器 数据更新速率 均方根值 斩波开启 4 Hz 0.633 V 诊断电流源 斩波开启 10 Hz 0.810 V 为能够检测到与外部传感器的连接是否成功，ADuC7060/ 斩波关闭 1 kHz 7.4 V 斩波关闭 8 kHz 54.18 V ADuC7061在主ADC和辅助ADC选中的模拟输入通道内集成 了一个50 μA的恒流源。 基准电压源 主ADC和辅助ADC均可选择使用内部基准电压或者两个外 ADC0CON寄存器的ADC0DIAG[1:0]位用于控制主ADC模 部差分基准电压源之一。第一个外部基准电压源施加于 拟输入端的诊断电流源。 VREF+/VREF−引脚。第二个外部基准电压源施加于 同样，ADC1CON寄存器的ADC1DIAG[1:0]位用于控制辅 ADC4/EXT_REF2IN+和ADC5/EXT_REF2IN−引脚。在默认 助ADC模拟输入的诊断电流源。 状态下，ADC使用内部1.2 V基准电压源。 如需了解为主ADC设置外部基准电压源的详细说明，请参 阅对ADC0CON(ADC0控制寄存器的ADC0REF[1:0]位)的 说明。 A B ADC0 (+) AVDD R1 VIN = 如需了解为辅助ADC设置外部基准电压源的详细说明，请 AADDCC01, 参阅对ADC1CON(ADC1控制寄存器的ADC1REF[2:0]位)的 A B ADC1 (–) R2 说明。 07079-010 通过将ADC0CON寄存器的HIGHEXTREF0置位，可以为 图15. 采用诊断电流源的电路示例 ADC0提供一个大于1.35 V的外部基准电压源。 Rev. E | Page 40 of 108

ADuC7060/ADuC7061 表39. 采用诊断电流 源的示例情形 诊断测试 寄存器设置 描述 正常结果 错误结果 检测到的 测量故障 ADC0DIAG[1:0] = 0 ADC0/ADC1转换为正常模式， ADC0/ADC1的预期 短路。 无论PGA如何设置， 且禁用诊断电流。 差分结果。 主ADC读 ≈ 0 V。 ADC0DIAG[1:0] = 1 通过将ADC0DIAG[1:0]置为1， 主ADC电压变化为 在ADC0和ADC1 无论PGA如何设置， 可以启动ADC0上的50 μA 诊断电流源。ΔV = +50 μA × R1。 之间形成短路在 主ADC读 ≈ 0 V。 转换ADC0和ADC1。 例如，对于R1 = 2 kΩ， R1_a 和R1_b 约为100 mV 之间形成短路。 在单端模式下转换ADC0 ADC0上的期望电压值 ADC0开路或 无论PGA如何设置， (诊断电流已被禁用)。 R1开路。 主ADC读 ≈ 0 V。 ADC0DIAG[1:0] = 3 通过将ADC0DIAG[1:0]置为3， 主ADC的电压变化量为 R1与R2不匹配。 主ADC读 > 10 mV。 可以启动ADC0和ADC1上的50 μA ΔV = 50 μA × (R1 − R2)， 诊断电流源。转换ADC0和ADC1。 即，约10 mV(容差：10%)。 S INC3滤波器 这些电流源可以用来激励外部阻性电桥或RTD传感器。 通过向ADCFLT寄存器的[6:0]位写入数值，可以设置sinc3 IEXCON 寄存器可控制激励电流源。 IEXCON寄存器的位6 滤 波器的抽取系数。表46和表47中对抽取系数值进行了详 必须置1，才可启用激励电流源0。同样，将IEXCON寄存 细的说明。 器的位7置必须1，才可启用激励电流源1。该寄存器的 IOUT[3:0]位用于控制每个电流源的输出电流。 sinc3滤波器(SF)字的工作范围取决于斩波功能是否已启 用。如果斩波功能被禁用，当ADC的频率在50 Hz到8 kHz 此外，还可以通过设置IEXCON的 IEXC0_DIR和 范围内时，SF字的最小值为0，最大值为127。 IEXC1_DIR位，控制激励电流源向单个输出引脚(IEXC0或 IEXC1)输出电流。这样，从单个激励引脚输出的电流的最 有关如何基于ADCFLT寄存器SF[6:0]位的值计算ADC采样 大值可达2 mA。 频率，见表46。更改转换速度时，重新启动之前应将ADC 置于空闲模式。 ADC低功耗模式 ADuC7060/ADuC7061系列产品中的主ADC和辅助ADC均 ADC斩波 可在低功耗模式下工作。进入该模式，可减少ADC的吞吐 ADuC7060/ADuC7061内的ADC重复翻转其输入时，ADC 时间，与正常模式相比，主ADC的功耗降低四分之一，辅 可执行斩波操作。因此，从sinc3滤波器输出的抽取数字输 助ADC的功耗降低约三分之一。在该模式下，最大的 出值会有与之相对应的正向、反向偏移量。ADC输出的这 ADC转换速率为2 kHz。ADCMDE 个结果包括一个最终的加法级，它可以将滤波器的当前输 出值与前一个输出值进行求和及求平均值操作。之后，这 寄存器用于控制ADC的工作模式。通过对该寄存器进行设 个值将发送到ADC数据寄存器中。斩波可产生极好的直流 置，可以让器件在正常模式(默认)、低功耗模式或者超低 功耗模式下工作。超低功耗模式与低功耗模式的区别在 偏移和偏移漂移性能，且非常适合于需要减少漂移和抑制 噪声的应用场合。 于，在超低功耗模式状态下，PGA被禁用。按以下步骤操 作，可让ADC进入低功耗模式： 可编程增益放大器 • ADCMDE[4:3]--置1，ADC进入正常模式、低功耗模式 主ADC集成了一个片内可编程增益放大器(PGA)。PGA可 或者超低功耗模式。 设置为1至512范围内的10个不同数值。通过ADC0CON 寄 • ADCMDE[5]—置1，让器件进入低功耗模式。 存器的ADC0PGA[3:0]位，可控制增益。 • ADCMDE[7]-该位清0，可降低ADC时钟频率，从而降 激励源 低器件的功耗。 ADuC7060/ADuC7061系列产品有两个配套的软件可编程 电流源。这些激励电流来自AVDD。可对它们进行单独的 配置，以产生不同大小的电流(200 μA～1 mA)。电流变化 的步长为200 μA。 Rev. E | Page 41 of 108

ADuC7060/ADuC706 1 ADC比较器和累加器 ADC 寄存器接口 由主ADC产生的每个转换结果都可以和ADCCFG[4:3]的预 ADC由一系列寄存器来控制和配置。各寄存器的详细描述 设阈值(ADC0TH)进行比较。如转换结果的绝对值(符号无 见下文中的说明。 关)大于预设比较器阈值，就会产生MCU中断。作为比较 为了响应ADC中断，用户代码将会查询ADCSTA以确定中 器的扩展功能，可以利用用户代码配置一个阈值计数器 断源。通过设置ADCMSKI 寄存器，可单独屏蔽各个ADC (ADC0THV)，以监控主ADC转换结果高于或低于预设阈 中断源。关于ADCMSKI 寄存器的说明，见表41。 值的次数。另外，当阈值计数器的值达到预设值 主ADC的所有结果就绪位在ADC0DAT 寄存器读取后即被 (ADC0RCR)后，将产生ADC中断。 清0。如果主通道ADC处于禁用状态，那么所有ADC结果 最后，还可通过控制ADCCFG[6:5]位来设置集成的32位累 就绪位将在读取ADC1DAT 寄存器后被清0。为了确保主 加器(ADC0ACC)，从而允许主ADC将多个采样结果相加 ADC和辅助ADC的输出数据是同步的，用户代码应先读取 或相减。用户代码可直接读取累加值(ADC0ACC)，而不需 ADC1DAT 寄存器，再读取ADC0DAT 寄存器。只有先将 要任何进一步的软件处理。 对应的ADC结果就绪位清0，才能将新的ADC转换结果写 温度传感器 入到ADCxDAT 寄存器中。这条规则的唯一例外情况是， ADuC7060/ADuC7061系列产品提供从片内带隙基准电压 数据转换结果正好在ARM内核断电时更新。在此模式下， 输出并与绝对温度成比例的电压。该电压还可以通过辅助 即使没有将就绪位清0，ADCxDAT寄存器仍保存最近一次 ADC前端多路复用器有效地连接到ADC，构成一个附加的 的ADC转换结果。 ADC输入通道，这样就可以很方便地形成一个内部温度传 ADC状态寄存器 感器通道，用于测量芯片温度。 名称： ADCSTA 内部温度传感器的设计初衷不是作为绝对环境温度计算 地址： 0xFFFF0500 器。它用来作为ADuC7060/ADuC7061裸片温度的近似指 默认值： 0x0000 示器。 访问类型： 只读 功能： 该只读寄存器用于保存与ADuC7060 典型温度系数为0.28 mV/°C。 ADuC7061 ADC工作模式或电流状 140 态相关的一般状态信息。 120 100 V) m T ( 80 U P T U O 60 C D A 40 20 0 –60 –40 –20 0 TE2M0PERA40TURE60(°C) 80 100 120 140 07079-034 图16. ADC输出与温度的关系 Rev. E | Page 42 of 108

ADuC7060/ADuC7061 表40 ADCSTA 寄存器位功能描述 位 名称 描述 15 ADCCALSTA ADC校准状态。 硬件自动将该位置1，表示一个ADC校准周期已完成。 对ADCMDE进行写操作后，该位被清零。 14 未使用。 该位保留供未来使用。 13 ADC1CERR 辅助ADC转换错误。 硬件自动将该位置1，表示辅助ADC转换超量程或欠量程。此时将转换结果箝位至负满量程(欠量程错误)或正满 量程(超量程错误)。向ADC1DAT寄存器写入一个有效的(量程范围内的)电压转换结果后，该位被清0。 12 ADC0CERR 主ADC转换错误。 硬件自动将该位置1，表示主ADC转换超量程或欠量程。此时将转换结果箝位至负满量程(欠量程错误)或正满量 程(超量程错误)。 向ADC0DAT寄存器写入一个有效的(量程范围内的)转换结果后，该位被清0。 11:7 未使用。这些位 保留供未来其他功能使用，不必由用户代码监控。 6 ADC0ATHEX ADC0累加器比较器阈值超出。 当保存在ADC0ACC中的ADC0累加器的值超出ADC0比较器阈值寄存器ADC0ATH中的阈值(通过编程设定此值) 时，该位置1。 当ADC0ACC寄存器的值未超过ADC0ATH中的值时，该位清0。 5 未使用。该位保留供未来其他功能使用，不必由用户代码监控。 4 ADC0THEX 主通道ADC比较器阈值。该位仅在当主通道ADC比较器由ADCCFG 寄存器使能的条件下有效。 在主ADC转换结果绝对值大于ADC0TH 寄存器写入值时，硬件将该位置1。如果使用ADC阈值计数器(ADC0RCR)， 该位仅在指定的主ADC转换次数等于ADC0THV 寄存器值时置1。 否则，该位清0。 3 ADC0OVR 主通道ADC超量程位。利用ADCCFG 寄存器使能超量程检测功能后，如果主ADC输入明显超过量程(约大于 30%)，硬件自动将该位置1。该位每隔125 us更新一次。该位置1后，仅当ADCCFG[2]清0以禁用此功能或通过 ADC0CON 寄存器修改ADC增益时，该位由软件清0。 2 未使用。该位保留 供 未来其他功能使用，不必由用户代码监控 。 1 ADC1RDY 辅助ADC结果就绪位。 当辅助通道ADC使能后，一旦有效转换结果写入ADC1DAT 寄存器，该位即可通过软件置1。每次校准时序结束 时，该位也会被置1。 在分别对ADC1DAT和ADC0DAT进行读操作后，该位清0。无论主ADC是否可用，都必须通过执行读ADC0DAT操 作来清除该位。 0 ADC0RDY 主ADC结果就绪位。 当主通道ADC使能后，一旦有效转换结果写入ADC0DAT 寄存器，该位即可通过软件置1。每次校准时序结束时， 该位也会被置1。 执行读ADC0DAT操作，可清除该位。 Rev. E | Page 43 of 108

ADuC7060/ADuC706 1 ADC中断屏蔽寄存器 名称： ADCMSKI 地址： 0xFFFF0504 默认值： 0x0000 访问类型： 读、写 功能： 该寄存器可单独使能ADC中断源。此寄存器的位位 置与ADCSTA 寄存器的低八位相同。若一位由用户 代码置1，相应中断使能。默认情况下，所有位为 0，表示禁用所有ADC中断源。 表41. ADCMSKI 寄存器位功能描述 位 名称 描述 7 未使用。该位保留供 未来其他功能使用，不必由用户代码监控。 6 ADC0ATHEX_INTEN ADC0累加器比较器阈值超出中断使能位。 当该位的值为1时，若果ADCSTA寄存器的ADC0ATHEX位置1，则使能产生中断。如果该位被 清零，则禁用该中断源。 5 未使用。该位 保留 供 未来其他功能使用，不必由用户代码监控。 4 ADC0THEX_INTEN 主通道ADC比较器阈值超出中断使能位。 当该位的值为1时，如果ADCSTA寄存器的ADC0THEX位置1，则使能产生中断。 如果该位被清零，则禁用该中断源。 3 ADC0OVR_INTEN 当该位的值为1时，如果ADCSTA寄存器的ADC0OVR位置1，则使能产生中断。如果该位被清 零，则禁用该中断源。 2 未使 用。该位保留供未来其他功能使用，不必由用户代码监控 。 1 ADC1RDY_INTEN 辅助ADC结果就绪位。 当该位的值为1时，如果ADCSTA寄存器的ADC1RDY位置1，则使能产生中断。如果该位被清 零，则禁用该中断源。 0 ADC0RDY_INTEN 主ADC结果就绪位。 当该位的值为1时，如果ADCSTA寄存器的ADC0RDY位置1，则使能产生中断。如果该位被清 零，则禁用该中断源。 ADC模式寄存器 名称： ADCMDE 地址： 0xFFFF0508 默认值： 0x03 访问类型： 读、写 功能： ADC模式寄存器是一个8位寄存器，用于配置ADC子系统的工作模式。 表42. AD CMDE 寄存器位功能描述 位 名称 描述 7 ADCCLKSEL 将该位置1，可将ADC时钟频率设置为512 kHz。当ADC处于正常工作模式下，应将该位置1。将该位清0， 可将ADC时钟频率设置为131 kHz。当ADC处于低功耗工作模式下，应将该位清0。 6 未使用。该位保留供 未来其他功能使用，不必由用户代码监控。 5 ADCLPMEN 启用低功耗模式。当ADCMDE[4:3] = 00(ADC处于正常工作模式)时，该位不起作用。 ADC工作在低功耗模式下时，必须将该位置1。 ADC工作在低功耗模式下时，如将该位清0，将导致ADC输出结果不稳定。 Rev. E | Page 44 of 108

ADuC7060/ADuC7061 位 名称 描述 4:3 ADCLPMCFG[1:0] ADC功耗模式配置。 [00] = ADC正常模式。使能后，ADC以正常功耗工作，获得最佳电气性能。 [01] = ADC低功耗模式。 [10] = ADC正常模式，同[00]。 [11] = ADC超低功耗模式(低功耗模式，且关断PGA)。 2:0 ADCMD[2:0] ADC工作模式配置。 [000] = ADC省电模式。所有ADC电路和输入放大器关断。 [001] = ADC连续转换模式。在该模式下，任一被启用的ADC将连续以f 这一频率进行转换。在向 ADC ADC0DAT/ADC1DAT写入新数据前，须将ADCxRDY清0。 [010] = ADC单转换模式。在此模式下，任一被启用的ADC将执行一次转换。ADC在完成单次转换操作 后进入空闲模式。一个单次转换需要花费两到三个ADC时钟周期，具体的周期数取决于是否启用了 斩波模式。 [011] = ADC空闲模式。在此模式下，ADC完全上电，但仍保持复位状态。校准操作完成后，器件进入 该模式。 [100] = ADC自失调校准。在该模式下，器件借助一个内部产生的0 V电压对任何使能的ADC进行失调 校准操作。校准以用户编程的ADC设置作为依据；因此，正常的单一ADC转换在校准结果产生前需要 花费两到三个ADC转换周期。校准结果自动写入相应ADC的ADCxOF 寄存器内。失调校准周期结束后， ADC返回空闲模式，且校准和转换就绪状态位置1。 注意：应利用ADC0提供主ADC上的单端自校准周期。应利用ADC0/ADC1对主ADC的差分输入进行自 校准。 [101] = ADC自增益校准。在此模式下，参照内部基准电压校准所有使能后ADC的增益。增益校准分为 两个阶段，耗时是失调校准的两倍。校准结果自动写入对应ADC的ADCxGN 寄存器。增益校准周期结 束后，ADC返回空闲模式，校准和转换就绪状态位置1。只有主通道ADC才能进行ADC自增益校准。 注意：仅在增益为1时，自增益校准功能才可用；增益大于1时，该功能不可用。 [110] = ADC系统零电平校准。在该模式下，参照ADC输入引脚处驱动的外部零电平电压，对使能ADC 通道进行零电平校准。这样，可从外部实现通道短路。 [111] = ADC系统满量程校准。在此模式下，参照ADC输入引脚处驱动的外部满量程电压对使能ADC通 道进行满量程校准。在满量程校准时序执行完毕后，ADCxGN寄存器被更新。 主ADC控制寄存器 名称： ADC0CON 地址： 0xFFFF050C 默认值： 0x8000 访问类型： 读、写 功能： 主通道ADC控制寄存器是一个16位寄存 器。通过ADC0CON对主ADC进行重配置 后，辅助ADC也将复位。 Rev. E | Page 45 of 108

ADuC7060/ADuC706 1 表43. ADC0CON 寄存器位功能描述及位名称 位 名称 描述 15 ADC0EN 主通道ADC使能。 由用户代码将该位置1，使能主ADC。 将该位清0，可关断主ADC，可导致ADCSTA 寄存器中的对应ADC就绪位复位至0。 14:13 ADC0DIAG[1:0] 诊断电流源使能位。 [00] = 关闭电流源。 [01] ＝ 在所选正极输入端(例如：ADC0)，使能一个大小为50 μA的电流源。 [10] ＝ 在所选负极输入端(例如：ADC1)，使能一个大小为50 μA的电流源。 [11] ＝ 在所选的两个输入端(例如：ADC0和ADC1)，使能一个50 μA的电流源。 12 HIGHEXTREF0 当ADC0的外部基准电压高于1.35 V时，必须将该位置1。这样，可以将基准电压源二分频。 当使用内部基准电压或外部基准电压低于1.35 V时，须将该位清0。 11 AMP_CM 用户将该位置1，可将PGA输出共模电压设置为AVDD/2。 通过用户代码将该位清0，可将PGA输出共模电压设置为PGA输入共模电压电平。 10 ADC0CODE 主通道ADC输出编码。 通过用户代码将该位置1，可将主ADC输出编码配置为单极性。 通过用户代码将该位清0，可将主ADC输出编码配置为二进制补码。 9:6 ADC0CH[3:0] 主通道ADC输入选择。注意：为ADC5选择单端通道。 ADC5偏置至0.1 V(最低电压值)。 [0000]= ADC0/ADC1 (差分模式) [0001] = ADC0/ADC5 (单端模式)。 [0010] = ADC1/ADC5 (单端模式)。 [0011] = VREF+、VREF−。注意：这是通过ADC0REF位选择的基准电压。 [0100] = 未使用。该位保留供未来其他功能使用，不应写入。 [0101] = ADC2/ADC3 (差分模式)。 [0110] = ADC2/ADC5 (单端模式)。 [0111] = ADC3/ADC5 (单端模式)。 [1000] = 内部短路至ADC1。 [1001] = 内部短路至ADC1。 5:4 ADC0REF[1:0] 选择主通道ADC基准电压。 [00] = 选择内部基准电压。当ADC处于低功耗模式下时，由ADCMDE[5]控制基准电压的选择。 [01] = 选择外部基准电压输入(VREF+/VREF−)。当基准电压高于1.3 V时，HIGHEXTREF0位置1。 [10] = 选择辅助外部基准电压输入(ADC4/EXT_REF2IN+、ADC5/EXT_REF2IN−)当基准电压高于 1.3 V时，HIGHEXTREF0位置1。 [11] = 选择AVDD、AGND二分频。 3:0 ADC0PGA[3:0]. 选择主通道ADC增益。注意，标称主ADC满量程输入电压 =(VREF/增益)。 [0000] = ADC0增益为1。负输入端缓冲器旁路。 [0001] = ADC0增益为2。 [0010] = ADC0增益为4(默认值)。使能仪表放大器。 [0011] = ADC0增益为8。 [0100] = ADC0增益为16。 [0101] = ADC0增益为32。 [0110] = ADC0增益为64(最大的PGA增益设置)。 [0111] = ADC0增益为128(额外的数字增益)。 [1000] = ADC0增益为256。 [1001] = ADC0增益为512。 [1XXX] = 未定义ADC0增益。 Rev. E | Page 46 of 108

ADuC7060/ADuC7061 辅助ADC控制寄存器 名称： ADC1CON 地址： 0xFFFF0510 默认值： 0x0000 访问类型： 读、写 功能： 辅助ADC控制寄存器是一个16位寄存器。 表44. ADC1CON 寄存器位功能描述 位 名称 描述 15 ADC1EN 使能辅助通道ADC。 由用户代码将该位置1，将使能辅助ADC。 将该位清0，可关断辅助ADC。 14:13 ADC1DIAG[1:0] 诊断电流源使能位。与ADC0DIAG[1:0]所用的为同一电流源。多个ADC无法同时使能诊断电流源。 [00] = 关闭电流源。 [01] = 在所选正极输入端(例如：ADC2)使能一个大小为50 μA的电流源。 [10] = 在所选负极输入端(例如：ADC3)使能一个大小为50 μA的电流源。 [11] = 在所选的两个输入端(例如：ADC2和ADC3)使能一个50 μA的电流源。 12 HIGHEXTREF1 当ADC1的外部基准电压高于1.35 V时，必须将该位置1。这样，可以将基准电压源二分频。 当使用内部基准电压或外部基准电压低于1.35 V时，须将该位清0。 11 ADC1CODE 辅助通道ADC输出编码。 通过用户代码将该位置1，可将辅助ADC输出编码配置为单极性。 通过用户代码将该位清0，可将辅助ADC输出编码配置为二进制补码。 10:7 ADC1CH[3:0] 辅助通道ADC输入选择。注意：为ADC5选择单端通道。 ADC5偏置至0.1 V(最低电压值)。 [0000] = ADC2/ADC3 (差分模式)。 [0001] = ADC4/ADC5 (差分模式)。 [0010] = ADC6/ADC7 (差分模式)。 [0011] = ADC8/ADC9 (差分模式)。 [0100] = ADC2/ADC5 (单端模式)。 [0101] = ADC3/ADC5 (单端模式)。 [0110] = ADC4/ADC5 (单端模式)。 [0111] = ADC6/ADC5 (单端模式)。 [1000] = ADC7/ADC5 (单端模式)。 [1001] = ADC8/ADC5 (单端模式)。 [1010] = ADC9/ADC5 (单端模式)。 [1011] = 内部温度传感器+/内部温度传感器 [1100] = VREF+、VREF-注意：这是通过ADC1REF位选择的基准电压。 [1101] = DAC_OUT/AGND [1110] = 未定义。 [1111] = 内部短路至ADC3。 Rev. E | Page 47 of 108

ADuC7060/ADuC706 1 位 名称 描述 6:4 ADC1REF[2:0] 选择辅助通道ADC基准电压。 [000] = 选择内部基准电压。当ADC处于低功耗模式下时，由ADCMODE[5]控制基准电压的选择。 [001] = 选择外部基准电压输入 (VREF+/VREF−)。当基准电压高于1.3 V时，HIGHEXTREF1位置1。 [010] = 选择辅助外部基准电压输入(ADC4/EXT_REF2IN+、ADC5/EXT_REF2IN−)当基准电压高 于1.35 V时，HIGHEXTREF1位置1。 [011] = 选择AVDD、AGND二分频。如果选择此配置，HIGHEXTREF1位自动置位1。 [100] = (AVDD, ADC3)ADC3可以作为基准电压源的负输入端。 [101] 至 [111] = 保留。 3:2 BU F_BYPASS[1:0] 缓冲器旁路。 [00] = 开启整个缓冲器。正负极缓冲器输入端均处于活动状态。 [01] = 负极缓冲器旁路，正极缓冲器开启。 [10] = 负极缓冲器开启，正极缓冲器旁路。 [11] = 整个缓冲器旁路。正负极缓冲器输入端均处于关闭状态。 1:0 数字增益。为辅助ADC输入端选择数字增益。 [00] = ADC1增益为1。 [01] = ADC1增益为2。 [10] = ADC1增益为4。 [11] = ADC1增益为8。 ADC滤波器寄存器 名称： ADCFLT 地址： 0xFFFF0408 默认值： 0x0007 访问类型： 读、写 功能： ADC滤波器寄存器是一个16位寄存器，用于控制两个片内ADC的速 度和分辨率。注意，修改ADCFLT将导致主ADC和辅助ADC复位。 更改转换速度时，重新启动之前应将ADC置于空闲模式。 表45. ADCFLT 寄存器位功能描述 位 名称 描述 15 CHOPEN 斩波使能。用户置1，可使能所有活动ADC的系统斩波。该位置1后，ADC失调误差和漂移都很低，但在AF = 0时， ADC输出速率将降至原来的三分之一(见此表中的Sinc3抽取系数位[6:0])。AF > 0时，输出更新速率在斩波开启或关闭 时 均相同。斩波使能时 ，建立时间为两个输出周期。 14 RAVG2 除二移动平均功能使能位。 使能除二移动平均功能，可降低ADC噪声。当激活斩波功能后，该功能将自动使能。斩波不激活时可选，且使能后 (斩波不激活时)不会降低ADC输出速率，而将建立时间增加一个转换周期。 用户可将该位清0，以禁用移动平均功能。 13:8 AF[5:0] 平均系数(AF)。写入这些位的数值用来实现可编程一阶Sinc3后滤波器。平均系数可进一步降低ADC噪声，但同时， ADC的输出速率(见本表中对Sinc3抽取系数位[6:0]的说明)也会降低。 Rev. E | Page 48 of 108

ADuC7060/ADuC7061 位 名称 描述 7 NOTCH2 Sinc3修正。用户将该位置1，可修正标准Sinc3频率响应，以便将滤波器阻带抑制增加约5 dB。这可以通过插入 另一个陷波(NOTCH2)来实现。该陷波的频率公式如下： f = 1.333 × f NOTCH2 NOTCH 其中，f 表示响应中第一个陷波所在位置。 NOTCH 6:0 SF[6:0] Sinc3抽取系数(SF)1。写入这些位的值(SF)可控制Sinc3滤波器的过采样(抽取系数)。以下公式用于计算Sinc3滤波 器的输出速度： f = (512,000/([SF + 1] × 64)) Hz2 ADC 当斩波位(位15，斩波使能)的值为0且平均系数(AF)的值也为0时， 上述公式可用。这一公式适用于所有小于等于125的SF值。 SF = 126时，强制f 为60 Hz。 ADc SF = 127时，强制f 为50 Hz。 ADc 有关SF(不包括126和127)和AF值的f 计算信息，见表46。 ADC 1 由于受数字滤波器内部数据路径的限制，用来产生所需ADC输出速率的Sinc3抽取系数(SF)和平均系数(AF)的组合也有限制。此约束在正常功耗模式下将最低ADC 更新速率限制为4 Hz，在更低功耗模式下将其限制为1 Hz。 2 在低功耗模式下，ADC由低功耗振荡器(131 kHz)直接驱动，而不是由512 kHz时钟驱动。计算f 时，应(约)除以4。 ADC 表46. ADC转换速率和建立时间 斩波使能 平均系 数 移动平均 fADC 正常模式 fADC 低功 耗模式 tSETTLING1 无 无 无 512,000 131,072 3 [SF+1]×64 [SF+1]×64 fADC 无 无 有 512,000 131,072 4 [SF+1]×64 [SF+1]×64 fADC 无 有 无 512,000 131,072 1 [SF+1]×64×[3+AF] [SF+1]×64×[3+AF] fADC 无 有 有 512,000 131,072 2 [SF+1]×64×[3+AF] [SF+1]×64×[3+AF] fADC 有 不可 用 不可 用 512,000 131,072 2 [SF+1]×64×[3+AF]+3 [SF+1]×64×[3+AF]+3 fADC 1 在进行第一次模数转换前，每个ADC需要约60 μs的额外时间。 表47.SF和 AF的允许组合 AF范围 SF 0 1至7 8至63 0至31 有 有 有 32至63 有 有 无 64至127 有 无 无 Rev. E | Page 49 of 108

ADuC7060/ADuC706 1 ADC配置寄存器 名称： ADCCFG 地址： 0xFFFF0518 默认值： 0x00 访问类型： 读、写 功能： 该8位ADC配置寄存器用于控制与片内ADC相关的扩展功能。 表48. ADCCFG 寄存器位功能描述 位 名称 描述 7 GNDSW_EN 模拟接地开关使能。 用户软件将该位置1，可将外部GND_SW引脚连接到内部模拟地基准点。在程序控制下，该位可 用于将外部电路和部件接地或断开，从而在不使用外部电路或部件时，将直流功耗降到最低。 该位与ADCCFG[1]配合，可选择20 kΩ电阻接地。 若将该位清零，可断开模拟地开关与外部引脚的连接。 6:5 ADC0ACCEN[1:0] 主通道(32位)累加器使能。 [00] = 禁用累加器，再将其复位至0。一次完整的模数转换(ADCSTA[0]设置两次)完成后，必须禁 用累加器，然后再使能累加器，以确保将其复位。 [01] = 激活累加器。正电流值相加到累加器总数之中；如果转换次数超过65,535次，累加器将产 生溢出。负电流值从累加器总数中减去；累加器箝位到最小值0。 [10] = 激活累加器。除不产生箝位操作外，其他功能与[01]的相同。正电流值相加到累加器总数 之中；如果转换次数超过65,535次，累加器将产生溢出。负电流的绝对值从累加器总数中减去； 在此模式下，累加器继续进行负向累加，其值小于0。 [11] = 激活累加器和比较器。如果ADCMSKI[6]置1，该操作将引起ADC0中断。 4:3 ADC0CMPEN[1:0] 主ADC比较器使能位。 [00] = 禁用比较器。 [01] = 激活比较器。当ADC0转换结果的绝对值|I|≥ADC0TH时，产生中断断言。 [10] = 激活比较器计数模式。当ADC0转换结果的绝对值|I| ≥ ADC0TH(ADC0THC转换的数值)时， 产生中断断言。若转换结果|I| < ADC0TH，则阈值计数器的值(ADC0THV)复位为0。 [11] = 激活比较器计数模式。当ADC0转换结果的绝对值|I|≥ADC0TH(ADC0THC转换的数值)时， 产生中断断言。若转换结果|I| < ADC0TH，则产生计数器阈值(ADC0THV)向0递减。 2 ADC0OREN ADC0超量程使能位。 用户将该位置1，可以在主通道ADC上使能粗调比较器。如果读数明显超出有效增益设置(约 >30%)，则ADCSTA 寄存器的超量程位将置1。ADC读数必须超出该范围且在125 μs或更长的时间 内维持该状态，以便标志位置1。 当ADC处于低功耗模式时，不要使用该特性。 1 GNDSW_RES_EN 将该位置1，可使能一个与接地开关串联的20 kΩ电阻。 将该位清0，可禁用上述电阻。 0 ADCRCEN ADC结果计数器使能位。 用户将该位置1，可使能结果计数模式。当ADC0RCR = ADC0RCV时，产生ADC中断。 将该位清0，可禁用结果计数器。当每一次转换完成后，都会产生ADC中断。 Rev. E | Page 50 of 108

ADuC7060/ADuC7061 主通道ADC数据寄存器 主通道ADC失调校准寄存器 名称： ADC0DAT 名称： ADC0OF 地址： 0xFFFF051C 地址： 0xFFFF0524 默认值： 0x00000000 默认值： 特定器件，工厂编程 访问类型： 只读 访问类型： 读、写 功能： 该ADC数据MMR用于保存主ADC输出的24 功能： 该ADC失调寄存器用于保存主ADC的16位 位转换结果。如果ADC0转换结果就绪位 失调校准系数。上电时该寄存器配置为出 (ADCSTA[0])置 1，则ADC不更新此 厂默认值。然而，如果用户通过ADCMDE MMR。MCU读取该寄存器后，将清除所 寄存器的相应位对主ADC进行失调校准， 有声明的就绪标志(ADCSTA[1:0])。 则该寄存器自动覆写。只有在ADC处于空 闲模式时，才允许用户代码对该校准寄存 表49. ADC0DAT 寄存器位功能描述 器进行写操作。在对任何失调寄存器或增 位 描述 益寄存器进行写操作前，必须将ADC使能 23:0 ADC0 24位转 换结果。 且使其处于空闲模式。空闲模式必须持续 辅助通道ADC数据寄存器 至少23 μs。 名称： ADC1DAT 表51. ADC0OF 寄存器位功能描述 地址： 0xFFFF0520 位 描述 默认值： 0x00000000 15:0 ADC0 16位失调校准值。 访问类型： 只读 辅助通道ADC失调校准寄存器 功能： 该ADC数据寄存器用于保存辅助ADC输出 名称： ADC1OF 的24位转换结果。如ADC0转换结果就绪 地址： 0xFFFF0528 位(ADCSTA[1])置1，则ADC无法更新此寄 默认值： 特定器件，工厂编程 存器。 访问类型： 读、写 功能： 该失调寄存器用于保存辅助通道的16位失 表50. ADC1DAT 寄存器位功能描述 调校准系数。上电时该寄存器配置为出厂 位 描述 23:0 ADC1 24位转换结果。 默认值。但是，如果用户利用ADCMDE 寄存器的相应位对辅助通道进行失调校 准，寄存器自动覆写。只有在ADC处于空 闲模式时，才允许用户代码对该校准寄存 器进行写操作。在对任何失调寄存器或增 益寄存器进行写操作前，必须将ADC使能 且使其处于空闲模式。空闲模式必须持续 至少23 μs。 表52. ADC1OF 寄存器位功能描述 位 描述 15:0 ADC1 16位失调校准值。 Rev. E | Page 51 of 108

ADuC7060/ADuC7061 主通道ADC增益校准寄存器 主通道ADC结果计数器限值寄存器 名称： ADC0GN 名称： ADC0RCR 地址： 0xFFFF052C 地址： 0xFFFF0534 默认值： 特定器件，工厂编程 默认值： 0x0001 访问类型： 读、写 访问类型： 读、写 功能： 该增益寄存器可保存用于按比例调整主 功能： 该16位寄存器用于设置产生ADC中断前所必 ADC转换结果的16位增益校准系数。上电 需的转换次数。默认情况下，该寄存器的值 时该寄存器配置为出厂默认值。然而，如果 为0x01。将DCCFG 寄存器中的ADC结果计 用户利用ADCMDE 寄存器的对应位对主ADC 数器使能位置位，可使能ADC计数器功能。 进行增益校准，寄存器自动覆写。只有在 表55. ADC0RCR 寄存器位功能描述 ADC处于空闲模式时，才允许用户代码对 位 描述 该校准寄存器进行写操作。在对任何失调寄 15:0 ADC0结果计数器限值/重载寄存器。 存器或增益寄存器进行写操作前，必须将 ADC使能且使其处于空闲模式。空闲模式 主通道ADC结果计数器寄存器 必须持续至少23 μs。 名称： ADC0RCV 地址： 0xFFFF0538 表53. ADC0GN 寄存器位功能描述 默认值： 0x0000 位 描述 访问类型： 只读 15:0 ADC0 16位校准增益值。 功能： 该16位只读寄存器用于保存主ADC的当前转 换结果。它和ADC0RCR配合使用，可屏蔽 辅助通道增益校准寄存器 主通道ADC中断，从而产生较低的中断速 名称： ADC1GN 率。当ADC0RCV = ADC0RCL时，ADC0RCV 地址： 0xFFFF0530 值复位至0，且重新开始计数。它还可与累 默认值： 特定器件，工厂编程 加器(ADC0ACC)配合使用，进行平均值的 访问类型： 读、写 计算。通过设置ADCCFG[0]，可以使能结 功能： 该增益寄存器可保存用于按比例调整辅助 果计数器。当重新配置主ADC(即当对 通道转换结果的16位增益校准系数。上电 ADC0CON或ADCMDE进行写操作)后，该 时该寄存器配置为出厂默认值。 寄存器复位至0。 但是，如果用户利用ADCMDE 寄存器的 相应位对辅助通道进行增益校准，寄存器 表56. ADC0RCV 寄存器位功能描述 自动覆写。只有在ADC处于空闲模式时， 位 描述 才允许用户代码对该校准寄存器进行写操 15:0 ADC0 结果计数器寄存器。 作。在对任何失调寄存器或增益寄存器进 行写操作前，必须将ADC使能且使其处于 空闲模式。空闲模式必须持续至少23 μs。 表54. ADC1GN 寄存 器位功能描述 位 描述 15:0 ADC1 16位增益校准值。 Rev. E | Page 52 of 108

ADuC7060/ADuC7061 主通道ADC阈值寄存器 主通道ADC阈值计数器寄存器 名称： ADC0TH 名称： ADC0THV 地址： 0xFFFF053C 地址： 0xFFFF0544 默认值： 0x0000 默认值： 0x0000 访问类型： 读、写 访问类型： 只读 功能： 该16位寄存器可设置用来与主ADC转换结果 功能： 每当主ADC转换结果绝对值|Result| ≥ ADC0TH， 的绝对值进行比较的阈值。在单极性模式 该8位寄存器的值递增一次。每当主ADC转 下，与ADC0TH[15:0]进行比较；而在二进制 换结果|Result| < ADC0TH时，该寄存器的值 补码模式下，与ADC0TH[14:0]进行比较。 递减一次或复位至0。通过设置ADCCFG 寄 存器的主通道ADC比较器位，可对该功能进 表57. ADC0TH 寄存 器位功能描述 行配置。 位 描述 15:0 ADC0 16位比较器阈值寄存器。 表59. ADC0THV 寄存 器位功能描述 主通道ADC阈值计数器限值寄存器 位 描述 7:0 ADC0 8位阈值超过计数器寄存器。 名称： ADC0THC 地址： 0xFFFF0540 主通道ADC累加器寄存器 默认值： 0x0001 名称： ADC0ACC 访问类型： 读、写 地址： 0xFFFF0548 功能： 该8位寄存器用于决定在设置ADCSTA 寄存 默认值： 0x00000000 器的主ADC比较器阈值位，产生中断前ADC 访问类型： 只读 转换结果读数超过ADC0TH必须达到的累积 功能： 该32位寄存器用于保存主ADC累加器的值。 次数（即低于递减阈值或将计数复位至 0的 ADCSTA 寄存器的主ADC就绪位的值决定了 值）。只要ADC0THV = ADC0RCR时，主 何时可以安全地读取该寄存器。在ADCCFG ADC比较器阈值位立即置位。 寄存器内禁用累加器或重新配置主通道 ADC，可将寄存器的值复位至0。 表58. ADC0THC 寄存器位功能描述 位 描述 表60. ADC0ACC 寄存器位功能描述 15:8 保留。 位 描述 7:0 ADC0 8位阈值计数器限值寄存器。 31:0 ADC0 32位累加器寄存器。 Rev. E | Page 53 of 108

ADuC7060/ADuC706 1 主通道ADC阈值寄存器 表61. ADC0ATH 寄存器位功能描述 名称： ADC0ATH 位 描述 31:0 ADC0 32位累加 器比较器阈值寄存器。 地址： 0xFFFF054C 默认值： 0x00000000 访问类型： 读、写 功能： 功能：该32位寄存器用于保存主通道累 加器比较器的阈值。当ADC0ACC中的 累加器的值大于ADC0ATH中的值时， ADCSTA中的ADC0ATHEX位被置位。 在此情况下，如果ADCMSKI的相应位 也使能，则将产生中断。 INTERRUPT (ADC0OVR) FAST OVERRANGE (READABLE) ADC0 PRIMARY 16 ADC0ACC 32 ADC1 ADC fADC ACCUMULATOR ≥ INTERRUPT fADC (READABLE) (ADC0ATHEX) ADC0ATH |ABSVAL| ADC0RCV CLEAR COUNTER fADC ≥ I(NATDECR0RRUDPYT) ≥ fADC UAPD/CD0OTWHVN (DEAFDACU0RLTC R= 1) ADC0TH OPTION: UP/RESET ≥ I(NATDECR0RTHUEPXT) ADC0THC 07079-011 图17. 主ADC累加器/比较器/计数器模块框图 Rev. E | Page 54 of 108

ADuC7060/ADuC7061 激励电流源控制寄存器 名称： IEXCON 地址： 0xFFFF0570 默认值： 0x00 访问类型： 读、写 功能： 该8位寄存器用于控制两个激励电流源IEXC0和IEXC1。 表62. IEXCON寄存器位功能描述 位 名称 描述 7 IEXC1_EN IEXC1电流源使能位。 将该位置1，可以使能激励电流源1。 将该位清0，可以禁用激励电流源1。 6 IEXC0_EN IEXC0电流源使能位。 将该位置1，可以使能激励电流源0。 将该位清0，可以禁用激励电流源0。 5 IEXC1_DIR 将该位置1，可以将激励电流源1产生的激励电流送到IEXC0引脚。 将该位清0，可以将激励电流源1产生的激励电流送到IEXC1引脚。 4 IEXC0_DIR 将该位置1，可以将激励电流源0产生的激励电流送到IEXC1引脚。 将该位置0，可以将激励电流源0产生的激励电流送到IEXC0引脚。 3:1 IOUT[3:1] 这些位用于控制每个激励电流源的激励电流电平。 IOUT[3:1] = 000，激励电流 = 0 μA + (IOUT[0] × 10 μA)。 IOUT[3:1] = 001，激励电流 = 200 μA + (IOUT[0] × 10 μA)。 IOUT[3:1] = 010，激励电流 = 400 μA + (IOUT[0] × 10 μA)。 IOUT[3:1] = 011，激励电流 = 600 μA + (IOUT[0] × 10 μA)。 IOUT[3:1] = 100，激励电流 = 800 μA + (IOUT[0] × 10 μA)。 IOUT[3:1] = 101，激励电流 = 1 mA + (IOUT[0] × 10 μA)。 其它所有值均未定义。 0 IOUT[0] 将该位置1，可以使能10 μA诊断电流源。 将该位清0，可以禁用10 μA诊断电流源。 应用电路示例 在图19中，AD592是一个外部温度传感器，用于测量热电 图18显示了ADuC7060/ADuC7061上的一个简单的桥式传 偶的冷端，其输出端与辅助通道相连。ADR280是一个外部 感器接口，包括模拟输入通道上的RC滤波器。注意，桥式 1.2 V基准器件；也可用内部基准电压源来代替它。热电偶 传感器上的传感线(与基准输入端相连)分别与不同的激励 与主ADC相连，为ADC0/ADC1提供差分输入。注意：位于 线(接至DVDD/AVDD和地)相连。因此，共有六根线与桥 VREF+和ADC1之间的电阻可将ADC输入信号偏置100 mV 式传感器相连。六线连接是大多数现有桥式传感器(如称重 以上。 传感器)的特性之一，借助该特性，可将由线阻抗引起的误 图20显示了一个简单的四线RTD接口电路。图18中显示了 差降至最低。 一个桥式传感器，在此基础上，如再连接一个电源且通过 串口与一外部器件相连，则构成一个完整的系统(如图20)。 Rev. E | Page 55 of 108

ADuC7060/ADuC7061 ADuC7060/ ADuC7060/ ADuC7061 ADuC7061 +2.5V +2.5V AVDD/DVDD IEXC1 AVDD/DVDD VREF+ ADC0 SPI SPI ADC0 I2C RTD I2C UART UART ADC1 GPIO ADC1 GPIO VREF– VREF+ 图18. 桥式A接GN口D/电DG路ND 07079-012 VREF– AGND/DGND 07079-014 图20. RTD接口电路示例 ADuC7060/ ADuC7061 +2.5V ADC0 AVDD/DVDD ADC1 SPI I2C UART AD592 ADC4 GPIO ADR280 VREF+ VREF– AGND/DGND 07079-013 图19. 热电偶接口电路示例 Rev. E | Page 56 of 108

ADuC7060/ADuC7061 DAC外设 DAC 运算放大器模式 ADuC7060/ADuC7061集成了一个片内电压输出DAC。在 作为一个选项，可禁用DAC，它的输出缓冲器可以起到运 正常模式下，DAC的分辨率为12位。在插值模式下，DAC 算放大器的作用。 的分辨率为16位(14个有效位)。DAC有一个轨到轨电压输 寄存器接口 出缓冲器(驱动能力为5 kΩ/100 pF)。 DAC可通过一个控制寄存器和一个数据寄存器进行配置。 DAC的4个可选电压范围包括： DAC0CON寄存器 • 0 V至V (内部带隙1.2 V基准电压) REF 名称： DAC0CON • VREF−至VREF+ 地址： 0xFFFF0600 • ADC5/EXT_REF2IN−至ADC4/EXT_REF2IN+ 默认值： 0x0200 • 0 V至AVDD 访问类型： 读、写 最大信号范围为0 V至AVDD。 表63. DAC0CON 寄存器位功能描述 位 名称 描述 15:10 保留。 9 DACPD 将该位置1，可以关断DAC输出(DAC输出为三态)。 将该位清0，可以使能DAC。 8 DACBUFLP 将该位置1，可以让DAC输出缓冲器在低功耗模式下工作。关于电气规格的详细说明，请参阅“正常DAC 模式与运算放大器模式”部分。 将该位清0，可以使能DAC缓冲器。 7 OPAMP 将该位置1，可以让DAC输出缓冲器在运算放大器模式下工作。 将该位清0，可以使能DAC输出缓冲器用于正常DAC操作。 6 DACBUFBYPASS 将该位置1，可以将输出缓冲器旁路，并直接向输出引脚输出DAC转换结果。 如将该位清0，DAC转换结果将输出到缓冲器中。 5 DACCLK 将该位清0，以在HCLK负边沿更新DAC。 将该位置1，以在定时器0负边沿更新DAC。对波形生成来说，这是一个非常理想的模式。在这种模式下， 波形的下一个值可在正常的定时器0时间间隔后被写入DAC0DAT。 4 DACCLR 将该位置1，以便进行正常的DAC操作。 将该位清0，可清除DAC输出结果并向DAC0DAT内写入0。 向该位写入数值，会立即对DAC输出结果产生影响。 3 DACMODE 将该位置1，可以让DAC在16位插值模式下工作。 将该位清0，可以让DAC在12位正常模式下工作。 2 Rate 用于DAC的插值模式。 将该位置1，可将插值时钟设置为UCLK/16。 1:0 DAC range bits [11] = 0 V至AVDD。 [10] = ADC5/EXT_REF2IN−至ADC4/EXT_REF2IN+ [01] = VREF−至VREF+ [00] = 0 V至V (1.2 V)内部基准电压源。 REF Rev. E | Page 57 of 108

ADuC7060/ADuC7061 DAC0DAT寄存器 地附近和AVDD处的线性降级是由输出放大器的饱和引起 名称： DAC0DAT 的，图21反映了这种效应的一般表现(失调误差和增益误差 地址： 0xFFFF0604 忽略不计)。图21中的虚线为理想的传递函数，实线代表转 默认值： 0x00000000 换可能具有端点非线性(由输出放大器饱和引起)的传递函 访问类型： 读、写 数。注意，图21仅代表输入范围为0至AV 模式时的传递 DD 功能： 该32位寄存器包含DAC输出值。 函数。在0至V 模式、VREF±或ADCx/EXT_REF2IN±模式 REF 下，低端具有相似的非线性；这时，通常V < AVDD或 REF 表64.DAC0DAT 寄存器位功能描述 ADCx/EXT_REF2IN± < AVDD。然而，传递函数的上半部 位 描述 分一直到端点都表现为理想的线性(这里采用V ，而非 31:28 保留。 REF AVDD)。这说明DAC输出没有端点线性误差。 27:16 DAC0的12位数据。 15:12 额外的4位，可用于插值模式。 11:0 保留。 AVDD DAC的用法 AVDD– 100mV 片内DAC架构由一电阻串DAC和一个输出缓冲放大器 构成。 用户可通过软件来选择DAC基准电压源。AVDD、VREF± 或者ADCx/EXT_REF2IN±均可作为DAC基准电压源。 • 在0至AVDD模式下，DAC输出传递函数在AVDD引脚 100mV • 上在的VR范E围F±为和0A VD至CxA/VEDXTD_；R EF2IN±模式下，DAC输出传 0x00000000 0x0FFF0000 07079-015 图21. 放大器饱和引起的端点非线性 递函数为负输入引脚电压至正输入引脚电压。注意，上 述电压不得低于0 V或高于AVDD。 当有输出负载时，图21所示的端点非线性会变得更差。在 • 在0至V 模式时，DAC输出传递函数为0至1.2 V内部基 大多数ADuC7060/ADuC7061数据手册中，正常模式下的 REF 准电压源V 。 DAC输出特性指标都是在DAC输出与一个接地的5 kΩ电阻 REF 负载相连的条件下得到的。由于DAC输出被强制提供更多 DAC可被配置为以下三种不同的用户模式：正常模式、 的源电流或吸电流，图21中的顶部或底部非线性区域将变 DAC插值模式和运算放大器模式。 得更大。而当需要更大电流时，这会明显地限制输出电压 正常DAC模式 摆幅。 在该模式下，DAC配置为12位电压输出DAC。在默认的情 DAC插值模式 况下，可以使用DAC缓冲器，但输出缓冲器可以被禁用。 与正常模式相比，在插值模式下，DAC的输出分辨率更高 当DAC输出缓冲器禁用时，DAC仅可驱动20 pF的容性负 (16位)且更新速率更慢。更新速率通过选择DAC0CON寄 载。通过对DAC0CON寄存器的DACBUFBYPASS位进行设 存器内的插值时钟速率来控制。在该模式下，为形成稳定 置，可以禁用DAC缓冲器。 的电压，需要连接一个外部RC滤波器。 每一个DAC输出缓冲放大器都有一个真轨到轨输出级。也 运算放大器模式 就是说，当输出空载时，DAC输出摆幅能够达到AVDD或 在运算放大器模式下，DAC输出缓冲器用作运算放大器， 接地电平的5 mV范围以内。此外，当驱动一个5 kΩ电阻负 DAC本身禁用。 载到地时，除了代码0至100(在0至AVDD模式下时代码 3995至4095),整个传递函数都能保证符合DAC线性度规格 ADC6是运算放大器的正输入端，ADC7是负输入端，而 要求。 ADC8是输出端。在该模式下，应通过DAC0CON的位9将 DAC关断。 Rev. E | Page 58 of 108

ADuC7060/ADuC7061 非易失FLASH/EE存储器 ADuC7060/ADuC7061片内集成了Flash/EE存储器，可为用 保持期衡量Flash/EE存储器长时间保持编程数据的能力。 户提供非易失、在线可编程存储器空间。 同样，在具体结温(T = 85°C)下根据标准JEDEC保持期限规 J 格A117对器件进行测试。作为此测试程序的一部分，如前 像EEPROM一样，Flash存储器也支持系统内字节编程(尽 所述，Flash/EE存储器循环工作的次数到达指定的耐久性 管必须在向存储器内写入新的数据之前将原有数据擦除)。 限值，然后确定数据保持特性。这就是说，每次对 擦除操作是以页块为单位进行的。因而，通常Flash存储器 Flash/EE存储器进行重新编程时，Flash/EE存储器在完全指 也被更准确地称作Flash/EE存储器。 定的保持期限内可以保持数据。注意：基于一个0.6 eV激 总之，由于具有非易失性、在线编程、高密度及低成本等 活能的保持时间随T递减，如图22所示。 J 特点，Flash/EE是更理想的存储设备。利用ADuC7060/ ADuC7061集成的Flash/EE存储器，用户可以在线更新程序 代码空间，而不必在远程操作节点处替换一次性可编程 600 (OTP)设备。 s) ADuC7060/ADuC7061内置一个32 KB的Flash/EE存储器阵 ear450 Y 列，其中低30 KB可供用户使用，高2 KB包含永久性嵌入式 ON ( TI 固件，支持在线串行下载。另外，这2 KB嵌入式固件还包 EN300 T E 括上电配置程序，用于将出厂标定系数下载到各种已校准 R 的外设，如ADC、温度传感器、带隙基准电压源等。用户 150 代码不允许访问这2 KB嵌入式固件。 FLASH/EE存储器可靠性 0 30 40 J5U5NCTIO70N TEM85PERA1T0U0RE (1°2C5) 135 150 07079-016 器件上的Flash/EE存储器阵列有两个关键的特性：Flash/EE 图22. Flash/EE存储器数据保持期 存储器周期耐久性和Flash/EE存储器数据保持力。 编程 耐久性用于衡量Flash/EE存储器重复多个编程、读取及擦 在串行下载模式或JTAG模式下，可对Flash/EE存储器中的 除周期的能力。一个单耐久性周期包括4个独立的、连续 30KB区域进行在线编程。 的事件，定义如下： 串行下载(在线编程) • 初始页面擦除时序 ADuC7060/ADuC7061可利用标准UART串行端口下载代 • 读/校验时序(单个Flash/EE) 码。当器件复位或上电时，如果NTRST/ 引脚的电平被1 k • 存储器的字节编程时序 Ω外接电阻下拉至低电平，则器件将进入串行下载模式。 • 二次读/校验时序(耐久性周期) 在串行下载模式下，用户可以向Flash/EE的整个30 Kb 在进行可靠性验证时，Flash/EE存储器中的三页(顶、 Flash/EE存储器空间内下载代码(尽管该器件在其目标应用 中、底)的每半个字(16位宽)可循环存取10000次(从0x0000 硬件中为在线状态)。由开发系统提供的借助通用异步串口 至0xFFFF)。Flash/EE存储器耐久力是根据JEDEC保持期 进行串行下载的功能也支持PC串行下载。 限规格A117在−40°C至+125°C工业温度范围内测量出来 当ADuC7060/ADuC7061进入下载模式后，超时周期为2分 的。这个结果满足给定温度下最小耐久性超过10,000个周 钟的内部看门狗将被使能。如果Flash擦/写时序无法在该 期的规格。 周期内完成，器件将复位。 JTAG访问 JTAG协议允许借助片内JTAG接口进行代码下载和调试。 Rev. E | Page 59 of 108

ADuC7060/ADuC706 1 处理器相关外设 中断系统 IRQ ADuC7060/ADuC7061有15个中断源，各个中断源由中断 中断请求(IRQ)是通知处理器进入IRQ模式的一个异常信 控制器来控制。除用户可编程的软件中断(SWI)外，其余 号。它用于内、外部事件的通用中断处理。 中断均由片内外设产生。ARM7TDMI CPU内核只能识别 所有的32个位经过逻辑“或”运算后，形成要发送给 以下两类中断：正常中断请求(IRQ)和快速中断请求 ARM7TDMI内核的IRQ信号。器件有4个专门用于IRQ的32 (FIQ)。所有中断都可以被单独屏蔽。 位寄存器。对各个寄存器的说明如下： 器件内部有许多用于控制和配置中断系统的寄存器。每一 IRQSIG 个IRQ寄存器和FIQ寄存器中的控制位都代表相同的中断 IRQSIG反映不同IRQ源的状态。如果一个外设产生了一个 源，如表65所示。 IRQ信号，IRQSIG中相应的位就会被置1；否则就会被清 ADuC7060/ADuC7061提供一个矢量中断控制器(VIC)，用 0。当特定外设的中断请求取消时，IRQSIG的位就会被清 于支持中断嵌套(最高可达8级嵌套)。此外，VIC还可以让 0。通过设置IRQEN 寄存器，可屏蔽所有IRQ中断源。 编程人员为所有中断源指定优先级。通过设置IRQCONN IRQSIG为只读寄存器。 寄存器的ENIRQN位，可以启用中断嵌套功能。当整个矢 IRQSIG寄存器 量中断控制器被使能后，需额外用到大量寄存器。 名称： IRQSIG 当内核开始执行中断服务程序(ISR)后，应立即保存 地址： 0xFFFF0004 IRQSTA/FIQSTA，以确保能够响应所有有效中断。 默认值： 未定义 表65. IRQ/FIQ 寄存器位功 能描述 访问类型： 只读 位 描述 备注 0 所有中断的逻辑或 任意FIQ激活时，该位置1。 IRQEN (限FIQ) IRQEN 提供的是当前是能的任务值，当相应位设为1时， 1 软件中断 用户 可编程中断源。 2 未定义 该位未 使用。 相应的中断源被使能以产生一个IRQ源。IRQEN寄存器 3 定时器 0 通用定时器0。 不能关断中断，写零没有作用。 4 定时器1或唤醒定时器 通用定时器1或唤醒定时 器。 5 定时器 2或看门狗 通用定时器2或 看门狗定 时器。 IRQEN寄存器 定时器 6 定时器3或STI定时器 通用定时器3。 名称： IRQEN 7 未定义 该位未使用。 地址： 0xFFFF0008 8 未定义 该位未使用。 默认值： 0x00000000 9 未定义 该位未使用。 访问类型： 读、写 10 ADC ADC中断源位。 11 UART UART中断源位。 IRQCLR 12 SPI SPI中 断源位。 13 XIRQ0 (GPIO IRQ0) 外部中断0。 IRQCLR是一个只写寄存器，可清除IRQEN寄存器的相应 14 XIRQ1 (GPIO IRQ1) 外部中断1。 位，从而屏蔽相应的中断源。将该寄存器的某一位置1， 15 I2C主机IRQ I2C 主机中断源位。 会清除IRQEN寄存器的相应位(但不影响其他位)。寄存 16 I2C从机IRQ I2C从机中 断源位。 器IRQEN和IRQCLR配对使用，可以实现独立的使能屏蔽 17 PWM PWM触发中断源位。 18 XIRQ2 (GPIO IRQ2) 外部中断2。 功能，而无需执行原子性读-改-写操作。清零操作对此无 19 XIRQ3 (GPIO IRQ3) 外部中断3。 影响。 Rev. E | Page 60 of 108

ADuC7060/ADuC7061 IRQCLR寄存器 FIQSIG寄存器 名称： IRQCLR 名称： FIQSIG 地址： 0xFFFF000C 地址： 0xFFFF0104 默认值： 0x00000000 默认值： 未定义 访问类型： 只写 访问类型： 只读 IRQSTA FIQEN IRQSTA是一个只读寄存器，提供当前使能的IRQ源的状态 FIQEN提供了当前使能屏蔽值。当某一位被置1时，相应 (IRQSIG和IRQEN对应位进行逻辑“与”操作)。当置1时，这 的中断源就会被使能，并产生一个FIQ异常。当某一位被 个源将向ARM7TDMI内核发出一个有效的IRQ中断请求。 清0时，相应的中断源就会被禁止或屏蔽，此时将无法产 没有优先级编码器和中断矢量产生。该功能可以在软件中 生FIQ异常。FIQEN寄存器无法用来禁用中断。 通过一个普通的中断处理程序实现。 FIQEN寄存器 IRQSTA寄存器 名称： FIQEN 名称： IRQSTA 地址： 0xFFFF0108 地址： 0xFFFF0000 默认值： 0x00000000 默认值： 0x00000000 访问类型： 读、写 访问类型： 只读 FIQCLR 快速中断请求(FIQ) FIQCLR是一个只写寄存器，可清除FIQEN寄存器的相应 快速中断请求(FIQ)是进入处理器FIQ模式的一个异常信 位，从而屏蔽相应的中断源。如将该寄存器的某一位置 号。它提供一个短延时的服务于数据传输或通信通道的任 1，清除FIQEN寄存器的相应位(但不影响其他位)。寄存器 务。FIQ接口与IRQ接口相同，此外，它还会提供二级中断 FIQEN与FIQCLR配合使用，可以实现独立的使能屏蔽功 (拥有最高优先级)。器件内有4个32位寄存器专门用于 能，而无需执行原子性读-改-写操作。 FIQ，包括：FIQSIG、FIQEN、FIQCLR和FIQSTA。 FIQCLR寄存器 FIQSTA的第31至1位通过“或”逻辑运算后，产生FIQ信 名称： FIQCLR 号。该信号将分别传递给内核以及FIQ和IRQ寄存器的位0 地址： 0xFFFF010C (FIQ源)。 默认值： 0x00000000 逻辑上FIQEN和FIQCLR不允许一个中断源同时被IRQ屏蔽 访问类型： 只写 和FIQ屏蔽启用。FIQEN中的某一位被置1会导致IRQEN中 FIQSTA 的同一位被清0。同样，IRQEN中的某一位被置1也会导致 FIQSTA是一个只读寄存器，提供当前使能的FIQ源的状态 FIQEN中的同一位被清0。一个中断源可以被IRQEN屏蔽 (FIQSIG和FIQEN对应位进行逻辑“与”操作)。当置1时，这 和FIQEN屏蔽禁用。 个源将向ARM7TDMI内核发出一个有效的FIQ中断请求。 FIQSIG 没有优先级编码器和中断矢量产生。该功能可以在软件中 FIQSIG反映不同FIQ源的状态。如果一个外设产生了一个 通过一个普通的中断处理程序实现。 FIQ信号，FIQSIG中相应的位就会被置1；否则就会被清 0。当特定外设的中断请求取消时，FIQSIG的位就会被清 0。通过设置FIQEN 寄存器，可屏蔽所有FIQ中断源。 FIQSIG为只读寄存器。 Rev. E | Page 61 of 108

ADuC7060/ADuC706 1 FIQSTA寄 存器 • 矢量中断—允许用户为每个中断源单独定义中断服务 名称： FIQSTA 程序地址。这可以通过IRQBASE和IRQVEC寄存器来 地址： 0xFFFF0100 完成。 默认值： 0x00000000 • IRQ/FIQ中断——可根据优先级进行嵌套，最多允许8级 访问类型： 只读 嵌套。FIQ中断的优先级高于IRQ中断。因此，当使能 FIQ和IRQ的矢量中断控制器且优先级为最高时，将有 可编程中断 可能形成16个不同的中断级。 由于可编程中断是无法屏蔽的，因此，它们由另外一个寄 • 可编程中断优先级——通过设置IRQP0至 IRQP2寄存 存器(SWICFG)来控制，通过这个寄存器可以同时写入 器，可以为中断源分配不同的中断优先级(0至7)。 IRQSTA和IRQSIG寄存器和/或FIQSTA和FIQSIG寄存器。 VIC 寄存器 SWICFG IRQBASE 32位SWICFG寄存器用于设置软件中断，见表66。该寄存 IRQBASE(矢量基址寄存器)用于指向存储32位指针地址的 器允许控制可编程源中断。 存储器的起始地址。这些指针地址是各个终端服务程序的 地址。 SWICFG寄存器 名称： SWICFG IRQBASE寄存器 地址： 0xFFFF0010 名称： IRQBASE 默认值： 0x00000000 地址： 0xFFFF0014 访问类型： 只写 默认值： 0x00000000 表66. SW ICFG 寄存器位功能描述 访问类型： 读、写 位 描述 表67. IRQBASE 寄存器位功能描述 31:3 保留。 位 访问类 型 初始值 描述 2 可编程中断FIQ。将该位置1或清0，可将FIQSTA和 31:16 只读 保留 读出的数值始终为0。 FIQSIG寄存器的位1置1或清0。 15:0 读/写 0 矢量基地址。 1 可编程中 断IRQ。将该位置 1或清0，可将IRQSTA和 IRQSIG寄存器的位1置1或清0。 0 保留。 IRQVEC 注意，任何中断信号的有效时间不得少于中断延迟时间， IRQVEC(IRQ中断矢量寄存器)指向包含指向一个存储地 这样才能保证中断信号能够被中断控制器检测到或者被用 址，该地址包含当前活动IRQ的中断服务程序的指针。当 户在IRQSTA或FIQSTA寄存器中检测到。 产生IRQ中断，且已通过设置IRQCONN的位0启用IRQ中 断嵌套功能后，该寄存器为只读的。 矢量中断控制器(VIC) ADuC7060/ADuC7061集成一个增强的中断控制系统或矢 IRQVEC寄存器 量中断控制器。通过设置IRQCONN寄存器的位0，可以启 名称： IRQVEC 用针对IRQ中断源的矢量中断控制器。同样，通过设置 地址： 0xFFFF001C IRQCONN寄存器的位1，可以启用针对FIQ中断源的矢量 默认值： 0x00000000 中断控制器。矢量中断控制器在以下几个方面增强了标准 访问类型： 只读 IRQ/FIQ中断： Rev. E | Page 62 of 108

ADuC7060/ADuC7061 表68. IRQVEC 寄存器位功能描述 IRQP1寄存器 位 访问类 型 初始值 描述 名称： IRQP1 31:23 只读 0 读出的数值始终为 0。 地址： 0xFFFF0024 22:7 只读 0 IRQBASE寄存器值。 默认值： 0x00000000 6:2 只读 0 最高优先级IRQ 中断源。这些位 访问类型： 读、写 存 储的数据对应0至19其中的一 个数字，代表可能的中断源。例 表70. IRQP1 寄存器位功能描述 如，如果当前活动的优先级最高 位 名称 描述 的IRQ是定时器1，那么这些位的 值为[01000]。 31 保留 保留位。 1:0 保留 0 保留位。 30:28 I2CMPI 为I2C主 机设置中断优先级(0至7)。 27 保留 保留位。 优先级寄存器 26:24 IRQ1PI 为IRQ1设置中断优先级(0至7)。 中断优先级寄存器IRQP0、IRQP1和IRQP2为每一个中断源 23 保留 保留位。 设置各自的中断优先级。中断优先级共分为8级(第0至7 22:20 IRQ0PI 为IRQ0设置中断优先级(0至7)。 19 保留 保留位。 级)，其中第0级为最高优先级。 18:16 SPIMPI 为SPI主 机设置中断优先级(0至7)。 15 保留 保留位。 IRQP0寄存器 14:12 UARTPI 为UART设置中断优先级(0至7)。 名称： IRQP0 11 保留 保留位。 地址： 0xFFFF0020 10:8 ADCPI 为AD C中断源设置中断 优先级(0至7)。 默认值： 0x00000000 7:0 保留 保留位。 访问类型： 读、写 IRQP2寄存器 表69. IRQP0 寄存器位功能描述 名称： IRQP2 位 名称 描述 地址： 0xFFFF0028 31:27 保留 保留位。 默认值： 0x00000000 26:24 T3PI 为定时器3设置中断优先级(0至7)。 访问类型： 读、写 23 保留 保留位。 22:20 T2PI 为定时器2设置中断优先级(0至7)。 表71. IRQP2 寄存器位功能描述 19 保留 保留位。 位 名称 描述 18:16 T1PI 为定时器1设置中断优先级(0至7)。 31:15 保留 保留位。 15 保留 保留位。 14:12 IRQ3PI 为IRQ3设置中断优先级(0至7)。 14:12 T0PI 为定时器 0设置中断优先级(0至7)。 11 保留 保留位。 11:7 保留 保留位。 10:8 IRQ2PI 为IRQ2设置中断优先级(0至7)。 6:4 SWINTP 为软件中断源设置中断优 先级(0至7)。 7 保留 保留位。 3:0 保留 中断0不能设置优先级。 6:4 SPISPI 为SPI从 机设置中断优先级(0至7)。 3 保留 保留位。 2:0 I2CSPI 为I2C从 机设置中断优先级(0至7)。 Rev. E | Page 63 of 108

ADuC7060/ADuC7061 IRQCONN IRQSTAN寄存器 IRQCONN寄存器为IRQ和FIQ控制寄存器，它包含两个有 名称： IRQSTAN 效位：第一位用于使能IRQ中断的嵌套和优先级设置，第 地址： 0xFFFF003C 二位用于使能FIQ中断的嵌套和优先级设置。 默认值： 0x00000000 将这两位清0，则FIQ和IRQ始终可用，但无法嵌套IRQ或 访问类型： 读、写 FIQ。此外，也无法设置中断源的中断优先级。在此默认 表73. IRQ STAN 寄存器位功能描述 状态下，FIQ的优先级高于IRQ的优先级。 位 名称 描述 31:8 保留 这些位为保留位，不允许向其中写入数据。 IRQCONN寄存器 名称： IRQCONN 7:0 将该位置1，可以使能FIQ中断嵌套。将该 位清0，则不能设置FIQ中断嵌套及优先级。 地址： 0xFFFF0030 默认值： 0x00000000 FIQVEC 访问类型： 读、写 FIQVEC(FIQ中断矢量寄存器)指向包含指向一个存储地 址，该地址包含当前活动FIQ的中断服务程序的指针。当 表72. IRQCONN 寄存器位功能描述 产生FIQ中断，且已通过设置IRQCONN的位1启用FIQ中断 位 名称 描述 嵌套功能后，该寄存器为只读的。 31:2 保留 这些位为保留位，不允许向其中写入数据。 1 ENFIQN 将该位置1，可以使能FIQ中断嵌套。将该位 FIQVEC寄存器 清0，则不能设置FIQ中断嵌套及优先级。 名称： FIQVEC 0 ENIRQN 将该位置1，可以使能IRQ中断嵌套。将该位 清0，则不能设置IRQ中断嵌套及优先级。 地址： 0xFFFF011C 默认值： 0x00000000 IRQSTAN 访问类型： 只读 如果IRQCONN[0]被断言且IRQVEC被读取，则这些位中 表74. FIQ VEC 寄存器位功能描述 的一位将被断言。IRQ的优先级决定了第几位将被断言。 如果IRQ中断的优先级为0，则位0被断言；如果IRQ中断 位 名称 初始值 描述 的优先级为1，则位1被断言；以此类推。将该寄存器中的 31:23 只读 0 读出的数值始终为 0。 22:7 只读 0 IRQBASE寄存器值。 某一位置1，可屏蔽所有与该位所对应的中断具有相同或 6:2 0 最高优先级FIQ中断源。这些位 更低优先级的中断。 存储的数据对应0至19其中的一 个数字，代表可能的中断源。例 如需清0该寄存器中的某一位，必须先将其它与更高优先 如，如果当前活动的优先级最高 级对应的位清0。一次只能清0一位。例如，如果该寄存器 的FIQ是定时器1，那么这些位的 值为[01000]。 的值为0x09，第一次写0xFF可以将该寄存器的值改为 1:0 保留 0 保留位。 0x08，再一次写0xFF可以将该寄存器的值改为0x00。 Rev. E | Page 64 of 108

ADuC7060/ADuC7061 FIQSTAN 外部中断(IRQ0至IRQ3) 如果IRQCONN[1]被断言且FIQVEC被读取，则这些位中的 ADuC7060/ADuC7061可支持4个外部中断源。这些外部中 一位将被断言。FIQ的优先级决定了第几位将被断言。如 断源可单独配置为电平触发、上升沿/下降沿触发。 果FIQ的优先级为0，则位0被断言；如果FIQ中断的优先级 为使能外部中断源，首先必须将FIQEN或IRQEN寄存器的 为1，则位1被断言；以此类推。 适当位置1。必须正确配置IRQCONE寄存器，才可以选择 将该寄存器中的某一位置1，可屏蔽所有与该位所对应的 所需的边沿或电平触发。 中断具有相同或更低优先级的中断。 设置IRQCLRE中的适当位，可以清除边沿触发的外部IRQ 如需清0该寄存器中的某一位，必须先将其它与更高优先 中断。 级对应的位清0。一次只能清0一位。例如，如果该寄存器 IRQCONE寄存器 的值为0x09，第一次写0xFF可以将该寄存器的值改为 0x08，再一次写0xFF可以将该寄存器的值改为0x00。 名称： IRQCONE 地址： 0xFFFF0034 FIQSTAN寄存器 默认值： 0x00000000 名称： FIQSTAN 访问类型： 读、写 地址： 0xFFFF013C 默认值： 0x00000000 访问类型： 读、写 表75. FIQ STAN 寄存器位功能描述 位 名称 描述 31:8 保留 这些位为保留位，不允许向其中写入数据。 7:0 将该位置1，可以使能FIQ中断嵌套。将该位 清0，则不能设置FIQ中断嵌套及优先级。 表76. IRQCONE 寄存 器位功能描述 位 名称 描述 31:8 保留 这些位为保留位，不允许向其中写入数据。 7:6 IRQ3SRC[1:0] [11] = 外部IRQ3在下降沿触发。 [10] = 外部IRQ3在上升沿触发。 [01] = 外部IRQ3在低电平时触发。 [00] = 外部IRQ3在高电平时触发。 5:4 IRQ2SRC[1:0] [11] = 外部IRQ2在下降沿触发。 [10] = 外部IRQ2在上升沿触发。 [01] = 外部IRQ2在低电平时触发。 [00] = 外部IRQ2在高电平时触发。 3:2 IRQ1SRC[1:0] [11] = 外部IRQ1在下降沿触发。 [10] = 外部IRQ1在上升沿触发。 [01] = 外部IRQ1在低电平时触发。 [00] = 外部IRQ1在高电平时触发。 1:0 IRQ0SRC[1:0] [11] = 外部IRQ0在下降沿触发。 [10] = 外部IRQ0在上升沿触发。 [01] = 外部IRQ0在低电平时触发。 [00] = 外部IRQ0在高电平时触发。 Rev. E | Page 65 of 108

ADuC7060/ADuC706 1 IRQCLRE寄存器 表77. IRQCLRE 寄存器位功能描述 位 名称 描述 名称： IRQCLRE 31:20 保留 这些位为保 留位，不允许向其中写入数据。 地址： 0xFFFF0038 19 IRQ3CLRI 必须在IRQ3中断服务程序中在该位写入1， 默认值： 0x00000000 以清除边沿触发的IRQ3中 断。 访问类型： 读、写 18 IRQ2CLRI 必须在IRQ2中断服务程序中在该位置1， 以清除边沿触发的IRQ2中断。 17:15 保留 这些位为保 留位，不允许向其中写入数据。 14 IRQ1CLRI 必须在IRQ1中断服务程序中在该位置1， 以清除边沿触发的IRQ1中 断。 13 IRQ0CLRI 必须在IRQ0中断服务程序中在该位置1， 以清除边沿触发的IRQ0中断。 12:0 保留 这些位为保 留位，不允许向其中写入数据。 Rev. E | Page 66 of 108

ADuC7060/ADuC7061 定时器 ADuC7060/ADuC7061具有4个通用定时器/计数器。 表78. 定时 器事件捕捉 • 定时器0 位 描述 0 保留 • 定时器1或唤醒定时器 1 定时器 0 • 定时器2或看门狗定时器 2 定时器1或唤醒定时器 • 定时器3 3 定时器2或看门狗定时器 4 定时器3 这4个定时器可以在自由模式或周期模式下工作。 5 保留 当工作在自由模式下时，计数器从最大值或最小值开始递 6 保留 减/递增至0或满量程，然后在从最大值/最小值重新开始递 7 保留 8 ADC 减/递增。 9 UART 当工作在周期模式下时，计数器以载入寄存器(TxLD 寄存 10 SPI 11 XIRQ0 器)中的值为起始值，开始递减/递增计数至0或满量程，然 12 XIRQ1 后再以该寄存器中的值为起始值，重新开始计数。注意， 13 I2C主机 在配置TxCON 寄存器前，必须配置TxLD 寄存器。 14 I2C从机 15 PWM 定时器间隔可通过下式计算： 16 XIRQ2 (GPIO IRQ2) 如果将定时器设置为递减计数，那么 17 XIRQ3 (GPIO IRQ3) 间隔 = (TxLD x 预分频器) / 源时钟 时:分:秒:1/128格式 如果将定时器设置为递增计数，那么 如需使用定时器的时:分:秒:百位数格式，则应选择32768 kHz 间隔 = ((满量程 - TxLD) x 预分频器) / 源时钟 时钟和256预分频器。百位数字段不代表毫秒，而是一秒的 1/128 (256/32768)。代表时、分、秒的位在寄存器中不是连 通过访问计数器的值寄存器(TxVAL)，可以随时读出计数 续的。使用TxCON[5:4]设置的“时:分:秒:百位数”格式时，这 器的值。通过对某一定时器的控制寄存器(TxCON)进行写 一配置适用于TxLd和TxVAL。详情参见表79。 操作，可以启动相应的定时器。 在正常模式下，每当计数器的值达到0(递减计数)或满量 表79. 时:分:秒:百位数格式 位 数值 说明 程(递增计数)时，都会产生一个IRQ中断。向某一定时器 31:24 0至23或0至255 小时 (TxCLRI)的清除寄存器内写入任一数据，可以清除IRQ 23:22 0 保留 中断。 21:16 0至59 分钟 15:14 0 保留 13:8 0至59 秒 7 0 保留 6:0 0至127 1/128秒 Rev. E | Page 67 of 108

ADuC7060/ADuC7061 定时器0 定时器0载入寄存器 定时器0是一个带有可编程预分频器的32位通用定时器，可 名称： T0LD 递增计数或递减计数。预分频器源可以是低功耗32.768 kHz 地址： 0xFFFF0320 振荡器、内核时钟或两个外部通用输入输出端口中的任意 默认值： 0x00000000 一个。预分频系数为1、16、256或32768。这样，在忽略外 访问类型： 读、写 部通用输入输出端口、预分频系数为1的条件下，定时器的 功能： T0LD是一个32位寄存器，它保存载入 最小分辩率能够达到97.66 ns。 计数器的32位数值。 计数器可以采用标准的32位数格式或者时间格式(小时:分 定时器0清除寄存器 钟:秒:百分之一秒)。 名称： T0CLRI0xFFFF0320 定时器0有一个捕捉寄存器(T0CAP)，它可以被选定的IRnQ. 地址： 0xFFFF032C 中断源初始断言所触发。中断触发时，定时器的当前值被 默认值： 只写 复制到T0CAP内，与此同时，定时器继续运行。该功能可 访问类型： 通过用户代码向该8位只写寄存器写入 用来更精确地判断事件断言。注意：只有IRQ中断源已被 功能： 任意值，可以清除中断。 使能的外围设备才能使用定时器捕捉功能。 定时器0值寄存器 定时器0接口有5个寄存器：T0LD、T0VAL、T0CAP、 名称： T0VAL T0CLRI和T0CON。 地址： 0xFFFF0324 • T0LD、T0VAL和T0CAP均为32位寄存器，用于保存32 默认值： 0xFFFFFFFF 位无符号整数；其中T0VAL和T0CAP为只读寄存器。 访问类型： 只读 • T0CLRI是一个8位寄存器。向该寄存器内写入任意值， 功能： T0VAL是一个32位寄存器，可用于保 可清除定时器0中断。 存定时器0的当前值。 • T0CON是一个配置寄存器，如表80所示。 - 定时器0带有一个后分频器，允许用户对定时器0超时次数 进行计数，计数范围为1至256。如需要激活后分频器，用 户需将T0CON寄存器的位18置 1，并向该寄存器的位 [24:31]内写入所需的数值。当达到设定的超时次数后，如 果T0CON[18]置1，则定时器0就会产生一个中断。 注意，当器件处于低功耗模式且定时器0从GPIO或低功耗 振荡器源处接收时钟信号时，定时器0仍继续工作。 当产生定时器0溢出后，定时器0从T0LD寄存器中重新载入 数值。 32-BIT LOAD 32.768kHz OSCILLATOR CORE CLOCK FREQUENCY/CD PRESCALER 32-BIT 8-BIT 1, 16, 256, OR 32,768 UP/DOWN COUNTER POSTSCALER CORE CLOCK TIMER0 IRQ FREQUENCY GPIO TIMER0 VALUE IRQ[31:0] CAPTURE 07079-017 图23. 定时器0框图 Rev. E | Page 68 of 108

ADuC7060/ADuC7061 定时器0捕捉寄存器 名称： T0CAP0xFFFF0518 地址： 0xFFFF0330 默认值： 0x00000000 访问类型： 只读 功能： 该32位寄存器用于保存被使能IRQ事件所捕捉的32位数值。 定时器0控制寄存器 名称： T0CON 地址： 0xFFFF0328 默认值： 0x01000000 访问类型： 读、写 功能： 该32位寄存器用于设置定时器0的工作模式。 表80. T0C ON 寄存器位功能描述 位 名称 描述 31:24 T0PVAL 8位后分频器。 向该8位写入，可将值写入后分频器。写入0，则视为1。 对这8位进行读操作，得到计数器的当前值。 23 T0PEN 定时器0使能后分频器。 将该位置1，可以使能定时器0后分频器。使能后，在T0LD所定义的T0CON[31:24]个时钟周 期后 产生中断。 将该位清0，将禁用定时器0后分频器。 22:20 保留。这些位保留，应由用户代码写入0。 19 T0PCF 后分频器比 较标志位，只读。如果定时器0溢出次数等于向后分频器内写入的值，则该位置1。 18 T0SRCI 定时器0中断源。 将该位置1，可选择从后分频器计数器产生中断。 将该位清0，可选择直接从定时器0产生中断。 17 T0CAPEN 事件使能位。 用户置1，可使能对事件的实时捕捉。 用户清0，可禁用对事件的实时捕捉。 16:12 T0CAPSEL 事件选择位[17:0]。事件见表78。 11 保留位。 10:9 T0CLKSEL 时钟选择。 [00] = 32.768 kHz. [01] = 10.24 MHz/CD. [10] = 10.24 MHz. [11] = P1.0. 8 T0DIR 递增计数。 用户置1，定时器0递增计数。 用户清0，定时器0递减计数(默认)。 7 T0EN 定时器0使能位。 用户置1，使能定时器0。 用户清0，禁用定时器0(默认)。 6 T0MOD 定时器0模式。 用户置1，选择周期模式。 用户清0，选择自由模式(默认)。 Rev. E | Page 69 of 108

ADuC7060/ADuC7061 位 名称 描述 5:4 T0FORMAT 数据格式 。 [00] = 二进制(默认)。 [01] = 保留。 [10] = 小时：分钟：秒：百分之一秒(23至0小时)。 [11] = 小时：分钟：秒：百分之一秒(255至0小时)。 3:0 T0SCALE 预分频器。 [0000] = 时钟源/1(默认)。 [0100] = 时钟源/16。 [1000] = 时钟源/256。 [1111] = 时钟源/32768。注意：其它所有值均未定义。 定时器1或唤醒定时器 定时器1载入寄存器 定时器1是一个带有可编程预分频器的32位唤醒定时器， 名称： T1LD 可递增计数或递减计数。预分频器直接从四种时钟源接收 地址： 0xFFFF0340 时钟信号，即内核时钟(默认选择)、外部32.768 kHz时钟晶 振或32.768 kHz振荡器。所选的时钟源可经1、16、256或 默认值： 0x00000000 32768分频。当内核时钟被禁用后，唤醒定时器仍继续工 访问类 型： 读、写 作。这样，当内核在10.24 MHz频率下工作时，如预分频 功能： T1LD是一个32位寄存器，用于保存载入 系数为1且忽略外部通用输入输出端口，定时器的最小分 计数器的32位数值。 辨率能够达到97.66 ns。 计数器可以采用标准的32位数格式或者时间格式(小时：分 定时器1清除寄存器 钟：秒：百分之一秒)。 名称： T1CLRI 当产生定时器1溢出时或当执行T1LD写操作后，定时器1将 从T1LD载入数值。 地址： 0xFFFF034C 定时器1接口有4个寄存器： 访问类 型： 只写 • T1LD和T1VAL均为32位寄存器，用于保存32位无符号 功能： 通过用户代码向该8位只写寄存器写入 整数。T1VAL为只读寄存器。 任意值，可以清除中断。 • T1CLRI是一个8位寄存器。向其中写入任意值，可以清 除定时器1中断。 定时器1值寄存器 • T1CON是一个配置寄存器，如表81所示。 名称： T1VAL 地址： 0xFFFF0344 默认值： 0xFFFFFFFF 访问类 型： 只读 功能： T1VAL是一个32位寄存器，可用于保存 定时器1的当前值。 Rev. E | Page 70 of 108

ADuC7060/ADuC7061 32-BIT LOAD 32.768kHz OSCILLATOR CORE CLOCK FREQUENCY/CD PRESCALER 32-BIT CORE 1, 16, 256, OR 32,768 UP/DOWN COUNTER TIMER1 IRQ CLOCK EXTERNAL 32.768kHz WATCH CRYSTAL TVIAMLEURE1 07079-018 图24. 定时器1框图 定时器1控制寄存器 名称： T1CON 地址： 0xFFFF0348 默认值： 0x0000 访问类 型： 读、写 功能： 该16位寄存器用于设置定时器1的工作模式。 表81. T1CON 寄存器位功能描述 位 名称 描述 15:11 保留。 10: 9 T1CLKSEL 时钟源选择。 [00] = 32.768 kHz振荡器。 [01] = 10.24 MHz/CD。 [10] = XTALI。 [11] = 10.24 MHz。 8 T1DIR 递增计数。 用户置1，定时器1递增计数。 用户清0，定时器1递减计数(默认)。 7 T1EN 定时器1使能位。 用户置1，使能定时器1。 用户清0，禁用定时器1(默认)。 6 T1MOD 定时器1模式。 用户置1，选择周期模式。 用户清0，选择自由模式(默认)。 5:4 T1FORMAT 数据格式。 [00] = 二进制(默认)。 [01] = 保留。 [10] = 小时：分钟：秒：百分之一秒(23至0小时)。只在采用32 kHz时钟时有效。 [11] = 小时：分钟：秒：百分之一秒(255至0小时)。只在采用32 kHz时钟时有效。 3:0 T1SCALE 预分频器。 [0000] = 时钟源/1(默认)。 [0100] = 时钟源/16。 [1000] = 时钟源/256。此设置应采用小时：分钟：秒：百分之一秒格式，与定时器1配合使用。见表81中所列 位[5:4]的格式10和格式11。 [1111] = 时钟源/32768。 Rev. E | Page 71 of 108

ADuC7060/ADuC7061 定时器2或看门狗定时器 定时器2接口 定时器2有两种工作模式：正常模式和看门狗模式。看门 定时器2接口有4个寄存器： 狗定时器用于强制处理器从非法软件状态恢复到正常工作 • T2CON是一个配置寄存器，如表82所示。 状态。一旦看门狗定时器被使能，它需要周期性服务来阻 • T2LD和T2VAL均为16位寄存器(位0至15)，用于保存16 止自身强制处理器执行复位操作。 位无符号整数。T2VAL为只读寄存器。 当产生定时器2溢出时或当执行T2CLRI写操作后，定时器2 • T2CLRI是一个8位寄存器。在正常模式下向这个寄存器 将从T2LD载入数值。 写入任意值，将清除定时器2中断；在看门狗模式下向 这个寄存器写入任意值，则重新开始一个超时周期。 正常模式 在正常模式下的定时器2和在16位工作模式下的定时器0相 定时器2载入寄存器 同(除时钟源不同以外)。时钟源采用低功耗32.768 kHz振荡 名称： T2LD 器，分频系数共有1、16和256三种。 地址： 0xFFFF0360 看门狗模式 通过设置T2CON位[5]，进入看门狗模式。定时器2以T2LD 默认值 ： 0x3BF8 寄存器中的超时值作为初始值，进行递减计数，直至计数 访问类 型： 读、写 值为0。当使用1/256预分频时，最大的超时时间为512秒， 且为T2LD的满量程。 功能： 该16位寄存器用于保存定时器2的重新 载入值。 Flash/EE存储器完成一次页擦除操作和内核执行需要20 ms，为 避免与此发生任何冲突，用户软件不得将超时周期设为小 定时器2清除寄存器 于30 ms。 名称： T2CLRI 当T2VAL到达0后，根据T2CON[1]的值决定系统产生复位 地址： 0xFFFF036C 还是中断。为避免产生复位或者中断，必须在T2VAL达到 0之前，向T2CLRI内写入任意值。此操作可将T2LD的值重 访问类 型： 只写 新载入计数器内，且重新开始一个新的超时周期。 功能： 在看门狗模式下，通过用户代码向该8 一旦进入看门狗模式，T2LD和T2CON就会被写保护。除 位只写寄存器写入任意值，可刷新(重 非通过上电复位将看门狗定时器复位，否则，无法修改这 新载入)定时器2，以防止产生看门狗定 两个寄存器内的数据。其它任何复位事件产生后，看门狗 时器复位。 定时器仍会继续计数。为避免无限循环地执行看门狗复位 定时器2值寄存器 操作，需在用户代码的开始部分对看门狗定时器进行设 名称： T2VAL 置。用户软件应将最短超时周期定义为30 ms。 定时器2在JTAG调试访问期间自动暂停，且只有当JTAG放 地址： 0xFFFF0364 弃对ARM7内核的控制权后才会重新开始计数。默认情况 默认值 ： 0x3BF8 下，定时器2可在断电期间继续计数。为禁用此功能，可 访问类 型： 只读 将T2CON位0置位。建议采用默认值，即在断电期间仍允 许看门狗定时器继续计数。 功能： 该16位只读寄存器用于保存定时器2的当 前计数值。 16-BIT LOAD PRESCALER 16-BIT WATCHDOG RESET 32.768kHz 1, 16, 256 UP/DOWN COUNTER TIMER2 IRQ TVIAMLEURE2 07079-019 图25. 定时器2框图 Rev. E | Page 72 of 108

ADuC7060/ADuC7061 定时器2控制寄存器 名称： T2CON 地址： 0xFFFF0368 默认值： 0x0000 访问类 型： 读、写 功能： 该16 位寄存器用于配置定时器2的工作模式，该寄存器功能的详细说明见表82。 表82. T2CON 寄存器位功能描述 位 名称 描述 15:9 保留。这些位保留，应由用户代码写入0。 8 T2DIR 递增/递减计数使能。 用户代码置1，可将定时器2的计数方式设定为递增计数。 用户代码清0，可将定时器2的计数方式设定为递减计数。 7 T2EN 定时器2使能。 用户代码置1，使能定时器2。 用户代码清0，禁用定时器2。 6 T2MOD 定时器2工作模式。 用户代码置1，可将定时器2的工作模式设定为周期模式。 用户代码清0，可将定时器2的工作模式设定为自由模式。 5 WDOGMDEN 看门狗定时器模式使能。 用户代码置1，使能看门狗模式。 用户代码清0，禁用看门狗模式。 4 保留。这些位保留，应由用户代码写入0。 3:2 T2SCALE 定时器2时钟(32.768 kHz)预分频器。 00 = 32.768 kHz (默认)。 01 = 时钟源/16。 10 = 时钟源/256。 11 = 保留。 1 WDOGENI 看门狗定时器IRQ使能。 用户代码置1，在看门狗计数值为0时产生IRQ中断而非复位。 用户代码清0，禁用IRQ选项。 0 T2PDOFF 当断电时，定时器2停止工作。 用户代码置1，在利用POWCON0 寄存器的位4使外设断电后，定时器2将停止工作。 用户代码清0，则当利用POWCON0 寄存器的位4使外设断电时，使能定时器2。 Rev. E | Page 73 of 108

ADuC7060/ADuC7061 定时器3 定时器3值寄存器 定时器3是一个带有可编程预分频器的16位通用定时器， 名称： T3VAL 可递增计数或递减计数。定时器3采用内核时钟或低功耗 32.768 kHz振荡器(预分频系数为1、16、256或32768)作为其 地址： 0xFFFF0384 时钟源。 默认值 ： 0xFFFF 定时器3有一个事件捕捉寄存器(T3CAP)，它可以被选定的 访问类 型： 只读 IRQ中断源初始断言所触发。中断触发时，定时器的当前 功能： T3VAL是一个16位寄存器，可用于保存 值将被复制到T3CAP内，与此同时，定时器继续运行。此 定时器3的当前值。 功能可用来更精确地判断事件断言。 定时器3接口有5个寄存器： 定时器3捕捉寄存器 • T3LD、T3VAL和T3CAP均为16位寄存器，用于保存16 名称： T3CAP 位无符号整数。T3VAL和T3CAP均为只读寄存器。 地址： 0xFFFF0390 • T3CLRI是一个8位寄存器。向其中写入任意值就可以清 除中断。 默认值 ： 0x0000 • T3CON是配置寄存器，如表83所示。 访问类 型： 只读 定时器3载入寄存器 功能： 这是一个16位寄存器，用于保存使能 名称： T3LD IRQ事件所捕捉的16位数值。 地址： 0xFFFF0380 定时器3控制寄存器 默认值： 0x0000 名称： T3CON 访问类 型： 读、写 地址： 0xFFFF0388 功能： T3LD是一个16位寄存器，它保存载入计 默认值 ： 0x00000000 数器的16位数值。 访问类 型： 读、写 定时器3清除寄存器 功能： 该32位寄存器用于设置定时器3的工作 名称： T3CLRI 模式。 地址： 0xFFFF038C 访问类 型： 只写 功能： 通过用户代码向该8位只写寄存器写入 任意值，可以清除中断。 Rev. E | Page 74 of 108

ADuC7060/ADuC7061 表83. T3CON 寄存器位功能描述 位 名称 描述 31:18 保留。 17 T3CAPEN 事件使能位。 用户置1，可使能对事件的实时捕捉。 用户清0，可禁用对事件的实时捕捉。 16:12 T3CAPSEL 事件选择范围(0至17)。事件如表78所示。 11 保留。 10:9 T3CLKSEL 时钟选择。 [00] = 32.768 kHz振荡器。 [01] = 10.24 MHz/CD。 [10] = 10.24 MHz。 [11] = 保留。 8 T3DIR 递增计数。 用户置1，可将定时器3的计数方式设定为递增计数。 用户清0，可将定时器3的计数方式设定为递减计数(默认)。 7 T3EN 定时器3使能位。 用户置1，可使能定时器3。 用户清0，可禁用定时器3(默认)。 6 T3MOD 定时器3工作模式。 用户置1，选择周期模式。 用户清0，选择自由模式(默认模式)。 5:4 保留。 3:0 T3SCALE 预分频器。 [0000] = 时钟源/1(默认)。 [0100] = 时钟源/16。 [1000] = 时钟源/256。 [1111] = 时钟源/32768。 Rev. E | Page 75 of 108

ADuC7060/ADuC7061 脉宽调制器 脉宽调制器概述 PWMxCOMx 寄存器用于控制在各种模式下改变PWM输出 ADuC7060/ADuC7061集成了一个6通道脉宽调制器(PWM) 状态的时间点。第一对PWM输出示例(PWM0和PWM1)如 接口。PWM输出即可用于驱动H桥或也可作为标准PWM 图26所示。 输出。上电后，PWM输出的默认为H桥。这可以确保在默 HIGH SIDE 认状态下电机是关闭的。在标准PWM模式下，从三对 (PWM0) PWM引脚内输出信号。用户既可以控制每一对输出引脚 的工作周期，又可以单独控制每一个输出端的占空比。 LOW SIDE (PWM1) 表84. PWM 寄存器 寄存器名称 描述 PWM0COM2 PWMCON PWM控制。 PWM0COM0 用于比较PWM输出0和PWM输出1的比较 PWM0COM1 寄存器0。 PWM0COM0 PWM0COM1 用于比较PWM输出0和PWM输出1的比较 PWM0COM2 寄用存于器比1较。PWM输出0和PWM输出1的比较 PWM0LEN 07079-020 寄存器2。 图26. PWM时序 PWM0LEN 用于PWM输出0和PWM输出1的频率控制。 通过PWMCON，可将PWM时钟频率设定为以下值之一： PWM1COM0 用于比较PWM输出2和PWM输出3的比较 UCLK除以2/4/8/16/32/64/128/256。PWMxLEN用于设定 寄存器0。 PWM周期长度。 PWM1COM1 用于比较PWM输出2和PWM输出3的比较 寄存器1。 PWM波形由16位定时器的计数值和比较寄存器的内容来 PWM1COM2 用于比较PWM输出2和PWM输出3的比较 决定，如图26所示的PWM0和PWM1的波形。 寄存器2。 PWM1LEN 用于PWM输出2和PWM输出3的频率控制。 当定时器计数值达到PWM0LEN时，低端波形(PWM1)变为 PWM2COM0 用于比较PWM输出4和PWM输出5的比较 高电平；当定时器计数值达到PWM0COM2内所保存的数 寄存器0。 值或者当高端波形(PWM0)变为低电平时，PWM1变为低 PWM2COM1 用于比较PWM输出4和PWM输出5的比较 寄存器1。 电平。 PWM2COM2 用于比较PWM输出4和PWM输出5的比较 当定时器计数值达到PWM0COM0内所保存的数值时，高 寄存器2。 端波形(PWM0)变为高电平；当定时器计数值达到 PWM2LEN 用于PWM输出4和PWM输出5的频率控制。 PWMCLRI PWM中断清除寄存器。 PWM0COM1内所保存的数值时，PWM0变为低电平。 PWMCON控制寄存器 名称： PWMCON 地址： 默认值： 访问类型： 读、写 功能： 该16位寄存器用于设置PWM输出。 Rev. E | Page 76 of 108

ADuC7060/ADuC7061 表85. PWMCON 寄存器位功能描述 位 名称 描述 15 保留 该位为保留位。不可对该位进行写操作。 14 Sync 使能PWM同步功能。 用户置1，那么，当检测到P1.2/SYNC引脚上的由高到低变换后，所有PWM计数器将在下一个时钟沿复位。 用户置0，则可以忽略在P1.2/SYNC引脚上发生的高低变换。 13 PWM5INV 用户置1，可以将PWM5反相。 用户清0，PWM5在正常模式下工作。 12 PWM3INV 用户置1，可以将PWM3反相。 用户清0，PWM3在正常模式下工作。 11 PWM1INV 用户置1，可以将PWM1反相。 用户清0，PWM1在正常模式下工作。 10 PWMTRIP 用户置1，可使能PWM触发中断。当PWM触发中断(P1.3/TRIP引脚)处于低电平时，PWMEN位被清0，且产生中断。 用户清0，可禁用PWMTRIP中断。 9 ENA 当HOFF = 0且HMODE = 1时，该位可用。注意：该位仅在H桥模式下有效。 用户置1，可使能PWM输出。 用户清0，可禁用PWM输出。 如HOFF = 1且HMODE = 1，参见表86。 8:6 PWMCP[2:0] PWM时钟预分频器位。设置UCLK分频数。 [000] = UCLK/2。 [001] = UCLK/4。 [010] = UCLK/8。 [011] = UCLK/16。 [100] = UCLK/32。 [101] = UCLK/64。 [110] = UCLK/128。 [111] = UCLK/256。 5 POINV 用户置1，可反相所有PWM输出。 用户清0，则允许正常的PWM输出。 4 HOFF 屏蔽高端。 用户置1，可强制PWM0和PWM2输出高电平信号。这样做的结果是强制PWM1和PWM3输出低电平信号。 用户清0，则允许正常的PWM输出。 3 LCOMP 载入比较寄存器。 用户置1后，在PWM定时器进行从0x00到0x01的下一次变换时，PWMxCOMx的值将被载入内部比较寄存器。 用户清0，以允许使用保存在内部比较寄存器中的数值。 2 DIR 方向控制。 用户置1，则当PWM2和PWM3处于低电平状态时，使能PWM0和PWM1作为输出信号。用户置0，则当 PWM0和PWM1处于低电平状态时，使能PWM2和PWM3作为输出信号。 1 HMODE 启用H桥模式1。 用户置1，以启用H桥模式、使能PWMCON寄存器的位1至位5。 用户清0，以便让PWM在标准模式下工作。 0 PWMEN 用户置1，可使能全部PWM输出。 用户清0，可禁用全部PWM输出。 1 在H桥模式下，HMODE = 1。关于PWM输出选择的说明，见表86。 Rev. E | Page 77 of 108

ADuC7060/ADuC7061 上电后，PWMCON寄存器的默认值为0x0012(HOFF = 1、 寄存器写入任意值，可以清除PWM触发中断。注意：当 HMODE = 1)。在默认状态下，PWM相关的所有GPIO引脚 使用PWM触发中断时，在退出中断服务程序前，将清除 均被设定为在PWM模式下工作(见表86)。通过向PWMCLRI PWM中断。这样可以防止同时产生多个中断。 表86. PWM输出选择 PWMCON 寄存器 1 PWM输出2 ENA HOFF POINV DIR PWM0 PWM1 PWM2 PWM3 0 0 X X 1 1 1 1 X 1 X X 1 0 1 0 1 0 0 0 0 0 HS1 LS1 1 0 0 1 HS1 LS1 0 0 1 0 1 0 HS1 LS1 1 1 1 0 1 1 1 1 HS1 LS1 1 X表示无关。 2 HS = 高端；LS = 低端。 表87. 比较寄存器 名称 地址 默认值 访问类 型 PWM0COM0 0xFFFF0F84 0x0000 读/写 PWM0COM1 0xFFFF0F88 0x0000 读/写 PWM0COM2 0xFFFF0F8C 0x0000 读/写 PWM1COM0 0xFFFF0F94 0x0000 读/写 PWM1COM1 0xFFFF0F98 0x0000 读/写 PWM1COM2 0xFFFF0F9C 0x0000 读/写 PWM2COM0 0xFFFF0FA4 0x0000 读/写 PWM2COM1 0xFFFF0FA8 0x0000 读/写 PWM2COM2 0xFFFF0FAC 0x0000 读/写 Rev. E | Page 78 of 108

ADuC7060/ADuC7061 PWM0COM0比较寄存器 PWM1COM0比较寄存器 名称： PWM0COM0 名称： PWM1COM0 地址： 0xFFFF0F84 地址： 0xFFFF0F94 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM0输出引脚变为高电平。 的计数值时，PWM2输出引脚变为高电平。 PWM0COM1比较寄存器 PWM1COM1比较寄存器 名称： PWM0COM1 名称： PWM1COM1 地址： 0xFFFF0F88 地址： 0xFFFF0F98 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM0输出引脚变为低电平。 的计数值时，PWM2输出引脚变为低电平。 PWM0COM2比较寄存器 PWM1COM2比较寄存器 名称： PWM0COM2 名称： PWM1COM2 地址： 0xFFFF0F8C 地址： 0xFFFF0F9C 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM1输出引脚变为低电平。 的计数值时，PWM3输出引脚变为低电平。 PWM0LEN寄存器 PWM1LEN寄存器 名称： PWM0LEN 名称： PWM1LEN 地址： 0xFFFF0F90 地址： 0xFFFF0FA0 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM1输出引脚变为高电平。 的计数值时，PWM3输出引脚变为高电平。 Rev. E | Page 79 of 108

ADuC7060/ADuC706 1 PWM2COM0比较寄存器 PWM2LEN寄存器 名称： PWM2COM0 名称： PWM2LEN 地址： 0xFFFF0FA4 地址： 0xFFFF0FB0 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM4输出引脚变为高电平。 的计数值时，PWM5输出引脚变为高电平。 PWM2COM1比较寄存器 PWMCLRI寄存器 名称： PWM2COM1 名称： PWMCLRI 地址： 0xFFFF0FA8 地址： 0xFFFF0FB8 默认值： 0x0000 默认值： 0x0000 访问类 型： 读、写 访问类 型： 只写 功能： 当PWM定时器计数达到该寄存器所保存 功能： 向其中写入任意值就可以清除PWM中断 的计数值时，PWM5输出引脚变为低电平。 源。在退出PWM中断服务程序前，必须 对该寄存器进行写操作；否则，将同时产 PWM2COM2比较寄存器 生多个中断。 名称： PWM2COM2 地址： 0xFFFF0FAC 默认值： 0x0000 访问类 型： 读、写 功能： 当PWM定时器计数达到该寄存器所保存 的计数值时，PWM5输出引脚变为低电平。 Rev. E | Page 80 of 108

ADuC7060/ADuC7061 UART串行接口 ADuC7060/ADuC7061集成一个16450兼容的UART 。该 利用小数分频器计算波特率的公式如下： UART是一个全双工通用异步接收器/发送器。UART的作 10.24MHz 用是对从外设接收的数据字符进行串并转换、对从 波特率= (2) N 16×DL×2×(M+ ) ARM7TDMI处接收的数据字符进行并串转换。该UART有 2048 一个小数分频器，能够促进高精度波特率的生成且支持网 N 10.24MHz 络可寻址模式。ADuC7060/ADuC7061的P1.0/IRQ1/SIN/T0 M+ = 2048 Baud Rate×16×DL×2 和P1.1/SOUT引脚支持UART功能。 表89列举 了几种常见波特率值。 串行通信支持异步协议，支持各种字长、停止位以及奇偶 校验生成等选项(在配置寄存器内进行选择)。 表89.利用小数波特率发生器的波特率 波特率 DL M N 实际波特率 百分比误 差 波特率生成 9600 0x21 1 21 9598.55 0.015% ADuC7060/ADuC7061提供两种UART波特率生成模式：正 19,200 0x10 1 85 19,203 0.015% 常450 UART波特率生成模式和ADuC7060/ADuC7061小数分 115,200 0x2 1 796 115,218 0.015% 频器波特率生成模式。 UART寄存器定义 正常450 UART波特率生成 正常456 UART波特率是内核时钟的一个分频，采用COMDIV0 UART接口包括下列11个寄存器： 和COMDIV1寄存器中的值(16位值，分频锁存器(DL))。标 COMTX：8位发送寄存器。 准波特率生成公式为： COMRX：8位接收寄存器。 10.24MHz COMDIV0：分频锁存器(低字节)。 波特率= (1) 16×2×DL COMDIV1：分频锁存器(高字节)。 表88列举了几种常见波特率值。 COMCON0：线路控制寄存器。 COMCON1：线路控制寄存器。 表88.利用标准波特率发生器的波特率 COMSTA0：线路状态寄存器。 波特率 DL 实际波特率 百分比误 差 COMSTA1：线路状态寄存器。 9600 0x21 9696 1.01% COMIEN0：中断使能寄存器。 19,200 0x11 18,824 1.96% COMIID0：中断识别寄存器。 115,200 0x3 106,667 7.41% COMDIV2：16位小数波特率分频寄存器。 ADuC7060/ADuC7061小数分频器 将小数分频器与正常波特率发生器配合使用，可以生成精 COMTX、COMRX和COMDIV0共用相同的地址。当寄存 确、高速的波特率。 器COMCON0的位7清0时，允许访问寄存器COMTX和 COMRX。当寄存器COMCON0或COMCON1的位7置1 FBEN CCLOOCRKE /2 时，允许访问COMDIV0或COMDIV1。 /(M + N/2048) /16DL UART 07079-021 图27. 小数分频器波特率生成 Rev. E | Page 81 of 108

ADuC7060/ADuC706 1 UART发送寄存器。 UART分频锁存器寄存器1 向该8位寄存器(COMTX)写入数据后，允许利用UART发送 该8位寄存器保持控制UART波特率的分频锁存器的最高有 数据。 效字节。 CMTX寄存器 COMDIV1寄存器 名称： COMTX 名称： COMDIV1 地址： 0xFFFF0700 地址： 0xFFFF0704 访问类 型： 只写 默认值 ： 0x00 UART接收寄存器 访问类 型： 读、写 对该8位寄存器进行读操作，以接收UART发送的数据。 UART控制寄存器0 COMRX寄存器 该8位寄存器(COMCON0)与COMCON1配合使用，可控制 UART操作。 名称： COMRX COMCON0寄存器 地址： 0xFFFF0700 名称： COMCON0 默认值 ： 0x00 地址： 0xFFFF070C 访问类 型： 只读 默认值 ： 0x00 UART分频锁存器寄存器0 访问类 型： 读、写 该8位寄存器(COMDIV0)保持控制UART波特率的分频锁存 器的最低有效字节。 COMDIV0寄存器 名称： COMDIV0 地址： 0xFFFF0700 默认值： 0x00 访问类 型： 读、写 Rev. E | Page 82 of 108

ADuC7060/ADuC7061 表90. COMCON0 寄存器位功能描述 位 位 描述 7 DLAB 分频锁存器访问。 用户置1，可允许访问寄存器COMDIV0和COMDIV1。 用户清0，禁止访问寄存器COMDIV0和COMDIV1但允许访问COMRX、COMTX和COMIEN0。 6 BRK 设置断开。 用户置1，可强制发送为0。 用户清0，采用正常模式工作。 5 SP 强制奇偶校验。用户置1，强制奇偶校验为定义值。 如果EPS = 1且PEN = 1，则置1。 如果EPS = 0且PEN = 1，则清0。 4 EPS 偶校验选择位。 置1，以选择偶校验。 清0，以选择奇校验。 3 PEN 奇偶校验使能位。 用户置1，以发送并检查奇偶校验位。 用户清0，则既不发送也不检查奇偶校验。 2 Stop 停止位。 用户置1后，如果字长为5位则传送1.5个停止位；如果字长为6、7或8位，则传送2个停止位。 不论所选停止位的个数是多少，接收器只检查第一个停止位。 用户清0，则在发送的数据中只产生一个停止位。 1:0 WLS 字长选择。 [00] = 5位。 [01] = 6位。 [10] = 7位。 [11] = 8位。 Rev. E | Page 83 of 108

ADuC7060/ADuC7061 UART控制寄存器1 表92. COMSTA0 寄存器位功能描述 该8位寄存器与COMCON0配合使用，可控制UART操作。 位 名称 描述 COMCON1寄存器 7 保留。 6 TEMT COMTX和移位寄存器空状态位。 位: COMCON1 当COMTX和移位寄存器为空时，该位 自动置1。该位指示数据已发送；即移 地址： 0xFFFF0710 位寄存器不再保持数据。 默认值 ： 0x00 如果COMTX被写入数据，该位自动清0。 5 THRE COMTX空状态位。 访问类 型： 读、写 当COMTX为空时，该位自动置1。该位 置1便可向COMTX内写入数据；但前面 表91. COMCON1 寄存器位功能描述 数据可能还未发送，且可能仍保存在 位 名称 描述 移位寄存器内。 7:5 保留位。未使用。 如果COMTX被写入数据，该位自动清0。 4 LOOPBACK 回送。用户置1，使能回送模式。在 4 BI 断开指示符。 回送模式下，发送引脚被强制处于高 当P1.0/IRQ1/SIN/T0引脚处于低电平的 电平的状态。 时间超过最大字长时，该位被置1。 3:2 保留位。未使用。 该位自动清0。 1 RTS 发送请求位。 3 FE 帧错误。 用户置1，可强制RTS输出为0。 当停止位无效时，该位被置1。 用户清0，可强制RTS输出为1。 该位自动清0。 0 DTR 数据终端就绪位。 2 PE 奇偶校验错误。 用户置1，可强制DTR输出为0。 当产生奇偶校验错误时，该位被置1。 用户清0，可强制DTR输出为1。 该位自动清0。 1 OE 溢出错误。 UART状态寄存器0 如当前数据在读取前被覆盖，该位自动 COMSTA0寄存器 置1。 该位自动清0。 位: COMSTA0 0 DR 数据就绪。 地址： 0xFFFF0714 当COMRX满时，该位自动置1。 COMRX读取后，该位清0。 默认值 ： 0x60 访问类 型： 只读 功能： 该8位只读寄存器用于反映UART的 当前状态。 Rev. E | Page 84 of 108

ADuC7060/ADuC7061 UART状态寄存器1 表94. COMIEN0 寄存器位功能描述 COMSTA1寄存器 位 位 描述 位: COMSTA1 7:4 保留。未使用。 3 EDSSI 调制解调器状态中断使能位。 地址： 0xFFFF0718 用户置1后，当COMSTA1[4]或COMSTA1[0] 默认值 ： 0x00 被置1时，允许产生中断。 由用户清0。 访问类 型： 只读 2 ELSI 接收状态中断使能位。 用户置1后，当COMSTA0[3:1]寄存器任一位 功能： COMSTA1为调制解调器状态寄存器。 被置1时，使能中断产生。 表93. COMSTA1 寄存器位功能描述 由用户清0。 1 ETBEI 使能发送缓冲空中断。 位 位 描述 用户置1后，在发送期间，如果缓冲器为空 7:5 保留。未使用。 (即COMSTA0[5]置1)，则使能中断。 4 CTS 清除发送。 由用户清0。 3:1 保留。未使用。 0 ERBFI 使能接收缓冲满中断。 0 DCTS ΔCTS。 用户置1后，在接收期间，当缓冲器满时， 在上一次读取COMSTA1后，如果CTS改变状 使能中断。 态，则DCTS自动置1。 由用户清0。 读取COMSTA1后，该位自动清0。 UART中断识别寄存器0 UART中断使能寄存器0 COMIID0寄存器 COMIEN0寄存器 位: COMIID0 位: COMIEN0 地址： 0xFFFF0708 地址： 0xFFFF0704 默认值 ： 0x01 默认值 ： 0x00 访问类 型： 只读 访问类 型： 读、写 功能： 该8位寄存器用于反映UART中断源。 功能： 该8位寄存器用于使能或禁用单独的UART 中断源。 Rev. E | Page 85 of 108

ADuC7060/ADuC7061 表95. COMIID0 寄存器位功能描述 表96. COMDIV2 寄存器位功能描述 状态位 位 名称 描述 [2:1] 位0 优先级 定义 清除操作 15 FBEN 小数波特率发生器使能位。 00 1 无中断 用户置1，使能小数波特率发生器。 11 0 1 接收线路状态 读取COMSTA0 用户清0，以利用标准450 UART波特率 中断 发生器来生成波特率。 10 0 2 接收缓冲满 读取COMRX 14:13 保留。 中断 12:11 FBM[1:0] M值。当FBM = 0时，M = 4。利用小数 01 0 3 发送缓冲空 将数据写入 分频器计算波特率参见公式2；常见波 中断 COMTX或读取 特率值见表88。 COMIID0 10:0 FBN[10:0] N值。利用小数分频器计算波特率参见 00 0 4 调制解调器 读COMSTA1 公式2；常见波特率值见表88。 状态中断 寄存器 UART小数分频器寄存器 该16位寄存器COMDIV2用于控制ADuC7060/ADuC7061小 数分频器操作。 COMDIV2寄存器 名称： COMDIV2 地址： 0xFFFF072C 默认值 ： 0x0000 访问类 型： 读、写 Rev. E | Page 86 of 108

ADuC7060/ADuC7061 I2C ADuC7060/ADuC7061集成了一个I2C外设，用户可将该设 • 在I2C主机模式下，ADuC7060/ADuC7061允许在一个传 备配置成完全I2C兼容的I2C总线主机或者完全I2C总线兼容 输时序下，从单个从机中连续读取512字节数据。 的从机。引脚SDA和SCL用于数据传输，通过对这两个引 • 总线上的其它器件可以使能时钟延展，这不会给 脚进行“线与”配置，可以在多主机系统中进行仲裁。这两 ADuC7060/ADuC7061带来任何问题。不过， 个引脚需要接外部上拉电阻。上拉电阻的典型电阻值的范 ADuC7060/ADuC7061无法使能时钟延展。 围为4.7 kΩ至10 kΩ。 • 在从机模式下，通过对ADuC7060/ADuC7061进行编 用户可对I2C总线系统内的I2C总线外设进行编程。当发送 程，可以允许其返回一个非应答信号(NACK)。这样， 器不工作时，可随时修改这个ID。用户可以对接口进行配 可以保证在I2C数据传输结束时校验和字节是有效的。 置，以使其响应四个从机地址。 • 在主机模式下，支持总线仲裁。 • 支持内、外部回送，用于I2C硬件测试。 I2C系统的传输过程为：主机在总线处于空闲状态时通过产 • 在主、从机模式下，发送和接收电路均有两字节的FIFO 生起始条件来初始化传输；在初始地址发送期间，主机发 缓存。为用户提供状态位，以便控制上述FIFO缓存。 送从机的地址和数据传输方向(read or write)；如果主机没 有仲裁失效且从机进行了应答，那么开始向从机传输数 I2C功能的外部引脚配置 据；传输会持续到主机发送一个停止条件为止，然后总线 ADuC7060/ADuC7061的P0.1/SCLK/SCL引脚和P0.3/ 进入空闲状态。 MOSI/SDA引脚中支持I2C功能的是P0.1和P0.3。P0.1的功能 在同一时刻，I2C外设无法既作为主机又作为从机。同一个 是传输I2C时钟信号(SCL)，而P0.3的功能是传输I2C数据信 I2C通道不能同时支持主模式和从模式。 号(SDA)。为将P0.1和P0.3用于I2C模式，需将GP0CON0寄 存器的位4和位12分别置1。另外，GP0CON1寄存器的位1 ADuC7060/ADuC7061的I2C接口具备以下特性： 必须为1，以使能I2C模式。 • 支持重复起始条件。在主机模式下，通过对ADuC7060/ 注意：在对GP0CON1寄存器进行写操作前，必须将 ADuC7061进行编程，可以允许ADuC7060/ADuC7061重 GP0KEY1寄存器的值设置为0x7。在对GP0CON1寄存器进 复启动一次。在从机模式下，ADuC7060/ADuC7061可 行写操作之后，必须立刻将GP0KEY2寄存器的值设置为 识别重复起始条件。 0x13。详见下列代码示例： • 在主机和从机模式下，器件可识别7位和10位总线地址。 GP0CON0 = BIT4 + BIT12; // Select SPI/I2C alternative function for P0.1 and P0.3 GP0KEY1 = 0x7; // Write to GP0KEY1 2 GP0CON1 = BIT1; // Select I C functionality for P0.1 and P0.3 GP0KEY2 = 0x13; // Write to GP0KEY2 Rev. E | Page 87 of 108

ADuC7060/ADuC7061 串行时钟生成 I2CID0[7:1] = 地址位[6:0]。 系统中的I2C主机生成发送串行时钟。主机通道经过配置， I2CID1[2:0] = 地址位[9:7]。 可以在快速模式(400 kHz)或标准模式(100 kHz)下工作。 I2CID1[7:3]的值必须为11110b。 I2CDIV 寄存器中的比特率的定义如下： 主机模式 在主机模式下，I2CADR0寄存器用于存储器件的I2C地址。 f fSERIALCLOCK =(2+DIVHU) C+L (K2 + DIVL) 在7位地址模式下，I2CADR0[7:1]用于存储器件地址。 I2CADR0[0]是读/写位。 其中： f 是分频之前的时钟。 在10位地址模式下，10位地址的组成如下： UCLK DIVH是时钟高周期。 I2CADR0[7:3]的值必须为11110b。 DIVL是时钟低周期。 I2CADR0[2:1] = 地址位[9:8]。 因而，如果希望串行时钟为100 kHz，那么 I2CADR1[7:0] = 地址位[7:0]。 应该配置DIVH = DIVL = 0x33 I2CADR0[0]是读/写位。 如果希望串行时 钟为400 kHz, I2C寄存器 应该配置DIVH = 0x0A, DIVL = 0x0F I2C外设接口由19个寄存器组成。其中，9个寄存器只与主 I2CDIV寄存器与DIVH:DIVL相对应。 机相关，9个寄存器只与从机相关，剩下的一个寄存器为 主、从机共用。 I2C总线地址 从机模式 I2C主机寄存器 在从机模式下，I2CID0、I2CID1、I2CID2和I2CID3寄存器 I2CMCON(I2C主机控制寄存器) 包含器件ID。器件将4个I2CIDx寄存器的内容与从总线主 名称： I2CMCON 机处接收的地址字节相比较。为确保寻址准确，每一个ID 地址： 0xFFFF0900 寄存器的7个MSB必须与最先接收到的地址字节的7个MSB 相同。在地址识别过程中，ID寄存器的LSB(发送器的方向 默认值： 0x0000 位)被忽略。 访问类 型：读、写 ADuC7060/ADuC7061还支持10位寻址模式。当I2CSCON 功能： 该16位寄存器用于在主机模式下配置I2C外设。 寄存器的位1(ADR10EN)置1时，在从机模式下，系统支持 10位地址，且将该地址保存在I2CID0寄存器和I2CID1寄存 器之中。10位地址的组成如下： I2CID0[0]：读/写位，不属于I2C地址。 Rev. E | Page 88 of 108

ADuC7060/ADuC7061 表97. I2CMCON 寄存器位功能描述 位 位 描述 15:9 保留。这些位为保留位，不允许向其中写入数据。 8 I2CMCENI I2C发送完成中断使能位。 将该位置1，则当从I2C总线上检测到停止条件时，产生中断。 清除该中断源。 7 I2CNACKENI I2C非应答信号(NACK)接收中断使能位。 置1，则当I2C主机接收到非应答信号时，产生中断。 清除该中断源。 6 I2CALENI I2C仲裁失效中断使能位。 置1，则当I2C主机没有获得对I2C总线的控制权时，产生中断。 清除该中断源。 5 I2CMTENI I2C发送中断使能位。 置1，则当I2C主机完成一个字节的传输后，产生中断。 清除该中断源。 4 I2CMRENI I2C接收中断使能位。 置1，则当I2C主机接收到数据时，产生中断。 用户清0，则在I2C主机接收数据的过程中，禁用中断。 3 保留。应向此位写入0值。 2 I2CILEN I2C内部回送使能位。 该位置1，可以使能回送测试模式。在该模式下，SCL和SDA信号在内部分别与各自的输入信号相连。 用户清0，可禁用回送模式。 1 I2CBD I2C主机撤回禁用位。 置1，可允许器件与另一器件争夺对总线的控制权(即使另一个器件正在产生一个起始条件)。 清0，则在I2C总线释放，执行撤回。 0 I2CMEN I2C主机使能位。 用户置1，使能I2C主机模式。 用户清0，禁用I2C主机模式。 Rev. E | Page 89 of 108

ADuC7060/ADuC706 1 I2CMSTA(I2C主机状态寄存器) 名称： I2CMSTA 地址： 0xFFFF0904 默认值： 0x0000 访问类 型： 只读 功能： 该16位寄存器是主机模式下的I2C状态寄存器。 表98. I2CMSTA 寄存器位功能描述 位 位 描述 15:11 保留。这些位是保留的。 10 I2CBBUSY I2C总线忙碌状态位。 当从I2C总线上检测到起始条件后，该位被置1。 当从I2C总线上检测到停止条件后，该位被清0。 9 I2CMRxFO 主机接收FIFO溢出。 接收FIFO已满后，又有一个字节的数据写入FIFO时，该位被置1。 在其它条件下，该位被清0。 8 I2CMTC I2C发送完成状态位。 当主机与从机之间完成一次传输后，该位被置1。如果I2CMCON寄存器的I2CMCENI位被置1，当该位的值为1时， 产生中断。 清除该中断源。 7 I2CMND I2C主机非应答数据位。 在执行数据写传输过程中，当主机接收到一个非应答条件后，该位被置1。如果I2CMCON寄存器的I2CNACKENI位 被置1，当该位的值为1时，产生中断。 在其它条件下，该位被清0。 6 I2CMBUSY I2C主机忙碌状态位。 当主机忙于处理事务时，该位被置1。 当主机处于就绪状态或者当另一主机取得了总线控制权时，该位被清0。 5 I2CAL I2C仲裁失效状态位。 当I2C主机未获得对I2C总线的控制权时，该位被置1。如果I2CMCON的I2CALENI位被置1，当该位的值为1时，产生 中断。 在其它条件下，该位被清0。 4 I2CMNA I2C主机非应答地址位。 当主机接收到一个与地址对应的非应答条件后，该位被置1。如果I2CMCON寄存器的I2CNACKENI位被置1，当该 位的值为1时，产生中断。 在其它条件下，该位被清0。 3 I2CMRXQ I2C主机接收请求位。 当数据进入接收FIFO后，该位被置1。如果I2CMCON的I2CMRENI位被置1，则产生中断。 在其它条件下，该位被清0。 2 I2CMTXQ I2C主机发送请求位。 如发送FIFO为空或仅包含一个字节且主机已经传输一个地址并执行了写操作，则该位置1。如果I2CMCON寄存器 的I2CMTENI位被置1，当该位被置1时，产生中断。 在其它条件下，该位被清0。 1:0 I2CMTFSTA I2C主机发送FIFO状态位。 [00] = I2C主机发送FIFO为空。 [01] = 在主机发送FIFO中含有1个字节的数据。 [10] = 在主机发送FIFO中含有1个字节的数据。 [11] = I2C主机发送FIFO为空。 Rev. E | Page 90 of 108

ADuC7060/ADuC7061 I2CMRX(I2C主机接收寄存器) I2CMCNT1(I2C主机当前读取计数寄存器) 名称： I2CMRX 名称： I2CMCNT1 地址： 0xFFFF0908 地址： 0xFFFF0914 默认值 ： 0x00 默认值t ： 0x00 访问类 型： 只读 访问类 型： 只读 功能： 该8位寄存器是I2C主机接收寄存器。 功能： 该8位寄存器用于保存在一次读序列中主机 从从机处接收到的字节数。 I2CMTX(I2C主机发送寄存器) I2CADR0(I2C地址0寄存器) 名称： I2CMTX 名称： I2CADR0 地址： 0xFFFF090C 地址： 0xFFFF0918 默认值 ： 0x00 默认值 ： 0x00 访问类 型： 只写 访问类 型： 读、写 功能： 该8位寄存器是I2C主机发送寄存器。 功能： 当主机开始与从机进行通信后，该8位寄存 I2CMCNT0(I2C主机读取计数寄存器) 器用于保存7位从机地址和读/写位。 名称： I2CMCNT0 表100. 7位地址模式下的I2CADR0 寄存器 地址： 0xFFFF0910 位 名称 描述 7:1 I2CADR 这些位包含目标从机的7位地址。 默认值 ： 0x0000 位0为读/写位。 访问类 型： 读、写 0 R/W 当该位置1时，表示需要读指令。 当该位清零时，表示需要写序列。 功能： 该16位寄存器用于保存主机需要从从机中读 取的字节数。 表101. 10位地址模式下的I2CADR0 寄存器 位 名称 描述 7:3 在10位地址模式下，这些位的值必须为 表99. I2CMCNT0 寄存器位功能描述 [11110b]。 位 名称 描述 2:1 I2CMADR 在10位寻址模式下，这些位包含ADDR[9:8]。 15:9 保留。 0 R/W 读/写位。 8 I2CRECNT 当需要从从机处读取的字节数多于256时， 当该位置1时，表示需要读指令。 该位置1。 当该位清零时，表示需要写序列。 当需要从从机处读取的字节数小于等于256 时，该位清0。 7:0 I2CRCNT 这8位所保存的数值为需要从从机处读取的 字节数减1的结果。如果只需要读取1个字 节，则将这些位清0。 Rev. E | Page 91 of 108

ADuC7060/ADuC706 1 I2CADR1(I2C地址1寄存器) I2CDIV(I2C主机时钟控制寄存器) 名称： I2CADR1 名称： I2CDIV 地址： 0xFFFF091C 地址： 0xFFFF0924 默认值 ： 0x00 默认值 ： 0x1F1F 访问类 型： 读、写 访问类 型： 读、写 功能： 该8位寄存器只可用于10位寻址模式。它包 功能： 该寄存器用于控制SCL引脚上由主机产生 含地址的最低有效字节。 的I2C时钟的频率。更多详请,请参见“串行 时钟生成”部分。 表102. 10位地址模式下的I2CADR1 寄存器 表103. I2CDIV 寄存器位功能描述 位 名称 描述 位 名称 描述 7:0 I2CLADR 在10位寻址模式下，这些位包含ADDR[7:0]。 15:8 DIVH 这些位用于控制SCL高电平周期的持续时间。 7:0 DIVL 这些位用于控制SCL低电平周期的持续时间。 I2C从机寄存器 I2CSCON(I2C从机控制寄存器) 名称： I2CSCON 地址： 0xFFFF0928 默认值 ： 0x0000 访问类 型： 读、写 功能： 该16位寄存器用于在从机模式下配置I2C 外设。 Rev. E | Page 92 of 108

ADuC7060/ADuC7061 表104.I2CSCON 寄存器位功能描述 位 名称 描述 15:11 保留位。 10 I2CSTXENI 从机发送中断使能位。 将该位置1，则当从机发送一个字节后，产生中断。 清除该中断源。 9 I2CSRXENI 从机接收中断使能位。 将该位置1，则当从机接收到数据后，产生中断。 清除该中断源。 8 I2CSSENI I2C停止条件检测中断使能位。 将该位置1，则当从I2C总线上检测到停止条件时，产生中断。 清除该中断源。 7 I2CNACKEN I2C非应答使能位。 将该位置1，则对传输序列中的下一字节不作出应答。 将该位清0，可允许硬件对应答/非应答序列进行控制。 6 保留。应向此位写入0值。 5 I2CSETEN I2C发送前中断使能位。 将该位置1，则允许在读位发送的过程中，在SCL正向沿之后立刻产生发送请求中断。 将该位置1，则允许在读位发送的过程中，在SCL负向沿之后立刻产生发送请求中断。 4 I2CGCCLR I2C广播状态与ID清除位。 向该位写入1，可清除I2CSSTA寄存器中的呼叫状态与ID位。 在其它状况下，该位被清0。 3 I2CHGCEN 硬件广播使能位。当该位和位2置1时，如果已接收到一个广播信号(地址为0x00)和1字节数据，器件将对接收 寄存器中的数据和I2CALT中的数据进行比较。如果数据匹配，器件接收到一个硬件广播。这个功能主要用于 当器件需要紧急呼叫一个主机而又不知道呼叫哪一个时，这是“对可能相关的主机”的呼叫。ADuC7060/ ADuC7061可监视这些地址。故器件需将自己的地址嵌入到消息中。所有的主机都会侦听这些消息，然后其中 合适的主机会同这个器件连接进行需要的操作。根据2000年1月的I2C总线规范，I2CALT寄存器的LSB应该始终 写入1。 2 I2CGCEN 广播使能位。将该位置1，可以让从机为I2C广播发送有效应答，写地址0x00。然后器件将识别一个数据位。 如果器件接收到的数据是0x06，即由硬件复位和对从机地址的可编程部分进行写操作，那么，根据2000年1 月的I2C总线规范，此时I2C接口复位。这个命令可用于复位整个I2C系统。如果接收到的数据为0x04，即由硬件 对从机地址可编程部分进行写操作，则当产生任一广播后，广播中断状态位被置位。在复位后，用户必须通 过重新对器件地址进行编程来进行恰当的操作。 1 ADR10EN I2C 10位地址模式。 将该位置1，以启用10位地址模式。 将该位清0，以启用正常地址模式。 0 I2CSEN I2C从机使能位。 用户将该位置1，使能I2C从机模式。 清0，禁用I2C从机模式。 Rev. E | Page 93 of 108

ADuC7060/ADuC706 1 I2CSSTA(I2C从机状态寄存器) 名称： I2CSSTA 地址： 0xFFFF092C 默认值 ： 0x0000 访问类 型： 读、写 该16位寄存器是从机模式下的I2C状态寄存器。 表105. I2CSSTA 寄存器位功能描述 位 名称 描述 15 保留位。 14 I2CSTA 当检测到匹配地址后面的起始条件并接收了起始字节(0x01)后，或者当产生了一个广播且接收到广播的代码 0x00后，该位被置1。 当接收到停止条件后，该位清0。 13 I2CREPS 检测到重复起始条件时，将该位置1。 接收到停止条件后，该位清0。I2CSSTA寄存器度数将该位也清0。 12:11 I2CID[1:0] I2C地址匹配寄存器。这些位用于表示哪个I2CIDx寄存器与接收到的地址相匹配。 [00] = 接收到的地址与I2CID0相匹配。 [01] = 接收到的地址与I2CID1相匹配。 [10] = 接收到的地址与I2CID2相匹配。 [11] = 接收到的地址与I2CID3相匹配。 10 I2CSS 起始检测位后的I2C停止条件。 检测到起始位和匹配地址后，如检测到停止位，则该位置1。如果I2CSCON的I2CSSENI位置1，则产生中断。 读该寄存器，该位清0。 9:8 I2CGCID[1:0] I2C广播ID位。 [00] = 未收到广播。 [01] = 广播复位和程序地址。 [10] = 通用程序地址。 [11] = 广播匹配可供选择的ID。 注意：无法通过广播复位命令来清除这些位。 通过向I2CSCON的I2CGCCLR位写入1，可清除这些位。 7 I2CGC I2C广播状态位。 从机接收到任何类型的广播命令后，该位置1。从机接收到复位命令后，寄存器返回各自的默认状态。从机 接收到硬件广播命令后，接收FIFO将保存命令的第2个字节，它可以与I2CALT寄存器的值进行比较。 通过向I2CSCON的I2CGCCLR位写入1，可将该位清0。 6 I2CSBUSY I2C从机忙碌状态位。 从机接收到起始条件后，该位置1。 发生下列情形之一，硬件会自动清除该位：如接收到的地址与I2CIDx寄存器的内容不匹配，从机收到停止 条件，或重复起始地址与I2CIDx寄存器的内容不匹配。 5 I2CSNA I2C从机非应答数据位。 从机发出非应答信号以响应总线地址时，该位被置1。在下列条件下，该位被断言：从机因发送FIFO内无数据 而返回一非应答信号，或者I2CSCON寄存器的I2CNACKEN位被置位。 在其它条件下，该位被清0。 4 I2CSRxFO 从机接收FIFO溢出。 接收FIFO已满后，又有一个字节的数据写入FIFO时，该位被置1。 在其它条件下，该位被清0。 3 I2CSRXQ I2C从机接收请求位。 从机的接收FIFO不为空时，该位被置1。I2CSCON寄存器的I2CSRXENI位置1时，将I2CSRXQ置1，将产生中断。 通过对接收FIFO执行读操作或清除操作，该位清0。 Rev. E | Page 94 of 108

ADuC7060/ADuC7061 位 名称 描述 2 I2CSTXQ I2C从机发送请求位。 从机接收到一个匹配的地址并执行读操作后，该位被置1。如果I2CSCON寄存器的I2CSETEN位清0，则在 读位发送的过程中，SCL负向沿之后，I2CSTXQ的值立即被置1。如果I2CSCON寄存器的I2CSETEN位置1， 则在读位发送的过程中，SCL正向沿之后，I2CSTXQ的值立即被置1。I2CSCON寄存器的I2CSTXENI位置1 时，将I2CSTXQ置1，将产生中断。 在其它条件下，该位被清0。 1 I2CSTFE I2C从机FIFO下溢状态位。 主机要求从机发送数据时，如果发送FIFO为空，则该位变为高电平。在读位操作期间，在SCL上升沿对 该位进行断言。 在其它条件下，该位被清0。 0 I2CETSTA I2C从机传输前FIFO状态位。 如果I2CSCON寄存器的I2CSETEN位清0 ，则当从机发送FIFO为空时，I2CETSTA变为高电平。如果 I2CSCON寄存器的I2CSETEN位置1，则在写位发送的过程中，该位在SCL正向沿出现后立即变为高电平。 在一次传输过程中，该位只能被断言一次。 对该位执行读操作后，该位被清0。 I2CSRX(I2C从机接收寄存器) I2CALT(I2C硬件广播识别寄存器) 名称： I2CSRX 名称： I2CALT 地址： 0xFFFF0930 地址： 0xFFFF0938 默认值 ： 0x00 默认值 ： 0x00 访问类 型： 只读 访问类 型： 读、写 功能： 该8位寄存器是I2C从机接收寄存器。 功能： I2CSCON寄存器的位3置1时，8位的 I2CALT寄存器可用于识别硬件广播。主 I2CSTX(I2C从机发送寄存器) 机无法为从机生成地址，相反，从机必须 名称： I2CSTX 为主机生成地址时，该寄存器便可以发挥 地址： 0xFFFF0934 它的作用了。 默认值 ： 0x00 I2CIDx(I2C从机ID寄存器) 访问类 型： 只写 名称： I2CIDx 功能： 该8位寄存器是I2C从机发送寄存器。 地址： 0xFFFF093C = I2CID0 0xFFFF0940 = I2CID1 0xFFFF0944 = I2CID2 0xFFFF0948 = I2CID3 默认值 ： 0x00 访问类 型： 读、写 功能： 功能：通过编程，可在这些8位寄存器内 编程从机的I2C总线ID。详情请参见对I2C 总线地址部分的说明。 Rev. E | Page 95 of 108

ADuC7060/ADuC706 1 I2C公共寄存器 表106. I2CFSTA 寄存器位功能描述 I2CFSTA(I2C FIFO状态寄存器) 位 名称 描述 名称： I2CFSTA 15:10 保留位。 9 I2CFMTX 将该位置1，以清除主机发送FIFO。 地址： 0xFFFF094C 8 I2CFSTX 将该位置1，以清除从机发送FIFO。 默认值 ： 0x0000 7:6 I2CMRXSTA I2C主机接收FIFO状态位。 [00] = FIFO为空。 访问类 型： 读、写 [01] = FIFO字节写入。 功能： 该16位寄存器用于存储在主、从机模 [10] = FIFO中有1字节数据。 [11] = FIFO已满。 式下接收/发送FIFO的状态。 5:4 I2CMTXSTA I2C主机发送FIFO状态位。 [00] = FIFO为空。 [01] = FIFO字节写入。 [10] = FIFO中有1字节数据。 [11] = FIFO已满。 3:2 I2CSRXSTA I2C从机接收FIFO状态位。 [00] = FIFO为空。 [01] = FIFO字节写入 [10] = FIFO中有1字节数据 [11] = FIFO已满 1:0 I2CSTXSTA I2C从机发送FIFO状态位。 [00] = FIFO为空。 [01] = FIFO字节写入。 [10] = FIFO中有1字节数据。 [11] = FIFO已满。 Rev. E | Page 96 of 108

ADuC7060/ADuC7061 串行外设接口 ADuC7060/ADuC7061片内集成了一个完整的硬件串行外 在从机模式下，可对SPICON寄存器进行设置，以配置预 设接口(SPI)。SPI是一个工业标准同步串行接口，允许同 期输入时钟的相位和极性。从机可以从外部主机处接收数 时双向传输8位数据(即，全双工)，最大比特率可达5.12 Mbps。 据(速率可达5.12 Mbps)。 该SPI端口可配置为主机或从机操作，一般由4个引脚组 在主机或从机模式下，在SCLK信号的一个沿启动数据发 成：MISO、MOSI、SCLK和SS。 送，在该信号的另一个沿启动数据采样。因此，从机时钟 的极性和相位必须与主机的配置一致。 MISO(主机输入，从机输出)引脚 在主模式下，MISO引脚被配置为输入；在从模式下，配 从机选择(P0.0/SS)输入引脚 置为输出。主机上的MISO线路(数据输入)应与从机内的 在SPI从机模式时，在P0.0/SS引脚上断言SS，可启动一次数 MISO线路(数据输出)相连。传输的数据均为以字节宽(8位) 据传输。该引脚为一个低电平有效信号。然后，SPI端口开 为单位的串行数据，最高有效位最先被传输。 始发送和接收8位数据，直到发送结束时为止，此时SS无 效。在从机模式下，SS总是输入。 MOSI(主机输出，从机输入)引脚 在主模式下，MISO引脚被配置为输出，在从模式下，配 在SPI主机模式下，SS是低电平有效输出信号。传输开始 置为输入。主机上的MOSI线路(数据输出)应与从机内的 后，它自动断言；传输完成后，它自动无效。 MOSI线路(数据输入)相连。传输的数据均为以字节宽(8位) SPI功能的外部引脚配置 为单位的串行数据，最高有效位最先被传输。 ADuC7060/ADuC7061器件的SPI引脚由P0[0:3]引脚实现。 SCLK(串行时钟输入/输出)引脚 • P0.0/SS：从机片选引脚。在从机模式下，该引脚作为输入 主机串行时钟(SCL)用于在MOSI SCLK周期内同步发送和接 引脚，必须通过主机将其驱动为低电平。在主机模式下， 收数据。所以，每隔8个SCLK周期，芯片发送/接收一个字 该引脚为输出引脚。当传输开始后，该引脚的电平为低 节。在主机模式下，SCLK引脚配置成输出，而在从机模式 电平，当传输完成后，该引脚的电平为高电平。 下，配置成输入。 • P0.1/SCLK/SCL：SCLK引脚。 在主机模式下，时钟的极性和相位由SPICON寄存器控 • P0.2/MISO：主机输入、从机输出(MISO)引脚。 制，SPIDIV寄存器的值决定了比特率。比特率的计算公式 • P0.3/MOSI/SDA：主机输出、从机输入(MOSI)引脚。 如下： 为了在SPI模式下对P0.0至P0.3进行配置，必须将GP0CON0 f 寄存器的位0、4、8、12分别置1。GP0CON1寄存器的位1 f = UCLK SERIALCLOCK 2×(1+SPIDIV) 必须置1。注意：向GP0CON1内写入数据前，必须先将 GP0KEY1寄存器的值设置为0x7。在对GP0CON1寄存器进 SPI时钟的最高频率与时钟分频器位无关。 行写操作之后，必须立刻将GP0KEY2寄存器的值设置为 0x13。详见下列代码示例： GP0CON0 = BIT0 + BIT4 + BIT8 + BIT12; //Select SPI/I2C alternative function for P0[0...3] GP0KEY1 = 0x7; //Write to GP0KEY1 GP0CON1 &=~ BIT1; //Select SPI functionality for P0.0 to P0.3 GP0KEY2 = 0x13; //Write to GP0KEY2 Rev. E | Page 97 of 108

ADuC7060/ADuC7061 SPI寄存器 下列寄存器寄存器可用来控制SPI接口：SPISTA、SPIRX、SPITX、SPIDIV和SPICON。 SPI状态寄存器 SPISTA寄存器 名称： SPISTA 地址： 0xFFFF0A00 默认值 ： 0x00000000 访问类 型： 只读 功能： 该32位寄存器用于存储主、从机模式下SPI接口的状态。 表107. SPISTA 寄存器位功能描述 位 名称 描述 15:12 保留位。 11 SPIREX SPI接收FIFO过剩字节存在。接收FIFO中的字节的个数超过由SPICON寄存器中的SPIMDE位规定的个数后， SPIREX被置1。 FIFO中的字节的个数不超过由SPICON寄存器中的SPIMDE位规定的个数时，该字节被清0。 10:8 SPIRXFSTA[2:0] SPI接收FIFO状态位。 [000] = 接收FIFO为空。 [001] = FIFO内有1个有效字节。 [010] = FIFO内有2个有效字节。 [011] = FIFO内有3个有效字节。 [100] = FIFO内有4个有效字节。 7 SPIFOF SPI接收FIFO溢出状态位。 接收FIFO已满，再一次向该FIFO内写入数据时，该位被置1。除非SPICON寄存器的SPIRFLH位置1，否则该 位被置1将产生一个中断。 读取SPISTA寄存器的内容后，该位被清0。 6 SPIRXIRQ SPI接收IRQ状态位。 产生接收中断时，该位被置1。SPICON寄存器的SPITMDE位置1时，在接收到所需字节数后，SPIRXIRQ位被 置1。 读取SPISTA寄存器的内容后，该位被清0。 5 SPITXIRQ SPI发送IRQ状态位。 产生发送中断时，该位被置1。SPICON寄存器的SPITMDE位置1时，在发送所需字节数后，SPITXIRQ位被 置1。 读取SPISTA寄存器的内容后，该位被清0。 4 SPITXUF SPI发送FIFO下溢。 启动了一次发送操作且发送FIFO内没有有效数据时，该位被置1。除非SPICON寄存器的SPITFLH位置1， 否则该位被置1将产生一个中断。 读取SPISTA寄存器的内容后，该位被清0。 3:1 SPITXFSTA[2:0] SPI发送FIFO状态位。 [000] = 发送FIFO为空。 [001] = FIFO内有1个有效字节。 [010] = FIFO内有2个有效字节。 [011] = FIFO内有3个有效字节。 [100] = FIFO内有4个有效字节。 0 SPIISTA SPI中断状态位。 SPI中断发生时，该位被置1。 读取SPISTA寄存器的内容后，该位被清0。 Rev. E | Page 98 of 108

ADuC7060/ADuC7061 SPI接收寄存器 表108. SPIDIV MMR位功能描述 SPIRX寄存器 位 描述 名称： SPIRX 7:6 保留 5:0 SPI波特率设置： 地址： 0xFFFF0A04 f = fUCLK 默认值 ： 0x00 SERIALCLOCK 2×(1+SPIDIV) 访问类 型： 只读 SPI控制寄存器 SPICON寄存器 功能： 该8位寄存器是SPI接收寄存器。 名称： SPICON SPI发送寄存器 地址： 0xFFFF0A10 SPITX寄存器 名称： SPITX 默认值 ： 0x0000 地址： 0xFFFF0A08 访问类 型： 读/写 默认值：v 0x00 功能： 该16位寄存器用于在主机和从机模式下配置 SPI外设。 访问类 型： 只写 功能： 该8位寄存器是SPI发送寄存器。 SPI波特率选择寄存器 SPIDIV寄存器 名称： SPIDIV 地址： 0xFFFF0A0C 默认值 ： 0x1B 访问类 型： 只写 功能： 该8位寄存器是SPI波特率选择寄存器。 Rev. E | Page 99 of 108

ADuC7060/ADuC7061 表109. SPICON 寄存器位功能描述 位 名称 描述 15:14 SPIMDE SPI IRQ模式位。在发送过程中发生发送/接收中断时，这些位被置1。 [00] = 发送完1个字节后，产生发送中断。FIFO接收到一个或一个以上字节后，产生接收中断。 [01] = 发送完2个字节后，产生发送中断。FIFO接收到两个或两个以上字节后，产生接收中断。 [10] = 发送完3个字节后，产生发送中断。FIFO接收到三个或三个以上字节后，产生接收中断。 [11] = 发送完4个字节后，产生发送中断。接收FIFO空间已满或有4个字节数据后，产生接收中断。 13 SPITFLH SPI发送FIFO清除使能位。 将该位置1，以清除发送FIFO。该位无法将其本身清0；需要一个单次清除操作时，应将该位置1。如果该位 的值总保持为1，那么，发送0x00还是最后被发送的数值取决于SPIZEN位的值。该位为1时，无法对发送FIFO 进行写操作。 将该位清0，可以禁用发送FIFO清除。 12 SPIRFLH SPI接收FIFO清除 使能位。 将该位置1，以清除接收FIFO。该位无法将其本身清0；需要一个单次清除操作时，应将该位置1。该位被置1 后，所有向接收FIFO写数据的操作将被忽略，且系统不产生中断。如果SPIRFLH = 1、SPITMDE = 0，对接收 FIFO执行读操作可以启动一次数据传输。 将该位清0，可以禁用接收FIFO清除。 11 SPICONT 连续发送使能。 用户置1可以使能连续发送功能。在主机模式下，主机连续发送数据，直到发送寄存器内无有效数据为止。 SS被置位后，在每一次8位串行传输期间，如发送寄存器不为空，SS可始终保持有效。 将该位清0，可禁用连续发送功能。 每一次发送8位串行数据。 如果SPITX寄存器中存在有效数据，那么在一个串行时钟停转周期后会重新开始发送数据。 10 SPILP 回送使能位 。 将该位置1，以便将MISO连接到MOSI，用于测试软件。 将该位清0，以返回正常模式。 9 SPIOEN 从机MISO输 出使能位。 将该位置1，以便让MISO在正常模式下工作。 将该位清0，可禁用MISO引脚上的输出驱动。该位被清0后，MISO引脚变为开漏极。 8 SPIROW SPIRX上溢覆盖使能。 用户置1，则新接收到的串行数据将覆盖接收寄存器中的有效数据。 用户清0，则新接收到的串行数据会被丢弃。 7 SPIZEN 发送FIFO为空时，SPI发送0。 将该位置1，则在发送FIFO无有效数据时，SPI发送0x00。 将该位清0，则在发送FIFO无有效数据时，SPI发送最后一次发送的数值。 6 SPITMDE SPI传输和中断模式。 用户置1，以启动数据传输，同时向SPITX寄存器写入数据。发送FIFO为空时，产生中断。 用户清0，以启动数据传输，同时从SPI寄存器中读取数据。接收FIFO为空时，产生中断。 5 SPILF LSB先发送使能位。 用户置1，先发送LSB。 用户清0，先发送MSB。 4 SPIWOM SPI线或模式使能位。 将该位置1，使能开漏极数据输出。数据输出引脚需要外部上拉电阻。 将该位清0，启动正常输出模式。 3 SPICPO 串行时 钟极性模式位。 用户置1，则串行时钟空闲时高电平。 用户清0，则串行时钟空闲时低电平。 2 SPICPH 串行时钟相位模式位。 用户置1，串行时钟脉冲出现在每一个串行位发送的起始位置。 用户清0，串行时钟脉冲出现在每一个串行位发送的末尾。 Rev. E | Page 100 of 108

ADuC7060/ADuC7061 位 名称 描述 1 SPIMEN 主机模式使能位。 用户置1，使能主机模式。 用户清0，使能从机模式。 0 SPIEN SPI使能位。 用户置1，使能SPI。 用户清0，禁用SPI。 Rev. E | Page 101 of 108

ADuC7060/ADuC706 1 GPIO ADuC7060/ADuC7061共有16个双向通用输入/输出(GPIO) ADuC7060/ADuC7061进入节电模式后，GPIO引脚维持各 引脚。一般情况下，通过用户代码设置，许多GPIO引脚可 自原来的状态。 以实现多种功能。在默认的情况下，GPIO引脚在GPIO模 GPIO引脚被分为3组端口总线。 式下工作。所有GPIO引脚都带有一个内部上拉电阻(驱动 电流为1.6 mA)。 表110列出所有GPIO引脚以及它们的备选功能。通过向 GPxCON寄存器的某一位进行写操作，可以启动相应的 所有输入输出引脚的电压均为3.3 V，也就是说，GPIO支持 GPIO引脚的备选功能。 的输入电压为3.3 V。 表110.GPIO多功能引脚的描述 通过GPxCON(包括GP0CON 0)进行配置 端口 引脚 名称 00 01 0 P0.0/SS GPIO SS(SPI从机选择)。 P0.1/SCLK/SCL GPIO SCLK/SCL (串行时钟/SPI时钟)。 P0.2/MISO GPIO MISO(SPI－主机输入/从机输出)。 P0.3/MOSI/SDA GPIO MISO(SPI－主机输出/从机输入)。 P0.4/IRQ0/PWM1 GPIO/IRQ0 PWM1 (PWM输出1)。 P0.5/CTS GPIO CTS(UART清除发送引脚)。 P0.6/RTS GPIO RTS(UART请求发送引脚)。 1 P1.0/IRQ1/SIN/T0 GPIO/IRQ1 SIN(串行输入)。 P1.1/SOUT GPIO SOUT(串行输出)。 P1.2/SYNC GPIO PWM同步(PWM同步输入引脚)。 P1.3/TRIP GPIO PWM触发(PWM触发输入引脚)。 P1.4/PWM2 GPIO PWM2 (PWM输出2)。 P1.5/PWM3 GPIO PWM3 (PWM输出3)。 P1.6/PWM4 GPIO PWM4 (PWM输出4)。 2 P2.0/IRQ2/PWM0/EXTCLK GPIO/IRQ2/EXTCLK PWM0 (PWM输出0)。 P2.1/IRQ3/PWM5 GPIO/IRQ3 PWM5 (PWM输出5)。 GPxCON寄存器 GPxCON是端口x(x为：0、1、2)的控制寄存器，它可以决定端口x中每一个引脚的功能。引脚功能如表112所示。 表111. GPxCON寄存器 名称 地址 默认值 访问类 型 GP0CON0 0xFFFF0D00 0x00000000 读/写 GP1CON 0xFFFF0D04 0x00000000 读/写 GP2CON 0xFFFF0D08 0x00000000 读/写 Rev. E | Page 102 of 108

ADuC7060/ADuC7061 表112. GPxCON 寄存器位功能描述 GPxSET寄存器 位 描述 GPxSET为端口x的数据设置寄存器。 31:30 保留。 29:28 保留。 表115. GPxSET寄存器 27:26 保留。 名称 地址 默认值 访问类 型 25:24 选择P0.6/R TS引脚和P1.6/PWM引脚的功能。 GP0SET 0xFFFF0D24 0x000000XX 写 23:22 保留。 GP1SET 0xFFFF0D34 0x000000XX 写 21:20 选择P0 .5/CTS引脚和P1.5/PWM3引脚的功能。 GP2SET 0xFFFF0D44 0x000000XX 写 19:18 保留。 表116. GPxSET 寄存器位功能描述 17:16 选择P0.4/IR Q0/PWM1引脚和P1.4/PWM2引脚的功能。 15:14 保留。 位 描述 13:12 选择P0.3/M OSI/SDA引脚和P1.3/TRIP引脚的功能。 31:24 保留。 11:10 保留。 23:16 数据端口x设置位。 9:8 选择P0.2/MISO引脚和P1.2/SYNC引脚的功能。 用户置1，则端口x的相应位被置位，同时， 7:6 保留。 GPxDAT寄存器中的相应位也被置位。 5:4 选择P0.1/SCLK/SCL、P1.1/SOUT和P2.1/IRQ3/PWM5 用户清0不会影响数据输出。 引脚的功能。 15:0 保留。 3:2 保留。 1:0 选择P0.0/SS、P1.0/IRQ1/SIN/T0和P2.0/IRQ2/PWM0/ GPxCLR寄存器 EXTCLK引脚的功能。 GPxCLR为端口x的数据清除寄存器。 GPxPAR寄存器 表117. GPxCLR寄存器 通过对GPxPAR寄存器编程，可分别控制端口0、1、2的参 名称 地址 默认值 访问类 型 数。注意：在对GPxDAT 寄存器执行写操作前，必须先对 GP0CLR 0xFFFF0D28 0x000000XX W GPxPAR 寄存器执行写操作。注意：不可禁用P0.2引脚的 GP1CLR 0xFFFF0D38 0x000000XX W 内部上拉电阻。 GP2CLR 0xFFFF0D48 0x000000XX W 表113. GPxDAT寄存器 表118. GPxCLR 寄存器位功能描述 名称 地址 默认值 访问类 型 位 描述 GP0DAT 0xFFFF0D20 0x000000XX R/W 31:24 保留。 GP1DAT 0xFFFF0D30 0x000000XX R/W 23:16 数据端口x清除位。 GP2DAT 0xFFFF0D40 0x000000XX R/W 用户置1，则端口x中的相应位被清0，同时GPxDAT 寄存器的相应位也被清0。 表114. GPxDAT 寄存器位功能描述 用户清0不会影响数据输出。 位 描述 15:0 保留。 31:24 数据传输方向。 用户置1，可以将GPIO引脚配置为输出引脚。 GPxPAR寄存器 用户清0，可以将GPIO引脚配置为输入引脚。 通过对GPxPAR寄存器编程，可分别控制端口0、1、2的参 23:16 端口x数据输出。 数。注意：在对GPxDAT 寄存器执行写操作前，必须先对 15:8 反映复位时端口x引脚的状态(只读)。 GPxPAR 寄存器执行写操作。注意：不可禁用P0.2引脚的 7:0 端口x数据输入(只读)。 内部上拉电阻。 表119. GPxPAR寄存器 名称 地址 默认值 访问类型 GP0PAR 0xFFFF0D2C 0x00000000 R/W GP1PAR 0xFFFF0D3C 0x00000000 R/W GP2PAR 0xFFFF0D4C 0x00000000 R/W Rev. E | Page 103 of 108

ADuC7060/ADuC706 1 表120. GPxPAR 寄存器位功能描述 表122. GP0CON1 寄存器位功能描述 位 名称 描述 位 名称 描述 31:15 保留。 7:2 保 留 这些位总是清0。 23:16 GPL[7:0] 通用输入输出端口引脚功能锁寄存器。 1 SPII2CS 该位决定P0.0至P0.3在I2C模式还是SPI模式 GPL[7:0] = 0：端口处于正常工作状态； EL 下工作。注意：为使该位能够正常工作， GPL[7:0] = 1：如果每一个引脚的相应位均 必须将GP0CON1寄存器位0清0。 为1，那么向GPxCON或GPxDAT的相应位 将该位清0,则P0.0、P0.1、P0.2和P0.3在SPI 写入数据的操作是无效的。 模式下工作。 15:8 GPDS[7:0] 驱动能力配置。该位是可配置的。 将该位置1，则P0.0、P0.1、P0.2和P0.3在 GPDS[x] = 0：最大源电流可达2 mA。 I2C模式下工作。 GPDS[x] = 1：最大源电流可达4 mA。 0 ADCSEL 该位的默认值为0。 7:0 GPPD[7:0] 端口x[7:0]上拉禁用位。 该位决定P0.0至P0.3作为GPIO引脚还是 GPPD[x] = 0：上拉电阻有效。 ADC输入引脚。 GPPD[x] = 1：上拉电阻无效。 将该位置1，则P0.0、P0.1、P0.2和P0.3作 为ADC输入引脚。 GP0CON1控制寄存器 将该位清0，则P0.0、P0.1、P0.2和P0.3作 为数字输入输出引脚。 GP0CON1写入值如下：GP0KEY1 = 0x7，GP0CON1 = 用户 该位的默认值为0。 设定值，GP0KEY2 = 0x13。 名称： GP0CON1 名称 GP0KEY1 地址： 0xFFFF0468 地址： 0xFFFF0464 默认值 ： 0x00 默认值 ： 0xXXXX 访问类 型： 读、写 访问类 型： 只写 功能： 该寄存器用于控制多功能GPIO引脚P0.0、 功能： 如需向GP0CON1寄存器写入数据，必须 P0.1、P0.2和P0.3的功能。 首先通过指令向该寄存器内写入0x07。 表121. GP0CON1写序列 名称： GP0KEY2 名称 值 GP0KEY1 0x7 地址： 0xFFFF046C GP0CON1 用户设定值 默认值 ： 0xXXXX GP0KEY2 0x13 访问类 型： 只写 功能： 如需向GP0CON1寄存器写入数据，必须 首先通过指令向该寄存器内写入0x13。 Rev. E | Page 104 of 108

ADuC7060/ADuC7061 硬件设计考虑 电源 DIGITAL BEAD ANALOG SUPPLY SUPPLY ADuC7060/ADuC7061工作电压范围为2.375 V至2.625 V。模 + – 10µF 10µF 拟电源引脚和数字电源引脚(分别对应AVDD和DVDD)是分 ADuC7060/ 离的，因此，AVDD不受系统DVDD线路上经常出现的干 ADuC7061 AVDD 扰数字信号的影响。在这种模式下，器件可以在分离电源 DVDD 0.1µF 下工作；也就是说，各个电源的电压可以是不同的。例如， 系统的DVDD工作电压为2.6 V，而AVDD电压为2.5 V；反之 0.1µF 亦然。图28是一个典型的分离电源配置。 AGND DIGITAL ANALOG DGND 07079-023 SUPPLY SUPPLY 图29. 外部单电源连接 + + – 10µF 10µF – ADuC7060/ 注意：在图28和图29中，在DVDD处有一个大容值(10 μF) ADuC7061 储能电容，在AVDD处有一个10 μF的电容。此外，在芯片 AVDD DVDD 0.1µF 的每一个AVDD和DVDD引脚都连接了一个小容值(0.1 μF) 电容。在标准的设计中，必须确保包括所有这些电容且电 0.1µF 容量越小的电容越接近AVDD引脚，布线长度也应尽量越 AGND 短越好。这些电容的接地线端直接连接到地平面即可。 DGND 07079-022 注数字意接：地无引论脚在必任须何以时同候一，系A统Du接C地70基60准/A点Du为C基70准61。的 模拟和 图28. 外部双电源连接 除了使用两个分离的电源以外，用户还可以通过在AVDD 最后还要注意一点，当DVDD的电压为1.8 V时，它必须在 和DVDD之间串联一个小电阻和/或磁珠来降低AVDD的噪 128 ms内斜升至2.25 V。这是内部上电复位电路要求必备的 声，然后将AVDD对地单独去偶。图29所示的就是用这种 条件。 方法进行设计的一个示例。使用这种方法，其它模拟电路 (例如：运算放大器、基准电压源)也可以通过AVDD供电。 Rev. E | Page 105 of 108

ADuC7060/ADuC7061 外形尺寸 5.00 BSC SQ 0.60 MAX 0.60 MAX PIN 1 25 32 INDICATOR 24 1 INDICAPTINO R1 BS4C.7 5SQ B0.S5C0 EXPPOADSED 33..6550 SQ 3.35 17 8 16 9 0.50 TOP VIEW 0.40 BOTTOM VIEW 0.25 MIN 1.00 12° MAX 0.80 MAX 0.30 3.50REF 0.65 TYP 0.85 0.80 0.05 MAX FOR PROPER CONNECTION OF 0.02 NOM THE EXPOSED PAD, REFER TO SEATING 0.30 COPL0A.0N8ARITY TFHUEN CPTINIO CNO DNEFSIGCURRIPATTIOIONNS AND PLANE 0.25 0.20 REF SECTION OF THIS DATA SHEET. 0.1C8OMPLIANTTO JEDEC STANDARDS MO-220-VHHD-2 04-13-2012-A 图30. 32引脚LFCSP_VQ封装 5 mm × 5 mm，超薄体 (CP-32-4) 尺寸单位：mm 7.10 0.30 7.00 SQ 0.60 MAX 0.23 6.90 0.60 MAX 0.18 PIN 1 37 48 INDICATOR 36 1 PIN 1 INDICATOR 0.50 66..8755 SQ REF EXPOSED 4.25 6.65 PAD 4.10 SQ 3.95 25 12 0.50 24 13 0.25 MIN TOP VIEW 0.40 BOTTOM VIEW 0.30 5.50 REF 12° MAX 0.80 MAX 1.00 0.85 0.65 TYP FOR PROPER CONNECTION OF 0.80 0.05 MAX TTHHEE EPXINP COOSENDFI GPAUDR,A RTEIOFNE RA NTOD 0.02 NOM FUNCTION DESCRIPTIONS SEATING COPL0A.0N8ARITY SECTION OF THIS DATA SHEET. PLANE 0.20 REF COMPLIANT TO JEDEC STANDARDS MO-220-VKKD-2 06-06-2012-A 图31. 48引脚LFCSP_VQ封装， 7 mm x 7 mm ,超薄体 (CP-48-3) 尺寸单位：mm Rev. E | Page 106 of 108

ADuC7060/ADuC7061 9.20 0.75 9.00 SQ 1.60 0.60 MAX 8.80 0.45 48 37 1 36 PIN 1 7.20 1.45 TOP VIEW 7.00 SQ 1.40 0.20 (PINS DOWN) 6.80 0.09 1.35 7° 3.5° 12 25 00..1055 SPELAANTEING 0C.O08PLA0°NARITY VIEW A 0.5103 240.27 BSC 0.22 LEAD PITCH 0.17 VIEW A ROTATED 90° CCW COMPLIANTTO JEDEC STANDARDS MS-026-BBC 051706-A 图32. 48引脚LQFP封装 (ST-48) 尺寸单位：mm 订购指南 型号1 温度范围 封装描述 封装选项 订购数量 ADuC7060BCPZ32 −40°C至+125°C 48引脚 LFCSP_VQ CP-48-3 ADuC7060BCPZ32-RL −40°C至+125°C 48引脚 LFCSP_VQ CP-48-3 2,500 ADuC7060BSTZ32 −40°C至+125°C 48引脚 LQFP ST-48 ADuC7060BSTZ32-RL −40°C至+125°C 48引脚 LQFP ST-48 2,000 ADuC7061BCPZ32 −40°C至+125°C 32引脚 LFCSP_VQ CP-32-4 ADuC7061BCPZ32-RL −40°C至+125°C 32引脚 LFCSP_VQ CP-32-4 5,000 EVAL-ADuC7060QSPZ ADuC7060 Quick Start Plus开发系统 EVAL-ADuC7061MKZ ADuC7061 Quick Start 评估系统 1 Z = 符合RoHS标准的兼容器件。 Rev. E | Page 107 of 108

ADuC7060/ADuC706 1 注释 ©2009–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D07079sc-0-10/14(E) Rev. E | Page 108 of 108