可供系统立即使用的20位、 ±2LSB INL电压输出DAC AD5790 产品特性 功能框图 单通道20位电压输出DAC，±2 LSB INL VCC VDD VREFP 输出噪声频谱密度：8 nV/√Hz 线增性益误误差差长温期度稳系定数性：：±00.0.11 8L SpBp m/°C IOVCC A1 6.8Rk1Ω 6R.8FkBΩ RFB INV SDIN INPUT 输出电压建立时间：2.5 µs SCLK RESGHISIFTTER 20 DRAEGC 20 2D0-ABCIT VOUT 中间电平毛刺脉冲：3.5 nV-s SYNC AND CONTROL 集成式精密基准电压缓冲器 SDO LOGIC 工作温度范围：−40°C至+125°C LDAC 6kΩ 4 mm x 5 mm LFCSP封装 CLR POWER-ON-RESET 宽电源电压范围：最高达±16.5 V RESET AND CLEAR LOGIC AD5790 35 MHz施密特触发数字接口 DGND VSS AGND VREFN 10239-001 1.8 V兼容数字接口 图1. 应用 表1. 相关器件 医疗仪器 产品型号 说明 测试与测量 AD5791 20位、1 LSB精密DAC 工业控制 AD5780 18位、±1 LSB INL电压输出DAC，缓冲 科学和航空航天仪器 基准输入 AD5781 18位、±1 LSB INL电压输出DAC，非缓 数据采集系统 冲基准输入 数字增益和失调电压调整 AD5760 16位、±0.5 LSB INL电压输出DAC 电源控制 AD5541A/AD5542A 16位、1 LSB精密5 V DAC 概述 AD57901是一款单通道、20位、无缓冲电压输出DAC，采 产品特色 用最高33 V的双极性电源供电。正基准电压输入范围为5 V 1. 20位分辨率 至V – 2.5 V，负基准电压输入范围为V + 2.5 V至0 V。相 2. 宽电源电压范围：最高达±16.5 V DD SS 对精度最大值为±2 LSB，保证工作单调性，差分非线性(DNL) 3. 工作温度范围：至+125 为−1 LSB至+3 LSB。 4. 低噪声：8 nV/√Hz 这款器件采用多功能三线式串行接口，能够以最高35 MHz 5. 低增益误差温度系数：±0.018 ppm/°C 的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、 配套产品 DSP接口兼容。片内提供基准电压缓冲。它内置上电复位 输出放大器缓冲器：AD8675、ADA4898-1、ADA4004-1 电路，确保DAC上电后输出至0 V并保持已知输出阻抗状态， 直到对该器件执行一次有效的写操作为止。禁用特性可将 外部基准源：ADR445、ADR4550 输出置于已定义的负载状态。输出箝位特性可将输出置于 DC-DC设计工具： ADIsimPower™ 已定义的负载状态。 欲了解更多配套产品，请访问AD5790产品页面 1 受美国专利第7,884,747和8,089,380号保护。 Rev. D Document Feedback I nformation furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No Tel: 781.329.4700 ©2011-2013 Analog Devices, Inc. All rights reserved. Tlicraednesem ias rgkrsa anntedd r ebgyi sitmerpelidc atrtaiodne mora ortkhse arrwe itshee u pnrdopere ratnyy o pf athteenirt r oesr ppeactteivnet origwhntes ros.f Analog Devices. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5790 目录 产品特性.........................................................................................1 DAC架构..................................................................................18 应用..................................................................................................1 串行接口..................................................................................18 功能框图.........................................................................................1 独立操作..................................................................................19 概述..................................................................................................1 硬件控制引脚.........................................................................19 产品特色.........................................................................................1 片内寄存器.............................................................................19 配套产品.........................................................................................1 AD5790..........................................................................................23 修订历史.........................................................................................2 上电至0 V................................................................................23 技术规格.........................................................................................3 配置AD5790............................................................................23 时序特性....................................................................................5 DAC输出状态.........................................................................23 绝对最大额定值............................................................................7 输出放大器配置.....................................................................23 ESD警告.....................................................................................7 应用信息.......................................................................................25 引脚配置和功能描述...................................................................8 典型工作电路.........................................................................25 典型性能参数................................................................................9 评估板......................................................................................26 术语................................................................................................17 外形尺寸.......................................................................................27 工作原理.......................................................................................18 订购指南..................................................................................27 修订历史 2013年7月—修订版C至修订版D 更改t测试条件/注释栏和尾注2................................................5 1 删除图4...........................................................................................7 更改引脚11描述............................................................................8 删除“菊花链操作”部分..............................................................19 2012年7月—修订版B至修订版C 更改“配套产品”部分和尾注1.....................................................1 更改“术语”部分...........................................................................18 更改图53.......................................................................................24 增加图55.......................................................................................26 2012年2月—修订版A至修订版B 删除“线性补偿”部分..................................................................24 2011年12月—修订版0至修订版A 更改表1...........................................................................................1 更改表2...........................................................................................4 更改图48.......................................................................................17 更改“DAC寄存器”部分.............................................................21 更改表11.......................................................................................22 更新“外形尺寸”部分..................................................................28 2011年11月—修订版0：初始版 Rev. D | Page 2 of 28

AD5790 技术规格 除非另有说明，V = 12.5 V至16.5 V，V = −16.5 V至−12.5 V，V = 10 V，V = −10 V，V = 2.7 V至+5.5 V，IOV = DD SS REFP REFN CC CC 1.71 V至5.5 V，RL = 空载，C = 空载，所有规格均相对于T 至T 而言。 L MIN MAX 表2. B级1 参数 最小 值 典型 值 最大 值 单位 测试条件/注释 静态性能2 分辨率 20 位 积分非线性误差(相对精度) −2 ±1.2 +2 LSB V = +10 V，V = −10 V，T = 0°C至105°C REFP REFN A −3 ±1.2 +3 LSB V = +10 V，V = −10 V，T = −40°C至 REFP REFN A +105°C −4 ±1.2 +4 LSB V = ±10 V、+10 V和+5 V REFx 差分非线性误差 −1 +2 LSB V = +10 V，V = −10 V，T = 0°C至105°C REFP REFN A −1 +3 LSB V = ±10 V、+10 V和+5 V REFx 长期线性误差稳定性3 0.1 LSB 750小时后，T = 135°C A 满量程误差 −12 ±3.8 +12 LSB V = +10 V，V = −10 V REFP REFN −22 ±2.7 +22 LSB V = 10 V，V = 0 V REFP REFN −40 ±1.8 +40 LSB V = 5 V，V = 0 V REFP REFN −9 ±3.8 +9 LSB V = +10 V，V = −10 V，T = 0°C至105°C REFP REFN A −12 ±2.7 +12 LSB V = 10 V，V = 0 V，T = 0°C至105°C REFP REFN A −22 ±1.8 +22 LSB V = 5 V，V = 0 V，T = 0°C至105°C REFP REFN A 满量程误差温度系数 ±0.026 ppm/°C V = +10 V，V = −10 V REFP REFN 零刻度误差 −19 ±1.3 +19 LSB V = +10 V，V = −10 V REFP REFN −40 ±0.7 +40 LSB V = 10 V，V = 0 V REFP REFN −82 ±0.9 +82 LSB V = 5 V，V = 0 V REFP REFN −8 ±1.3 +8 LSB V = +10 V，V = −10 V，T = 0°C至105°C REFP REFN A −13 ±0.7 +13 LSB V = 10 V，V = 0 V，T = 0°C至105°C REFP REFN A −22 ±0.9 +22 LSB V = 5 V，V = 0 V，T = 0°C至105°C REFP REFN A 零电平误差温度系数 ±0.025 ppm/°C V = +10 V，V = −10 V REFP REFN 增益误差 −19 ±2.3 +19 ppm FSR V = +10 V，V = −10 V REFP REFN −35 ±1.9 +35 ppm FSR V = 10 V，V = 0 V REFP REFN −68 ±0.9 +68 ppm FSR V = 5 V，V = 0 V REFP REFN −9 ±2.3 +9 ppm FSR V = +10 V，V = −10 V，T = 0°C至105°C REFP REFN A −15 ±2.9 +15 ppm FSR V = 10 V，V = 0 V，T = 0°C至105°C REFP REFN A −22 ±0.9 +22 ppm FSR V = 5 V，V = 0 V，T = 0°C至105°C REFP REFN A 增益误差温度系数 ±0.018 ppm/°C V = +10 V，V = −10 V REFP REFN R1、R 匹配 0.015 % FB 输出特性 输出电压范围 V V V REFN REFP 输出电压建立时间 2.5 µs 10 V阶跃至0.02%，使用ADA4898-1缓冲器， 单位增益模式 3.5 µs 500代码阶跃至±1 LSB4 输出噪声频谱密度 8 nV/√Hz 1 kHz，DAC代码 = 中间电平 8 nV/√Hz 10 kHz，DAC代码 = 中间电平 输出电压噪声 1.1 µV p-p DAC编码＝中量程，0.1 Hz至10 Hz带宽 中间电平毛刺脉冲4 14 nV-sec V = +10 V，V = −10 V REFP REFN 3.5 nV-sec V = 10 V，V = 0 V REFP REFN 4 nV-sec V = 5 V，V = 0 V REFP REFN MSB段毛刺脉冲4 14 nV-sec V = +10 V，V = −10 V，参见图42 REFP REFN 3.5 nV-sec V = 10 V，V = 0 V，参见图43 REFP REFN 4 nV-sec V = 5 V，V = 0 V，参见图44 REFP REFN Rev. D | Page 3 of 28

AD5790 B级1 参数 最小 值 典型 值 最大 值 单位 测试条件/注释 输出使能毛刺脉冲 57 nV-sec 消除输出接地箝位时 数字馈通 0.27 nV-sec 直流输出阻抗(正常模式) 3.4 kΩ 直流输出阻抗(输出箝位至接地) 6 kΩ 基准输入 V 输入范围 5 V − 2.5 V REFP DD V 输入范围 V + 2.5 0 V REFN SS 输入偏置电流 −20 −0.63 +20 nA −4 −0.63 +4 T = 0°C至105°C A 输入电容 1 pF V , V REFP REFN 逻辑输入 输入电流5 −1 +1 µA 输入低电压V 0.3 × IOV V IOV = 1.71 V至5.5 V IL CC CC 输入高电压V 0.7 × IOV V IOV = 1.71 V至5.5 V IH CC CC 引脚电容 5 pF 逻辑输出(SDO) 输出低电压V 0.4 V IOV = 1.71 V至5.5 V，吸入1 mA OL CC 输出高电压V IOV − 0.5 V IOV = 1.71 V至5.5 V，流出1 mA OH CC CC 高阻抗漏电流 ±1 µA 高阻抗输出电容 3 pF 电源要求 所有数字输入接DGND或IOV CC V 7.5 V + 33 V DD SS V V − 33 −2.5 V SS DD V 2.7 5.5 V CC IOV 1.71 5.5 V IOV ≤ V CC CC CC I 10.3 14 mA DD I −10 −14 mA SS I 600 900 µA CC IOI 52 140 µA SDO禁用 CC 直流电源抑制比 ±7.5 µV/V ∆V ± 10%，V = −15 V DD SS ±1.5 µV/V ∆V ± 10%，V = 15 V SS DD 交流电源抑制比 90 dB ∆V ± 200 mV，50 Hz/60 Hz，V = −15 V DD SS 90 dB ∆V ± 200 mV，50 Hz/60 Hz，V = 15 V SS DD 1 温度范围：−40°C至+125°C，典型条件：T = +25°C，V = +15 V，V = −15 V，V = +10 V，V = −10 V。 A DD SS REFP REFN 2 通过AD8675ARZ输出缓冲器描述性能。 3 线性误差指INL和DNL两种误差，任一参数经过一定时间后均可能发生规定量的漂移。 4 AD5790配置为单位增益模式，输出端为低通RC滤波器。R = 300 Ω，C = 143 pF(包括输出缓冲器外侧总电容，引脚电容等)。 5 单一逻辑引脚中流过的电流。 Rev. D | Page 4 of 28

AD5790 时序特性 除非另有说明，V = 2.7 V至5.5 V，所有规格均相对于T 至T 而言。 CC MIN MAX 表3. 限值1 参数 IOV = 1.71 V至3.3 V IOV = 3.3 V至5.5 V 单位 测试条件/注释 CC CC t 2 40 28 ns(最小值 ) SCLK周期时间 1 92 60 ns(最小值 ) SCLK周期时间(回读模式) t 15 10 ns(最小值 ) SCLK高电平时间 2 t 9 5 ns(最小值 ) SCLK低电平时间 3 t4 5 5 ns(最小值 ) SYNC 到SCLK下降沿建立时间 t 2 2 ns(最小值 ) SCLK下降沿到SYNC上升沿保持时间 5 t 48 40 ns(最小值 ) 最小SYNC高电平时间 6 t7 8 6 ns(最小值 ) SYNC 上升沿到下一SCLK下降沿忽略 t 9 7 ns(最小值 ) 数据建立时间 8 t 12 7 ns(最小值 ) 数据保持时间 9 t10 13 10 ns(最小值 ) LDAC 下降沿到SYNC下降沿 t11 20 16 ns(最小值 ) SYNC 上升沿到LDAC下降沿 t12 14 11 ns(最小值 ) LDAC 低电平脉冲宽度 t13 130 130 ns(典型值 ) LDAC 下降沿到输出响应时间 t14 130 130 ns(典型值 ) SYNC 上升沿到输出响应时间(LDAC接低电平) t15 50 50 ns(最小值 ) CLR 低电平脉冲宽度 t16 140 140 ns(典型值 ) CLR 脉冲启动时间 t17 0 0 ns(最小值 ) SYNC 下降沿到第一SCLK上升沿 t18 65 60 ns(最大值) SYNC 上升沿到SDO三态(CL = 50 pF) t 62 45 ns(最大值) SCLK上升沿到SDO有效(C = 50 pF) 19 L t20 0 0 ns(最小值 ) SYNC 上升沿到SCLK上升沿忽略 t21 35 35 ns(典型值 ) RESET 低电平脉冲宽度 t22 150 150 ns(典型值 ) RESET 脉冲启动时间 1 所有输入信号均指定t = t = 1 ns/V(10%至90%的IOV )条件并从(V + V )/2电平起开始计时。 R F CC IL IH 2 写入模式下最大SCLK频率为35 MHz，回读模式下则为16 MHz。 Rev. D | Page 5 of 28

AD5790 t t 1 7 SCLK 2 1 24 t6 t3 t2 t4 t5 SYNC t9 t8 SDIN DB23 DB0 t10 t11 t12 LDAC VOUT t13 VOUT t14 t15 CLR t16 VOUT t21 RESET t22 VOUT 10239-002 图2. 写入模式时序图 t17 t1 t7 t20 SCLK 1 2 24 1 2 24 t6 t3 t2 t4 t5 t17 t5 SYNC t 9 t 8 SDIN DB23 DB0 INPUTWORDSPECIFIES NOPCONDITION t REGISTERTOBEREAD 18 t 19 SDO DB23 DB0 REGISTERCONTENTSCLOCKED OUT 10239-003 图3. 回读模式时序图 Rev. D | Page 6 of 28

AD5790 绝对最大额定值 除非另有说明，T = 25°C。 A 100 mA以下的瞬态电流不会造成SCR闩锁。 表4. 注意，超出上述绝对最大额定值可能会导致器件永久性 参数 额定值 损坏。这只是额定最值，并不能以这些条件或者在任何其 V 至AGND −0.3 V至+34 V 他超出本技术规范操作章节中所示规格的条件下，推断器 DD VSS至AGND −34 V至+0.3 V 件能否正常工作。长期在绝对最大额定值条件下工作会影 V 至V −0.3 V至+34 V DD SS 响器件的可靠性。 V 至DGND −0.3 V至+7 V CC IOV 至DGND −0.3 V至V + 3 V或+7 V 本器件为高性能集成电路，ESD额定值小于1.6 kV，对ESD CC CC (取较小者) (静电放电)敏感。搬运和装配时必须采取适当的防范措施。 数字输入至DGND −0.3 V至IOV + 0.3 V或 CC +7 V(取较小者) V 至AGND −0.3 V至V + 0.3 V ESD警告 OUT DD V 至AGND −0.3 V至V + 0.3 V VREFP至AGND V − 0.3 VD至D+ 0.3 V ESD(静电放电)敏感器件。 REFN SS DGND至AGND −0.3 V至+0.3 V 带电器件和电路板可能会在没有察觉的情况下放电。尽 工作温度范围，T 工业 − 40°C至+125°C 管本产品具有专利或专有保护电路，但在遇到高能量 存储温度范围 A −65°C至+150°C ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 最大结温(T最大值) 150°C J 功耗 (TJ max − TA)/θJA LFCSP封装 θ 热阻 31.0°C/W JA 引脚温度 JEDEC工业标准 焊接 J-STD-020 ESD(人体模型) 1.6 kV Rev. D | Page 7 of 28

AD5790 引脚配置和功能描述 INVDNCDNCDNCRFB 4232221202 VOUT 1 19 AGND VREFP 2 18 VSS VDD 3 AD5790 17 VSS RESET 4 TOP VIEW 16 VREFN VDD 5 (Not to Scale) 15 DGND CLR 6 14 SYNC LDAC 7 13 SCLK 89011121 C CCON VCOVCDNSDSDI I NOTES 1.DNC=DONOTCONNECT.DONOTCONNECTTOTHISPIN. 2.NEGATIVEANALOGSUPPLYCONNECTION(VSS). AVOLTAGEINTHERANGEOF–16.5VTO–2.5V CANBECONNECTED.VSSSHOULDBEDECOUPLED TOAGND.THEPADDLECANBELEFTELECTRICALLY UNCONNECTEDPROVIDEDTHATASUPPLY CONNECTIONISMADEATTHEVSSPINS.ITIS TCRHOEECNRONMMEACMLTEEPNDEDRTEFODOATRHCMAOATPNTPCHEEER.PPALDADNLEEFBOERTEHNEHRAMNACLELDY 10239-005 图4. 引脚配置 表5. 引脚功能描述 引脚编号 引脚名称 说明 1 V 模拟输出电压。 OUT 2 V 正基准电压输入。可以连接5 V至V − 2.5 V范围内的电压。 REFP DD 3, 5 V 正模拟电源连接。可以连接7.5 V至16.5 V范围内的电压。V 必须去耦至AGND。 DD DD 4 RESET 低电平有效复位。置位此引脚时，AD5790返回上电状态。 6 CLR 低电平输入有效。置位此引脚可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所 用的DAC寄存器编码格式：二进制或二进制补码。 7 LDAC 低电平有效加载DAC逻辑输入。用于更新DAC寄存器和模拟输出。当永久接为低电平时，输出在SYNC的上升 沿更新。如果LDAC在写入周期保持高电平，输入寄存器会更新，但输出直到LDAC的下降沿才会更新输出。 LDAC引脚不能悬空。 8 V 数字电源。电压范围为2.7 V至5.5 V。应将V 去耦至DGND。 CC CC 9 IOV 数字接口电源。数字阈值电平参考施加于此引脚的电压。电压范围为1.71 V至5.5 V。 CC 10, 21, 22, 23 DNC 不连接。请勿连接到这些引脚。 11 SDO 串行数据输出。数据在串行时钟输入的上升沿输出。 12 SDIN 串行数据输入。该器件有一个24位输入移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 13 SCLK 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高35 MHz的速率传输。 14 SYNC 电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。当SYNC为低电平时，使能输入移位寄存器， 然后数据在后续时钟的下降沿输入移位寄存器。DAC在SYNC的上升沿更新。 15 DGND 数字电路的接地基准引脚。 16 V 负基准电压输入。 REFN 17, 18 V 负模拟电源连接。可以连接−16.5 V至−2.5 V范围内的电压。必须将V 去耦至AGND。 SS SS 19 AGND 模拟电路的接地基准引脚。 20 RFB 外部放大器的反馈连接。详情见AD5790特性部分。 24 INV 外部放大器的反相输入连接。详情见AD5790特性部分。 EPAD VSS 负模拟电源连接(V )。可以连接−16.5 V至−2.5 V范围内的电压。必须将V 去耦至AGND。假如在V 引脚进行电 SS SS SS 源连接，焊盘可不进行电气连接。建议将焊盘热连接到铜层，增强散热性能。 Rev. D | Page 8 of 28

AD5790 典型性能参数 AD8675 OUTPUT BUFFER 2.0 1.25 TA = 25°C 1.5 ATAD 8=6 2755° COUTPUT BUFFER 0.75 1.0 0.5 0.25 SB) B) 0 INL (L –0.25 NL (LS–0.5 I–1.0 –0.75 –1.5 –1.25 VREFP = +10V –2.0 VREFN = –10V VREFP = +5V VVDSSD == –+1155VV –2.5 VVRDEDF =N +=1 05VV –1.75 VSS = –15V 图05. 积分200非00线0 性4误00差000与DDA6AC0C0 C0代O00D码E的80关000系0，1±010000 V00范围1200000 10239-006 图–83.. 0积0分非线20性000误0差4与00D00A0CD代A6C码00 C0的O00D关E系80，00500 V范10围00，000×2增120益00模00式10239-009 2.5 2.0 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER 2.0 TA = 25°C TA = 25°C 1.5 1.5 1.0 1.0 SB) 0.5 SB) 0.5 L L INL ( 0 DNL ( 0 –0.5 –0.5 –1.0 ––21..050图6. 积2分000非00线性40误00差00与DDA6CA00 CC0O0代0DE码的800关00系0 ，VVVV1RRDS10SEED00 0FF ==VPN0 0 –+=范=011 5+05围V1VV102V00000 10239-007 ––11..500图9. 差20分00非00线性40误000差0与DAD6C0A0 C0CO0代0DE码8的00关000系，VVVV10RRDS±0SEED10 FF ==00PN 0 –+V==011 5+范–5V11V100围2VV00000 10239-010 2.0 2.0 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER 1.5 TA = 25°C TA = 25°C 1.5 1.0 1.0 0.5 B) 0 SB) 0.5 S L NL (L–0.5 DNL ( 0 I–1.0 –1.5 –0.5 –––322...0500图7. 积20分00非00线性40误000差0与DAD6C0A0 C0C0O代0DE码8的00关000系，1VVVV0RRDS50SEED 0V FF =0=PN0 范 –+=0=11 围5+05V5VV1V200000 10239-008 ––11..500图10. 差200分00非0线4性00误000差D与A6DC00 AC00OC0D代E码80的000关0系1VVVV，0RRDS0SEED10 FF 0=0=PN 0 –V+==011 范5+05V1VV10围2V00000 10239-011 Rev. D | Page 9 of 28

AD5790 23..50 ATAD 8=6 2755° COUTPUT BUFFER VVVRRDEEDFF =PN +==1 +055VVV 11..46 ±++11500VVV S SSPPPAAANNN M MMAAAXXX D DDNNNLLL ±++11500VVV S SSPPPAAANNN M MMINIINN D DDNNNLLL VSS = –15V 2.0 1.2 B) 1.5 LS 1.0 L (LSB) 1.0 RROR ( 0.8 DN 0.5 NL E 0.6 VVDSSD == –+1155VV D 0.4 AD8675 OUTPUT BUFFER 0 0.2 –0.5 0 –1.00图11. 差200分00非0 线4性00误000差D与A6C0D0 CA0O0C0D代E码80的000关0系1，00500 V00范围1200000 10239-012 –0.2–40 图–2104. 差分0非线TE性M2P0误ER差AT与U4R0温E 度(°C的)6关0 系 80 100 10239-015 2.5 1.5 ATAD 8=6 2755° COUTPUT BUFFER VVRREEFFPN == +05VV INL MAX 2.0 VVDSSD == –+1155VV 1.0 1.5 B) 0.5 S DNL (LSB) 01..50 L ERROR (L 0 VTAVARRD EE8=FF6 PN27 5 5==° OC+–11U00TVVPUT BUFFER IN–0.5 0 –1.0 INL MIN –0.5 –1.00 200000 400000 DA6C00 C0O00DE 800000 1000000 1200000 10239-013 –1.512.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 10239-016 图12. 差分非线性误差与DAC代码的关系，5 V范围，×2增益模式 图15. 积分非线性误差与电源电压的关系，±10 V范围 2.5 1.8 ±10V SPAN MAX INL ±10V SPAN MIN INL +10V SPAN MAX INL +10V SPAN MIN INL INL MAX 2.0 +5V SPAN MAX INL +5V SPAN MIN INL 1.3 1.5 0.8 ROR (LSB) 01..50 ROR (LSB)–00..23 VVTAARRD EE8=FF6 PN27 5 5==° CO50VVUTPUT BUFFER ER VDD = +15V ER INL 0 VASDS8 6=7 –51 O5VUTPUT BUFFER INL –0.7 –0.5 –1.2 INL MIN –1.0 –1.7 –1.5–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 10239-014 –2.27.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 10239-017 图13. 积分非线性误差与温度的关系 图16. 积分非线性误差与电源电压的关系，5 V范围 Rev. D | Page 10 of 28

AD5790 1.4 11 TA = 25°C 1.2 DNL MAX 9 VVRREEFFPN == 50VV AD8675 OUTPUT BUFFER 1.0 B) 7 S RROR (LSB) 00..68 VTVAARRD EE8=FF6 PN27 5 5==° OC+–11U00TVVPUT BUFFER LE ERROR (L 35 E A NL 0.4 SC 1 D O- R 0.2 ZE –1 DNL MIN 0 –3 –0.2 –5 1图2.517. 差13分.0非线13.性5 误1差4.与0VD电D/1|源V4S.5S电| (压V)1的5.0关系15，.5±101 6V.0范围16.5 10239-018 7.5图280..5 零电9.平5 误1差0.5与V电1D1D源.5/|V电SS1压|2 (.V5的) 关13系.5，154 .V5范1围5.5 16.5 10239-021 1.4 –0.2 DNL MAX TA = 25°C 1.2 –0.4 VVRREEFFPN == +–1100VV AD8675 OUTPUT BUFFER 1.0 –0.6 B) B) LS–0.8 LS 0.8 R ( NL ERROR ( 00..46 VVTAARRD EE8=FF6 PN27 5 5==° OC50VVUTPUT BUFFER CALE ERRO––11..20 D S–1.4 D 0.2 MI –1.6 0 DNL MIN –1.8 –0.27.图5 18.8 差.5分非9.5线性10误.5差V1与D1D.5电/|VS源S1|2电 (.V5)压1的3.关5 系14，.55 V1范5.5围16.5 10239-019 –2.01图2.521. 中13.间0 电1平3.误5 差1与4.0电VDD源/1|V电4S.5S压| (V的)15关.0系，15±.510 V1范6.0围16.5 10239-022 1.0 VTVAARRD EE8=FF6 PN27 5 5==° CO+–11U00TVVPUT BUFFER 108 VTVARR EE=FF PN2 5 ==° C50VV AD8675 OUTPUT BUFFER R (LSB) 0.5 LSB) 46 RRO 0 OR ( 2 ALE E–0.5 E ERR 0 SC AL –2 ZERO-–1.0 MIDSC –4 –6 –1.5 –8 –2.0 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 10239-020 –107.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 10239-023 图19. 零电平误差与电源电压的关系，±10 V范围 图22. 中间电平误差与电源电压的关系，5 V范围 Rev. D | Page 11 of 28

AD5790 2.0 6.0 TA = 25°C 1.8 VVRREEFFPN == +–1100VV 5.8 AD8675 OUTPUT BUFFER 1.6 5.6 B) R (LS1.4 SB) 5.4 E ERRO11..02 RROR (L 55..02 CAL0.8 N E 4.8 S AI LL-0.6 G 4.6 U F 0.4 4.4 TA = 25°C 0.2 4.2 VVRREEFFPN == 50VV AD8675 OUTPUT BUFFER 0 4.0 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 10239-024 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 10239-027 图23. 满量程误差与电源电压的关系，±10 V范围 图26. 增益误差与电源电压的关系，5 V范围 8 1.25 TA = 25°C 6 VVRREEFFPN == 50VV INL MAX AD8675 OUTPUT BUFFER 0.75 4 B) E ERROR (LS –202 ROR (LSB)–00..2255 VVATADSDS D8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER L R CA –4 L E LL-S –6 IN–0.75 U INL MIN F –8 –1.25 –10 –12 –1.75 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 10239-025 5.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 10239-028 图24. 满量程误差与电源电压的关系，5 V范围 图27积分非线性误差与基准电压的关系 1.5 1.15 TA = 25°C VVARRDEE8FF6PN7 5== O+–11U00TVVPUT BUFFER 0.95 INL MAX 1.0 AIN ERROR (LSB) 0.05 DNL ERROR (LSB)000...357555 VVATADSDS D8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER G 0.15 –0.5 INL MIN –0.05 –0.25 –1.012.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 10239-026 5.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 10239-029 图25. 增益误差与电源电压的关系，±10 V范围 图28差分非线性误差与基准电压的关系 Rev. D | Page 12 of 28

AD5790 ––00..31 VVATADSDS D8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER ––44..50 VVATADSDS D8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER B) S L –5.0 R (–0.5 B) O S E ERR–0.7 ROR (L–5.5 ERO-SCAL––10..19 GAIN ER––66..50 Z –1.3 –7.0 –1.5 5.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 10239-030 –7.55.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 10239-033 图29. 零电平误差与基准电压的关系 图32. 增益误差与基准电压的关系 –1.0 7.0 TA = 25°C VDD = +15V VREFP = +15V VSS = –15V VREFN = –15V 6.5 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER –1.5 E ERROR (LSB)–2.0 LE ERROR (LSB) 556...050 CAL–2.5 SCA 4.5 MIDS FULL- 4.0 –3.0 3.5 ±10V SPAN +10V SPAN +5V SPAN –3.5 3.0 5.0 5.5 6.0 6.5 V7R.0EFP/|7V.R5EFN|8 .(0V) 8.5 9.0 9.5 10.0 10239-031 –40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 10239-034 图30. 中间电平误差与基准电压的关系 图33. 满量程误差与温度的关系 6.5 3 TA = 25°C VDD = +15V ±10V SPAN VDD = +15V VSS = –15V +10V SPAN VSS = –15V 2 AD8675 OUTPUT BUFFER +5V SPAN 6.0 AD8675 OUTPUT BUFFER SB) B) 1 OR (L 5.5 R (LS 0 R O R R E E 5.0 ER –1 L E A L C A S C –2 LL- 4.5 DS FU MI –3 4.0 –4 3.55.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 10239-032 –5–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 10239-035 图31. 满量程误差与基准电压的关系 图34. 中间电平误差与温度的关系 Rev. D | Page 13 of 28

AD5790 5 0.010 VDD = +15V ±10V SPAN VSS = –15V +10V SPAN 0.008 3 AD8675 OUTPUT BUFFER +5V SPAN IDD 0.006 B) 1 LS 0.004 ROR ( –1 A) 0.002 R m ALE E –3 /I (DSS 0 SC –5 ID –0.002 O- R –0.004 ZE –7 –0.006 ISS –9 –0.008 –11–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 10239-036 –0.010–20 –15 –10 –5VDD/V0SS (V) 5 10 15 20 10239-039 图35. 零电平误差与温度的关系 图38. 电源电流与电源电压的关系 0 6 VDD = +15V ±10V SPAN VSS = –15V +10V SPAN –2 AD8675 OUTPUT BUFFER +5V SPAN 4 –4 2 B) LS –6 0 R ( V) RRO –8 (OUT –2 E V AIN –10 –4 G –12 –6 –14 –8 –16–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 10239-037 –10–1 0 1 TIME2 (µs) 3 4 5 10239-040 图36. 增益误差与温度的关系 图39. 上升满量程电压阶跃 900 6 TA = 25°C IIONCVRCCE A= S5IVN,G LOGIC VOLTAGE 800 IOVCC = 5V, LOGIC VOLTAGE 4 DECREASING 700 IOVCC = 3V, LOGIC VOLTAGE 2 INCREASING 600 IOVCC = 3V, LOGIC VOLTAGE DECREASING 0 OI (µA)CC540000 V (V)OUT –2 I –4 300 –6 200 –8 100 00 1 LO2GIC INPUT3 VOLTAGE4 (V) 5 6 10239-038 –10–1 0 1 TIME2 (µs) 3 4 5 10239-041 图37. IOI 与逻辑输入电压的关系 图40. 下降满量程电压阶跃 CC Rev. D | Page 14 of 28

AD5790 10 6 VREFP = 5V NEGATIVE 9 UVRNEITFNY =G A0VIN MODE POSITIVE 5 ADA4898-1 8 RC LOW-PASS FILTER c) e 7 s V- 4 n mV) 6 CH ( (UT 5 GLIT 3 VO 4 UT P T 2 3 U O 2 VREFP = +10V VREFN = –10V 1 1 RC LOW-PASS FILTER UNITY GAIN MODE ADA4898-1 0–1 0 1 TIME2 (µs) 3 4 5 10239-042 01638465536114688163840212992262144311296360448409600458752C507904OD557056E 606208655360704512753664802816851968901120950272999424 10239-045 图41. 500代码阶跃建立时间 图44. 5 V VREF的6 MSB段毛刺能量 25 55 VVURRNEEITFFPNY ==G +A–11IN00VV MODE NPOEGSIATTIVIVEE 45 ±++11500VVV S SSPPPAAANNN VVRRRCEE LFFPNO W== +-–P11A00VVSS FILTER 20 ARDCA L4O8W98--P1ASS FILTER UNITY GAIN MODE sec) PCOHASINTGIVEE CODE NCEHGANAGTIEVE CODE V) 35 ADA4898-1 V- m H (n 15 CH ( 25 C T LIT GLI 15 UT G 10 PUT 5 P T T U U O O –5 5 –15 0163844915281920114688147456180224212992245760278528311296344064376832409600442368475136C507904O540672DE5734406062086389766717447045127372807700488028168355848683529011209338889666569994241032192 10239-043 –251 0 TIME1 (µs) 2 3 10239-047 图42. ±10 V VREF的6 MSB段毛刺能量 图45. ±10 V的中间量程峰峰值毛刺 4.0 800 VREFP = 10V TA = 25°C MIDSCALE CODE LOADED 3.5 VUARNDEAITF4NY8 9=G8 A0-1VIN MODE 600 VVDSSD == –+1155VV OADU8T6P7U6T R UENFBEURFEFNECREE BDUFFERS RC LOW-PASS FILTER VREFP = +10V H (nV-sec) 23..50 NPOEGSIATTIVIVEE AGE (nV) 420000 VREFN = –10V C T OUTPUT GLIT 112...050 OUTPUT VOL–2000 –400 0.5 01638465536114688163840212992262144311296360448409600458752C507904OD557056E606208655360704512753664802816851968901120950272999424 10239-044 –6000 1 2 3 T4IME (S5econd6s) 7 8 9 10 10239-047 图43. 10 V VREF的6 MSB段毛刺能量 图46. 电压输出噪声，0.1 Hz至10 Hz带宽 Rev. D | Page 15 of 28

AD5790 100 200 VVVVDSRRSDEE FF ==PN –+==11 5+–5V11V00VV 116800 VVVVDSRRSDEE FF ==PN –+==11 5+–5V11V00VV UNITY GAIN V) 140 ADA4898-1 m Hz) GE ( 120 nV/√ 10 OLTA 100 NSD ( PUT V 6800 T U O 40 20 0 10.1 1 FR10EQUENCY 1(H00z) 1k 10k 10239-056 –200 1 2 TIME3 (µs) 4 5 6 10239-048 图47.噪声谱密度与频率的关系 图48. 消除输出箝位时的毛刺脉冲 Rev. D | Page 16 of 28

AD5790 术语 输出电压建立时间 相对精度 输出电压建立时间是指对于指定的电压变化，输出电压达 相对精度或积分非线性(INL)是指DAC输出与通过DAC端 到并保持在指定电平所需的时间量。对于快速建立应用， 点的传递函数直线之间的最大偏差，单位为LSB。图5所示 需要高速缓冲放大器作为AD5790的3.4 kΩ输出阻抗与负载间 为典型的INL误差与代码的关系图。 的缓冲，此时建立时间由放大器决定。 差分非线性(DNL) 数模转换毛刺脉冲 微分非线性是指任意两个相邻编码之间所测得变化值与理 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 模拟输出的脉冲。数模转换毛刺脉冲规定为毛刺的面积， 性可确保单调性。此DAC可保证单调性。图9所示为典型 用nV-s表示，数字输入代码在主进位跃迁中改变1 LSB时进 的DNL误差与代码的关系图。 行测量。参见图48。 长期线性误差稳定性 输出使能毛刺脉冲 线性误差长期稳定性是指DAC线性度在较长时间内的稳定 输出使能毛刺脉冲是DAC输出接地箝位消除时注入到模拟输 程度。它用LSB表示，在500小时和1000小时的时间内和高 出的脉冲。它规定为毛刺的面积，用nV-sec表示(参见图48)。 环境温度下进行测量。 数字馈通 零刻度误差 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 零电平误差衡量将零电平代码(0x00000)载入DAC寄存器时 冲，但在DAC输出未更新时进行测量。单位为nV-sec，测 的输出误差。理想情况下，输出电压应为V 。零电平误 REFN 量数据总线上发生满量程编码变化时的情况，即全0至全1， 差用LSB表示。 反之亦然。 零电平误差温度系数 总谐波失真(THD) 零电平误差温度系数衡量零电平误差随温度的变化，用 总谐波失真是指DAC输出的谐波均方根和与基波的比值。 ppm FSR/°C表示。 仅包括二次至五次谐波。 满量程误差 直流电源抑制比 满量程误差衡量将满量程码(0xFFFFF)载入DAC寄存器时的 直流电源抑制比衡量输出电压对DAC电源直流变化的抑制 输出误差。理想情况下，输出电压应为V − 1 LSB。满量 REFP 能力。它在电源电压的给定直流变化下测量，用表示。 程误差用LSB表示。 交流电源抑制比(AC PSRR) 满量程误差温度系数 交流电源抑制比衡量输出电压对DAC电源交流变化的抑制 满量程误差温度系数衡量满量程误差随温度的变化，用 能力。它在电源电压的给定幅度和频率变化下测量，用分 ppm FSR/°C表示。 贝(dB)表示。 增益误差 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜 率与理想值之间的偏差，用满量程范围的ppm表示。 增益误差温度系数 增益误差温度系数衡量增益误差随温度的变化，用ppm FSR/°C表示。 中间电平误差 中间电平误差衡量将中间电平代码(0x80000)载入DAC寄存 器时的输出误差。理想情况下，输出电压应为(V − V )/2 REFP REFN + V 。中间电平误差用LSB表示。 REFN Rev. D | Page 17 of 28

AD5790 工作原理 AD5790是一款高精度、快速建立、单通道、20位、串行输 R R R VOUT 入、电压输出DAC。V 电源电压范围为7 V至16.5 V，V 电 2R 2R..................... 2R 2R 2R.......... 2R DD SS 源电压范围为−16.5 V至−2.5 V。数据通过3线串行接口以24 S0 S1..................... S13 E62 E61......... E0 位字格式写入AD5790。它内置一个上电复位电路，确保 VREFP DAC输出上电至0 V，V 引脚通过约6 kΩ的内部电阻箝位 VREFN OUT D至AACG架ND构。 14-BITR-2RLADDER SI6X3MESQBUsADLESCEOGDMEEDN ITNSTO 10239-050 图49. DAC梯形结构 AD5790的DAC架构由两个匹配的DAC部分组成。简化电 串行接口 路图如图49所示。20位数据字的6个MSB经解码用于驱动63 AD5790有一个3线串行接口(SYNC、SCLK和SDIN)，它与 个开关(E0至E62)。每个开关将63个匹配电阻之一连接到经 SPI、QSPI、MICROWIRE接口标准及大多数DSP兼容(时序 过缓冲的V 或V 电压。数据字的其余14位驱动14位电 REFP REFN 图参见图2)。 压模式R-2R梯形网络的开关S0至S13。 输入移位寄存器 输入移位寄存器为24位宽。在工作速度最高可达35 MHz的 串行时钟输入SCLK的控制下，数据作为24位字以MSB优先 的方式载入器件。输入寄存器包括R/W位、3个地址位和 20个数据位，如表6所示。图2给出了这种操作的时序图。 表6. 输入移位寄存器格式 MSB LSB DB23 DB22 DB21 DB20 DB19至DB0 R/W 寄存器地址 寄存器数据 表7. 输入移位寄存器解码 R/W 寄存器地址 X1 0 0 0 无操作(NOP)。用于回读操作。 0 0 0 1 写入DAC寄存器。 0 0 1 0 写入控制寄存器。 0 0 1 1 写入清零代码寄存器。 0 1 0 0 写入软件控制寄存器。 1 0 0 1 读取DAC寄存器。 1 0 1 0 读取控制寄存器。 1 0 1 1 读取清零代码寄存器。 1 X表示无关。 Rev. D | Page 18 of 28

AD5790 独立操作 同步DAC更新 串行接口采用连续式和非连续式两种串行时钟工作。如果 在此模式下，当数据进入输入移位寄存器时LDAC要保持 SYNC在正确的时钟周期数内保持为低电平，只能使用连 为低电平。DAC输出在SYNC的上升沿更新。 续的SCLK时钟源。 异步DAC更新 在选通时钟模式下，必须采用包含确切时钟周期数的突发 在此模式下，当数据进入输入移位寄存器时LDAC要保持 时钟，在时钟周期结束后必须将SYNC置为高电平来锁存 为高电平。在拉高LDAC后，通过拉低SYNC可以异步更新 数据。SYNC的第一个下降沿启动写周期。SCLK必须在24 DAC输出。此时在LDAC的下降沿进行更新。 个时钟下降沿后，才能将SYNC重新拉高。如果在第24个 SCLK下降沿之前拉高SYNC，写入的数据无效。如果拉高 复位功能(RESET) SYNC前有超过24个SCLK下降沿，输入数据同样无效。 AD5790可以通过两种方式复位至上电状态：一是置位 RESET引脚，二是利用软件复位控制功能(见表13)。如果 输入移位寄存器在SYNC的上升沿更新。若需进行其他串 RESET引脚不用，应将其硬连线至IOV 。 行传输，必须将SYNC再次拉低。串行传输结束后，数据 CC 自动从输入移位寄存器传送到寻址寄存器。写入周期完成 异步清零功能(CLR) 时，就可以在LDAC为高电平的同时拉低SYNC，从而更新 CLR引脚是在低电平有效的时候清零，允许输出清零至用户 输出。 自定义值。20位清零代码值写入清零代码寄存器(见表12)。 CLR必须至少保持一段时间的低电平才能完成操作(参见 回读 图2)。当CLR信号变回高电平后，输出保持为清零值(如果 通过SDO引脚可以回读所有片内寄存器的内容。表7显示 LDAC为高电平)，直到新值载入DAC寄存器。当CLR引脚 了寄存器的解码情况。寻址一个待读取的寄存器后，数据 为低电平时，无法用新值更新输出。清零操作还可通过设 将通过SDO引脚在接下来的24个时钟周期输出。时钟必须 置软件控制寄存器中的CLR位来执行(见表13)。 在SYNC为低电平时施加。当SYNC返回高电平时，SDO引 脚变为三态。当读取单个寄存器时，可以使用NOP功能输 片内寄存器 出数据。如果读取一个以上的寄存器，则第一个待寻址寄 DAC寄存器 存器的数据可以在寻址第二个待读取寄存器的同时输出。 表9说明如何写入和读取DAC寄存器。 要完成一个回读操作，必须使能SDO引脚。SDO引脚默认 以下方程式描述了DAC的理想传递函数： 使能。 (V −V )×D V = REFP REFN +V 硬件控制引脚 OUT 220 REFN 加载DAC功能(LDAC) 其中： 数据传输到DAC的输入寄存器之后，有两种方法可以更新 V 是V 输入引脚上施加的负电压。 REFN REFN DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择 V 是V 输入引脚上施加的正电压。 REFP REFP 两种更新模式之一：同步DAC更新或异步DAC更新。 D为写入DAC的20位代码。 Rev. D | Page 19 of 28

AD5790 表8. 硬件控制引脚真值表 LDAC CLR RESET 功能 X1 X1 0 AD5790处于复位模式。无法对器件进行编程。 X1 X1 AD5790返回到上电状态。所有寄存器都被设置为默认值。 0 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 0 1 1 输出根据DAC寄存器值进行设置。 1 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 1 1 输出根据DAC寄存器值进行设置。 0 1 输出保持为清零代码寄存器值。 1 1 输出根据DAC寄存器值进行设置。 0 1 输出保持为清零代码寄存器值。 1 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 1 1 输出保持为清零代码寄存器值。 0 1 输出根据DAC寄存器值进行设置。 1 X表示无关。 表9. DAC寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB0 R/W 寄存器地址 DAC寄存器数据 R/W 0 0 1 20 位数据 Rev. D | Page 20 of 28

AD5790 控制寄存器 代码寄存器设置DAC输出值。输出值取决于所用的DAC编 控制寄存器控制AD5790的工作模式。 码格式：二进制或二进制补码。默认寄存器值为0。 清零代码寄存器 在置位CLR引脚或者软件控制寄存器中的CLR位时，清零 表10. 控制寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W 寄存器地址 控制寄存器数据 R/W 0 1 0 保留 保留 0000 SDODIS BIN/2sC DACTR OPGND RBUF 保留 表11. 控制寄存器功能 位名称 说明 保留 这些位为保留位，应设置为零。 RBUF 输出放大器配置控制。 0: 内部放大器A1上电，电阻RFB和R1串联，如图52所示。允许连接一个增益为配置2的外部放大器。详情见AD5790特 性部分。 1: (默认)内部放大器A1掉电，电阻和R1并联，如图51所示；R 和INV引脚之间的电阻为3.4 kΩ，等于DAC的电阻。允许 FB R 和INV引脚对外部单位增益放大器进行输入偏置电流补偿。详情见AD5790特性部分。 FB OPGND 输出接地箝位控制。 0: 消除DAC输出接地箝位，DAC处于正常模式。 1: (默认)DAC输出通过约6 kΩ电阻箝位至接地，DAC处于三态模式。复位器件将DAC置于OPGND模式，从而使能输出接 地箝位，DAC处于三态。在控制寄存器中将OPGND位置1优先于对DACTRI位的任何写操作。 DACTRI DAC三态控制。 0: DAC处于正常工作模式。 1: (默认)DAC处于三态模式。 BIN/2sC DAC寄存器编码选择。 0: (默认)DAC寄存器使用二进制补码编码。 1: DAC寄存器使用偏移二进制编码。 SDODIS SDO引脚使能/禁用控制。 0: (默认)SDO引脚使能。 1: SDO引脚禁用(三态)。 R/W 读/写选择位。 0: 寻址AD5790进行写操作。 1: 寻址AD5790进行读操作。 表12. 清零代码寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB0 R/W 寄存器地址 清零代码寄存器数据 R/W 0 1 1 20位数据 Rev. D | Page 21 of 28

AD5790 软件控制寄存器 这是一个只写寄存器，将1写入特定位相当于通过发送脉冲将相应的引脚拉低。 表13. 软件控制寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB3 DB2 DB1 DB0 R/W 寄存器地址 软件控制寄存器数据 0 1 0 0 保留 Reset CLR1 LDAC2 1 当LDAC引脚为低电平时，CLR功能无效。 2 当CLR引脚为低电平时，LDAC功能无效。 表14. 软件控制寄存器功能 位名称 说明 LDAC 此位设置为1可更新DAC寄存器和DAC输出。 CLR 此位设置为1可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所用的DAC寄存器编码 格式：二进制或二进制补码。 Reset 此位设置为1可使AD5790返回上电状态。 Rev. D | Page 22 of 28

AD5790 AD5790特性 上电至0 V 单位增益配置 AD5790内置一个上电复位电路，它除了能将所有寄存器复 图50显示配置为单位增益的输出放大器。在此配置中，输 位至默认值以外，还能控制上电期间的输出电压。上电时， 出范围是从到。 DAC处于三态模式(其基准输入断开)，DAC输出通过约6 kΩ VREFP 电阻箝位至AGND。DAC将保持此状态，直到通过控制寄 存器将其设置为其它状态。这个特性对于在DAC上电过程 A1 6.8kΩ 6.8kΩ RFB AD8675 中必须知道DAC输出状态的应用十分有用。 R1 RFB INV ADA4898-1 ADA4004-1 配置AD5790 20-BIT VOUT DAC VOUT 上电之后，必须将AD5790置于正常工作模式才能对输出进 行编程。为此，必须对控制寄存器进行编程。DACTRI位 AD5790 清此零时可，使输D出A将C脱变离为三V态，，O除PG非N首D先位给清D零A可C寄消存除器输设出置箝了位。其 VREFN 10239-052 REFN 图50. 单位增益配置的输出放大器 它值。 输出放大器还有一种单位增益配置，该配置从放大器的输 DAC输出状态 入偏置电流中消除了失调，方法是在放大器的反馈路径中 通过控制寄存器的DACTRI和OPGND位，可以将DAC输出 插入一个阻值与DAC输出电阻相等的电阻。DAC输出电阻 置于三种状态之一，如表15所示。 为3.4 kΩ，通过并联连接R1和R ，就能在片内获得一个与 FB DAC电阻相等的电阻。由于这些电阻全部位于一个硅片上， 表15. 输出状态真值表 因此其温度系数彼此匹配。若要使能这种工作模式，必须 DACTRI OPGND 输出状态 将控制寄存器的RBUF位设置为逻辑1。图51给出了输出放 0 0 正常工作模式 大器连接到AD5790的方式。在此配置中，输出放大器为单 0 1 输出通过约6 kΩ电阻箝位至AGND 位增益，输出范围从V 至V 。这种单位增益配置允许 1 0 输出为三态 REFN REFP 在放大器反馈路径中放置一个电容，以提高动态性能。 1 1 输出通过约6 kΩ电阻箝位至AGND 输出放大器配置 VREFP 输出放大器可以通过多种方式连接到AD5790，具体取决于 RFB 所施加的基准电压和所需的输出电压范围。 R1 RFB 10pF 6.8kΩ 6.8kΩ INV 20-BIT VOUT VOUT DAC AD8675 ADA4898-1 ADA4004-1 AD5790 VREFN 10239-053 图51. 带放大器输入偏置电流补偿的单位增益输出放大器 Rev. D | Page 23 of 28

AD5790 增益为2的配置(×2增益模式) VREFP 图52所示为增益配置为2的输出放大器。增益由内部匹配 的6.8 kΩ电阻设置，这些电阻恰好是DAC电阻的两倍，并具 A1 6.8kΩ 6.8kΩ RFB 有从外部放大器的输入偏置电流中消除失调的作用。在此 R1 RFB INV 10pF 配置中，输出范围是从2 × V − V 到V 。这种配置可 20-BIT VOUT VOUT REFN REFP REFP DAC 用来从单端基准输入(V = 0 V)产生双极性输出范围。若 AD8675 REFN ADA4898-1 要使能这种工作模式，必须将控制寄存器的RBUF位设置 ADA4004-1 为逻辑0。 VREFN AD5790 10239-054 图52. 增益配置为2的输出放大器 Rev. D | Page 24 of 28

AD5790 应用信息 典型工作电路 550-93201 图53. 典型工作电路 Rev. D | Page 25 of 28

AD5790 图53显示了使用AD8675作为输出缓冲器时AD5790的典型 评估板连接到PC的USB端口，软件与评估板一同提供，便 工作电路。由于AD5790的输出阻抗为3.4 kΩ，因此需要一个 于用户设置AD5790。软件可以在任何已安装Microsoft® 输出缓冲器来驱动低电阻、高电容负载。 Windows® XP (SP2)、Vista(32位或64位)或Windows 7的PC上 运行。AD5790用户指南UG-342已发布，其中提供了评估 评估板 板工作的全部细节。 ADI公司提供AD5790评估板，旨在帮助设计者轻松地对器 件性能进行评估。AD5790评估套件包括一片搭载相关元件 并经过测试的AD5790印刷电路板(PCB)。 Rev. D | Page 26 of 28

AD5790 外形尺寸 2.75 4.00 BSC 2.65 PIN 1 2.50 PIN 1 INDICATOR INDICATOR 20 24 (Chamfer 0.225) 19 1 5.00 BSC 0.50 BSC EXPOSED 3.75 PAD 3.65 3.50 13 7 0.50 12 8 TOP VIEW BOTTOM VIEW 0.40 1.00 0.30 0.90 0.80 0.05 MAX FOR PROPER CONNECTION OF 0.02 NOM THE EXPOSED PAD, REFER TO COPLANARITY THE PIN CONFIGURATION AND 0.30 0.08 FUNCTION DESCRIPTIONS SEPALTAINNGE 图5400. ..222450引脚引0脚.20架 RE构F芯片级封装[LFCSP_VSQEC] TION OF THIS DATA SHEET. 04-11-2012-B 4 mm x 5 mm超薄体(CP-24-5) 图示尺寸单位：mm 订购指南 型号1 温度范围 INL 封装描述 封装选项 AD5790BCPZ −40°C至+125°C ±4 LSB 24引脚 LFCSP_VQ CP-24-5 AD5790BCPZ-RL7 −40°C至+125°C ±4 LSB 24引脚 LFCSP_VQ CP-24-5 EVAL-AD5790SDZ 评估板 1 Z = 符合RoHS标准的器件。 Rev. D | Page 27 of 28

AD5790 注释 ©2011-2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10239sc-0-7/13(D) Rev. D | Page 28 of 28