可供系统立即使用的18位、 ±1 LSB INL电压输出DAC AD5780 产品特性 功能框图 真18位电压输出DAC，±1 LSB INL VCC VDD VREFP 输出噪声频谱密度：8 nV/√Hz R1 RFB AD5780 6.8kΩ 6.8kΩ 线性误差长期稳定性：0.025 LSB IOVCC A1 RFB 增益误差温度系数：±0.018 ppm/°C INV SDIN INPUT 输出电压建立时间：2.5 μs SCLK RESGHISIFTTER 18 DRAEGC 18 1D8-ABCIT VOUT SYNC AND 中间电平毛刺脉冲：3.5 nV-s CONTROL SDO LOGIC 集成式精密基准电压缓冲器 6kΩ LDAC 工作温度范围：-40℃至+125°C CLR POWER-ON RESET 封装：4 mm x 5 mm LFCSP RESET AND CLEAR LOGIC 宽35电 M源Hz电施压密范特围触：发最数高字达接±口16 .5 V DGND VSS AGND VREFN 09649-001 图1 1.8 V兼容数字接口 表1. 相关器件 应用 产品型号 描述 医疗仪器 AD5790 20位、2 LSB精密DAC 测试与测量 AD5791 20位、1 ppm精密DAC 工业控制 AD5781 18位、0.5 LSB精密DAC 科学和航空航天仪器 AD5541A/AD5542A 16位、1 LSB精密5 V DAC AD5760 16位、0.5 LSB精密DAC 数据采集系统 数字增益和失调电压调整 电源控制 概述 产品聚焦 AD57801是一款真18位、无缓冲电压输出DAC，采用最高 33 V的双极性电源供电。正基准电压输入范围为5 V至V 1. 真18位精度。 DD − 2.5 V，负基准电压输入范围为V + 2.5 V至0 V。两路基 2. 宽电源电压范围：最高达±16.5 V SS 准电压输入均在片内缓冲，无需外部缓冲。相对精度最大 3. 工作温度范围：-40℃至+125℃ 值为±1 LSB，保证工作单调性，微分非线性(DNL)最大值 4. 低噪声：8 nV/√Hz 为±1 LSB。 5. 低增益误差温度系数：±0.018 ppm/°C 配套产品 这款器件采用多功能三线式串行接口，能够以最高35 MHz 的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、 输出放大器缓冲器：AD8675、ADA4898-1、ADA4004-1 DSP接口兼容。它内置上电复位电路，确保DAC上电后输 外部基准电压源：ADR445 出至0 V并保持已知输出阻抗状态，直到对该器件执行一次 DC/DC设计工具：ADIsimPower™ 有效的写操作为止。输出箝位特性可将输出置于已定义的 欲了解更多配套产品，请访问AD5780产品页面 负载状态。 1受美国专利第7,884,747和8,089,380号保护。 Rev. C Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 www.analog.com Trademarks and registered trademarks are the property of their respective owners. Fax: 781.461.3113 ©2011–2012 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5780 目录 特性...................................................................................................1 DAC架构...................................................................................19 应用...................................................................................................1 串行接口...................................................................................19 功能框图..........................................................................................1 硬件控制引脚..........................................................................20 概述...................................................................................................1 片内寄存器..............................................................................21 产品聚焦..........................................................................................1 AD5780特性..................................................................................24 配套产品..........................................................................................1 上电至0 V.................................................................................24 修订历史..........................................................................................2 配置AD5780.............................................................................24 技术规格..........................................................................................3 DAC输出状态..........................................................................24 时序特性.....................................................................................5 输出放大器配置......................................................................24 绝对最大额定值.............................................................................8 应用信息........................................................................................26 ESD警告......................................................................................8 典型工作电路..........................................................................26 引脚配置和功能描述....................................................................9 评估板.......................................................................................27 典型工作特性...............................................................................10 外形尺寸........................................................................................28 术语.................................................................................................18 订购指南....................................................................................28 工作原理........................................................................................19 修订历史 2012年3月—修订版B至修订版C 更改数据手册标题并添加第8,089,380号专利..........................1 2012年2月—修订版A至修订版B 删除线性补偿部分.......................................................................24 2011年12月—修订版0至修订版A 编辑表2............................................................................................3 更改图48........................................................................................17 更改DAC寄存器部分..................................................................21 更改表10和表11............................................................................22 2011年11月—修订版0：初始版 Rev. C | Page 2 of 28

AD5780 技术规格 除非另有说明，V = 12.5 V至16.5 V，V = −16.5 V至−12.5 V，V = 10 V，V = −10 V，V = 2.7 V至5.5 V， DD SS REFP REFN CC IOV = 1.71 V至5.5 V，R = 空载，C = 空载，所有规格均相对于T 至T 而言。 CC L L MIN MAX 表2. A、B级1 参数 最小值 典型值 最大值 单位 测试条件/注释 静态性能2 分辨率 18 位 积分非线性误差 −0.85 +0.85 LSB B级，V = +10 V，V = −10 V， REFP REFN (相对精度) T = 25°C A −1 +1 LSB B级，V = ±10 V、+10 V和+5 V REFx −2 +2 LSB A级，V = ±10 V、+10 V和+5 V REFx 微分非线性误差 −0.25 +0.75 LSB B级，V = ±10 V、+10 V和+5 V REFx −1 +1 LSB A级，V = ±10 V、+10 V和+5 V REFx 长期线性误差稳定性3 0.025 LSB 750小时后，T = 135℃ A 满量程误差 −3 ±0.95 +3 LSB V = +10 V，V = −10 V REFP REFN −5.5 ±0.675 +0.5 LSB V = 10 V，V = 0 V REFP REFN −10 ±0.45 +10 LSB V = 5 V，V = 0 V REFP REFN 满量程误差温度系数 ±0.026 ppm/°C V = +10 V，V = −10 V REFP REFN 零电平误差 −4.8 ±0.325 +4.8 LSB V = +10 V，V = −10 V REFP REFN −10 ±0.175 +10 LSB V = 10 V，V = 0 V REFP REFN −20.5 ±0.225 +20.5 LSB V = 5 V，V = 0 V REFP REFN 零电平误差温度系数 ±0.025 ppm/°C V = +10 V，V = −10 V REFP REFN 增益误差 −19 ±2.3 +19 ppm FSR V = +10 V，V = −10 V REFP REFN −35 ±1.9 +35 ppm FSR V = 10 V，V = 0 V REFP REFN −68 ±0.9 +68 ppm FSR V = 5 V，V = 0 V REFP REFN 增益误差温度系数 ±0.018 ppm/°C V = +10 V，V = −10 V REFP REFN R1、R 匹配 0.015 % FB 输出特性 输出电压范围 V V V REFN REFP 输出电压建立时间 2.5 µs 10 V阶跃至0.02%，使用ADA4898-1 缓冲器，单位增益模式 3.5 µs 500代码阶跃至±1 LSB4 输出噪声频谱密度 8 nV/√Hz 1 kHz，DAC代码 = 中间电平 8 nV/√Hz 10 kHz，DAC代码 = 中间电平 输出电压噪声 1.1 µV p-p DAC编码＝中量程，0.1 Hz至 10 Hz带宽 中间电平毛刺脉冲4 14 nV-sec V = +10 V，V = −10 V REFP REFN 3.5 nV-sec V = 10 V，V = 0 V REFP REFN 4 nV-sec V = 5 V，V = 0 V REFP REFN MSB段毛刺脉冲4 14 nV-sec V = +10 V，V = −10 V，参见图43 REFP REFN 3.5 nV-sec V = 10 V，V = 0 V，参见图44 REFP REFN 4 nV-sec V = 5 V，V = 0 V，参见图45 REFP REFN 输出使能毛刺脉冲 57 nV-sec 消除输出接地箝位时 数字馈通 0.27 nV-sec 直流输出阻抗(正常模式) 3.4 kΩ 直流输出阻抗(输出箝位至接地) 6 kΩ Rev. C | Page 3 of 28

AD5780 A、B级1 参数 最小值 典型值 最大值 单位 测试条件/注释 参考输入 V 输入范围 5 V − 2.5 V REFP DD V 输入范围 V + 2.5 0 V REFN SS 输入偏置电流 −20 −0.63 +20 nA −4 −0.63 +4 T = 0°C至105°C A 输入电容 1 pF V , V REFP REFN 逻辑输入 输入电流5 −1 +1 µA 输入低电压V 0.3 × IOV V IOV = 1.71 V至5.5 V IL CC CC 输入高电压V 0.7 × IOV V IOV = 1.71 V至5.5 V IH CC CC 引脚电容 5 pF 逻辑输出(SDO) 输出低电压V 0.4 V IOV = 1.71 V至5.5 V，吸入1 mA OL CC 输出高电压V IOV − 0.5 V IOV = 1.71 V至5.5 V，流出1 mA OH CC CC 高阻抗漏电流 ±1 µA 高阻抗输出电容 3 pF 电源要求 所有数字输入接DGND或IOVCC CC V 7.5 V + 33 V DD SS V V − 33 −2.5 V SS DD V 2.7 5.5 V CC IOV 1.71 5.5 V IOV ≤ V CC CC CC I 10.3 14 mA DD I −10 −14 mA SS I 600 900 µA CC IOI 52 140 µA SDO禁用 CC 直流电源抑制比 ±7.5 µV/V ∆V ± 10%, V = −15 V DD SS ±1.5 µV/V ∆V ± 10%, V = 15 V SS DD 交流电源抑制比 90 dB ∆V ± 200 mV, 50 Hz/60 Hz, V = −15 V DD SS 90 dB ∆V ± 200 mV, 50 Hz/60 Hz, V = 15 V SS DD 1 温度范围：−40°C至+125°C，典型条件：T = 25°C，V = +15 V，V = −15 V，V = +10 V，V = −10 V。 A DD SS REFP REFN 2 通过AD8675ARZ输出缓冲器描述性能。 3 线性误差指INL和DNL两种误差，任一参数经过一定时间后均可能发生规定量的漂移。 4 AD5780配置为单位增益模式，输出端为低通RC滤波器。R = 300 Ω，C = 143 pF(通过输出缓冲器、引脚电容等获得的总电容)。 5 各逻辑引脚中流动的电流。 Rev. C | Page 4 of 28

AD5780 时序特性 除非另有说明，V = 2.7 V至5.5 V，所有规格均相对于T 至T 而言。 CC MIN MAX 表3. 限值1 参数 IOV = 1.71 V至3.3 V IOV = 3.3 V至5.5 V 单位 测试条件/注释 CC CC t 2 40 28 ns(最小值) SCLK周期时间 1 92 60 ns(最小值) SCLK周期时间(回读和菊花链模式) t 15 10 ns(最小值) SCLK高电平时间 2 t 9 5 ns(最小值) SCLK低电平时间 3 t 5 5 ns(最小值) SYNC到SCLK下降沿建立时间 4 t 2 2 ns(最小值) SCLK下降沿到SYNC上升沿保持时间 5 t 48 40 ns(最小值) 最短SYNC高电平时间 6 t 8 6 ns(最小值) SYNC上升沿到下一SCLK下降沿忽略 7 t 9 7 ns(最小值) 数据建立时间 8 t 12 7 ns(最小值) 数据保持时间 9 t 13 10 ns(最小值) LDAC下降沿到SYNC下降沿 10 t 20 16 ns(最小值) SYNC上升沿到LDAC下降沿 11 t 14 11 ns(最小值) LDAC低电平脉冲宽度 12 t 130 130 ns(典型值) LDAC下降沿到输出响应时间 13 t 130 130 ns(典型值) SYNC上升沿到输出响应时间(LDAC接低电平) 14 t 50 50 ns(最小值) CLR低电平脉冲宽度 15 t 140 140 ns(典型值) CLR脉冲启动时间 16 t 0 0 ns(最小值) SYNC下降沿到第一SCLK上升沿 17 t 65 60 ns(最大值) SYNC上升沿至SDO三态(C = 50 pF) 18 L t 62 45 ns(最大值) SCLK上升沿到SDO有效(C = 50 pF) 19 L t 0 0 ns(最小值) SYNC上升沿到SCLK上升沿忽略 20 t 35 35 ns(典型值) RESET低电平脉冲宽度 21 t 150 150 ns(典型值) RESET脉冲启动时间 22 1 所有输入信号均指定t = t = 1 ns/V(10％到90％的IOV )并从(V + V )/2电平起开始计时。 R F CC IL IH 2 写入模式下最大SCLK频率为35 MHz，回读和菊花链模式下则为16 MHz。 Rev. C | Page 5 of 28

AD5780 t t 1 7 SCLK 2 1 24 t6 t3 t2 t t 4 5 SYNC t 9 t 8 SDIN DB23 DB0 t10 t t12 11 LDAC VOUT t13 VOUT t14 t 15 CLR t 16 VOUT t 21 RESET t 22 VOUT 09649-002 图2. 写入模式时序图 t17 t1 t7 t20 SCLK 1 2 24 1 2 24 t6 t3 t2 t4 t5 t17 t5 SYNC t 9 t 8 SDIN DB23 DB0 INPUTWORDSPECIFIES NOPCONDITION t REGISTERTOBEREAD 18 t 19 SDO DB23 DB0 REGISTERCONTENTSCLOCKED OUT 09649-003 图3. 回读模式时序图 Rev. C | Page 6 of 28

AD5780 t17 t1 t20 SCLK 1 2 24 25 26 48 t6 t3 t2 t t 5 4 SYNC t 9 t 8 SDIN DB23 DB0 DB23 DB0 INPUTWORDFORDACN INPUTWORDFORDACN–1 t19 t18 SDO DB23 UNDEFINED DB0 DB23 INPUTWORDFORDACN DB0 09649-004 图4. 菊花链模式时序图 Rev. C | Page 7 of 28

AD5780 绝对最大额定值 除非另有说明，T = 25°C。100 mA以下的瞬态电流不会造 注意，超出上述绝对最大额定值可能会导致器件永久性损 A 成SCR闩锁。 坏。这只是额定最值，不表示在这些条件下或者在任何其 表4. 它超出本技术规范操作章节中所示规格的条件下，器件能 参数 额定值 够正常工作。长期在绝对最大额定值条件下工作会影响器 V 至AGND −0.3 V至+34 V DD 件的可靠性。 V 至AGND −34 V至+0.3 V SS VDD至VSS −0.3 V至+34 V 本器件为高性能集成电路，ESD额定值为1.6 kV，对ESD V 至DGND −0.3 V至+7 V CC (静电放电)敏感。搬运和装配时必须采取适当的防范措 IOV 至DGND −0.3 V至V + 3 V或+7 V CC CC 施。 (取较小者) 数字输入至DGND −0.3 V至IOV + 0.3 V或+7 V CC (取较小者) V 至AGND −0.3 V至V + 0.3 V ESD警告 OUT DD VREFP至AGND −0.3 V至VDD + 0.3 V ESD(静电放电)敏感器件。 VREFN至AGND VSS − 0.3 V至+0.3 V 带电器件和电路板可能会在没有察觉的情况下放电。 DGND至AGND −0.3 V至+0.3 V 尽管本产品具有专利或专有保护电路，但在遇到高 工作温度范围，T 能量ESD时，器件可能会损坏。因此，应当采取适当 A 工业 −40°C至+125°C 的ESD防范措施，以避免器件性能下降或功能丧失。 存储温度范围 −65°C至+150°C 最大结温 150°C (T最大值) J 功耗 (T最大值 − T )/θ J A JA LFCSP封装 θ 热阻 31.0°C/W JA 引脚温度 JEDEC工业标准 焊接 J-STD-020 ESD(人体模型) 1.6 kV Rev. C | Page 8 of 28

AD5780 引脚配置和功能描述 VNICNDCNDCNDRBF 4232221202 VOUT1 19AGND VREFP2 18VSS VDD3 AD5780 17VSS RESET4 TOP VIEW 16VREFN VDD5 (Not to Scale) 15DGND CLR6 14SYNC LDAC7 13SCLK 89011121 C CCON VCVOCNDDSIDS I NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 2. NEGATIVE ANALOG SUPPLY CONNECTION (VSS). A VOLTAGE IN THE RANGE OF –16.5 V TO –2.5 V CAN BE CONNECTED. VSS SHOULD BE DECOUPLED TO AGND. THE PADDLE CAN BE LEFT ELECTRICALLY UNCONNECTED PROVIDED THAT A SUPPLY CONNECTION IS MADE AT THE VSS PINS. IT IS TRCHEOECNRONMMEACMLTE EPNDED RTEFODO ATRH CMAOATPN TPCHEEER. PPALDADNLEE F BOER TEHNEHRAMNACLELDY 09649-005 图5. 引脚配置 表5. 引脚功能描述 引脚编号 引脚名称 描述 1 V 模拟输出电压。 OUT 2 V 正基准电压输入。可以将5 V至V − 2.5 V范围内的电压连接到此引脚。 REFP DD 3, 5 V 正模拟电源连接。可以将7.5 V至16.5 V范围内的电压连接到此引脚。V 必须去耦至AGND。 DD DD 4 RESET 低电平有效复位。置位此引脚时，AD5780返回上电状态。 6 CLR 低电平输入有效。置位此引脚可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所用的 DAC寄存器编码格式：二进制或二进制补码。 7 LDAC 低电平有效加载DAC逻辑输入。此引脚用于更新DAC寄存器和模拟输出。当永久接为低电平时，输出在SYNC的上升 沿更新。如果LDAC在写入周期保持高电平，输入寄存器会更新，但输出直到LDAC的下降沿才会更新输出。LDAC引 脚不得断开。 8 V 数字电源。电压范围为2.7 V至5.5 V。应将V 去耦至DGND。 CC CC 9 IOV 数字接口电源。数字阈值电平参考施加于此引脚的电压。电压范围为1.71 V至5.5 V。 CC 10, 21, DNC 不连接。请勿连接到这些引脚。 22, 23 11 SDO 串行数据输出。 12 SDIN 串行数据输入。该器件有一个24位输入移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 13 SCLK 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高35 MHz的速率传输。 14 SYNC 电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。当SYNC为低电平时，使能输入移位寄存器，然后 数据在后续时钟的下降沿输入移位寄存器。DAC在SYNC的上升沿更新。 15 DGND 数字电路的接地基准引脚。 16 V 负基准电压输入。 REFN 17, 18 V 负模拟电源连接。可以将-16.5 V至-2.5 V范围内的电压连接到此引脚。必须将V 去耦至AGND。 SS SS 19 AGND 模拟电路的接地基准引脚。 20 RFB 外部放大器的反馈连接。详情见AD5780特性部分。 24 INV 外部放大器的反相输入连接。详情见AD5780特性部分。 EPAD V 负模拟电源连接(V )。可以将-16.5 V至-2.5 V范围内的电压连接到此引脚。必须将V 去耦至AGND。假如在V 引脚进 SS SS SS SS 行电源连接，焊盘可不进行电气连接。建议将焊盘热连接到铜层，增强散热性能。 Rev. C | Page 9 of 28

AD5780 典型工作特性 0.4 0.4 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER TA = 25°C 0.3 TA = 25°C 0.3 0.2 0.2 0.1 0.1 0 SB) SB)–0.1 L (L 0 L (L–0.2 N N I I –0.1 –0.3 –0.4 –0.2 VREFP = +10V –0.5 VREFP = +5V –0.3 VVRDDEF =N +=1 –51V0V –0.6 VVRDEDF =N +=1 05VV VSS = –15V VSS = –15V –0.40 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-006 –0.70 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-009 图6. 积分非线性误差与DAC代码的关系，±10 V范围 图9. 积分非线性误差与DAC代码的关系，5 V范围，×2增益模式 0.6 0.5 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER 0.5 TA = 25°C 0.4 TA = 25°C 0.4 0.3 0.3 0.2 INL (LSB) 00..012 DNL (LSB) 0.10 –0.1 –0.1 –0.2 –0.2 –0.3 VVVVRRDSSEED FF ==PN –+==11 5+05V1VV0V –0.3 VVVVRRDSSDEE FF ==PN –+==11 5+–5V11V00VV –0.40 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-007 –0.40 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-010 图7. 积分非线性误差与DAC代码的关系，10 V范围 图10. 微分非线性误差与DAC代码的关系，±10 V范围 0.8 0.7 AD8675 OUTPUT BUFFER AD8675 OUTPUT BUFFER 0.6 TA = 25°C TA = 25°C 0.5 0.4 0.3 0.2 SB) 0 SB) 0.1 L L INL (–0.2 DNL (–0.1 –0.4 –0.3 –0.6 ––10..080 50000 100000 DA1C50 C0O00DE 200000 2VVVV5RRDS0SEED0 FF 0==PN0 –+==11 5+05V5VV3V00000 09649-008 ––00..750 50000 100000 DA1C50 C0O00DE 200000 VVVV2RRDS5S0EED 0FF ==PN0 0 –+==11 5+05V1VV300V0000 09649-011 图8. 积分非线性误差与DAC代码的关系，5 V范围 图11. 微分非线性误差与DAC代码的关系，10 V范围 Rev. C | Page 10 of 28

AD5780 0.5 0.40 ±10V SPAN MAX DNL ±10V SPAN MIN DNL +10V SPAN MAX DNL +10V SPAN MIN DNL 0.4 0.35 +5V SPAN MAX DNL +5V SPAN MIN DNL 0.3 0.30 0.2 SB) 0.25 L SB) 0.1 OR ( 0.20 DNL (L 0 L ERR 0.15 VVDSSD == –+1155VV N AD8675 OUTPUT BUFFER –0.1 D 0.10 –0.2 0.05 VREFP = +5V –0.3 AD8675 OUTPUT BUFFER VVRDEDF =N +=1 05VV 0 TA = 25°C VSS = –15V –0.40 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-012 –0.05–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 09649-015 图12. 微分非线性误差与DAC代码的关系，5 V范围 图15. 微分非线性误差与温度的关系 0.6 0.4 AD8675 OUTPUT BUFFER VREFP = +5V TA = 25°C VREFN = 0V 0.5 VVDSSD == –+1155VV 0.3 INL MAX 0.4 0.2 0.3 SB) 0.1 DNL (LSB) 0.2 ERROR (L 0 VTAVARRD EE8=FF6 PN27 5 5==° CO+–11U00TVVPUTBUFFER 0.1 L –0.1 N I 0 –0.2 INL MIN –0.1 –0.3 –0.20 50000 100000 DA1C50 C0O00DE 200000 250000 300000 09649-013 –0.412.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-016 图13. 差分非线性误差与DAC代码的关系，5 V范围， 图16. 积分非线性误差与电源电压的关系，±10 V范围 ×2增益模式 ±10V SPAN MAX INL ±10V SPAN MIN INL 0.7 +10V SPAN MAX INL +10V SPAN MIN INL 0.4 INL MAX +5V SPAN MAX INL +5V SPAN MIN INL 0.5 0.2 B) B) INL ERROR (LS–000...113 INL ERROR (LS–0.02 TVVAARRD EE8=FF6 PN27 5 5==° CO50VVUTPUTBUFFER INL MIN –0.4 –0.3 VDD = +15V VSS = –15V –0.5–40 –20 0 TEM2P0ERATU4R0AE D(°8C6)756 0OUTPU8T0 BUFFE10R0 09649-014 –0.67.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 09649-017 图14. 积分非线性误差与温度的关系 图17. 积分非线性误差与电源电压的关系，5 V范围 Rev. C | Page 11 of 28

AD5780 0.35 4 TA = 25°C 0.30 DNL MAX 3 AVVRRDEE8FF6PN7 5== O50VVUTPUT BUFFER 0.25 B) S L LSB)0.20 TA = 25°C OR ( 2 ROR (0.15 VAVRRDEE8FF6PN7 5== O+–11U00TVVPUT BUFFER E ERR 1 R L E A NL 0.10 SC D O- 0 R 0.05 ZE DNL MIN –1 0 –0.05 –2 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-018 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 09649-021 图18. 微分非线性误差与电源电压的关系，±10 V范围 图21. 零电平误差与电源电压的关系，5 V范围 0.35 0 0.30 DNL MAX –0.1 ATVVARRD EE8=FF6 PN27 5 5==° CO+–11U00TVVPUT BUFFER 0.25 B) S RROR (LSB)00..1250 VVTAARRD EE8=FF6 PN27 5 5==° OC50VVUTPUT BUFFER E ERROR (L––00..32 E L DNL 0.10 DSCA–0.4 0.05 MI –0.5 0 DNL MIN –0.05 –0.6 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 .(5V) 13.5 14.5 15.5 16.5 09649-019 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-022 图19. 微分非线性误差与电源电压的关系，5 V范围 图22. 中间电平误差与电源电压的关系，±10 V范围 0.5 2.0 TA = 25°C 0.4 VVRREEFFPN == +–1100VV 1.5 0.3 AD8675 OUTPUT BUFFER LSB) 0.2 SB) 1.0 ROR ( 0.1 OR (L 0.5 R R LE E 0 E ER 0 A L SC–0.1 CA–0.5 ZERO-–0.2 MIDS–1.0 –0.3 TA = 25°C –0.4 –1.5 VVRREEFFPN == 50VV AD8675 OUTPUT BUFFER –0.5 –2.0 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-020 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 09649-023 图20. 零电平误差与电源电压的关系，±10 V范围 图23. 中间电平误差与电源电压的关系，5 V范围 Rev. C | Page 12 of 28

AD5780 0.50 1.50 TA = 25°C 0.45 VREFP = +10V 1.45 VREFN = –10V 0.40 AD8675 OUTPUT BUFFER 1.40 B) R (LS0.35 SB)1.35 E ERRO00..2350 RROR (L11..2350 CAL0.20 N E1.20 S AI LL-0.15 G1.15 U F 0.10 1.10 TA = 25°C 0.05 1.05 VVRREEFFPN == 50VV AD8675 OUTPUT BUFFER 0 1.00 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-024 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 09649-027 图24. 满量程误差与电源电压的关系，±10 V范围 图27. 增益误差与电源电压的关系，5 V范围 1.5 0.3 TA = 25°C 1.0 VREFP = 5V INL MAX VREFN = 0V 0.2 AD8675 OUTPUT BUFFER B) 0.5 S 0.1 R (L 0 B) ALE ERRO––10..05 ERROR (LS–0.10 VVATADSD SD8= 6= =27 5–+5°1 1OC55VUVTPUT BUFFER L-SC–1.5 INL UL –0.2 F–2.0 INL MIN –0.3 –2.5 –3.0 –0.4 7.5 8.5 9.5 10.5 V1D1D.5/|VSS1|2 (.V5) 13.5 14.5 15.5 16.5 09649-025 5.0 5.5 6.0 6.5 V7R.E0FP/|V7.R5EFN|8 (.V0) 8.5 9.0 9.5 10.0 09649-028 图25. 满量程误差与电源电压的关系，5 V范围 图28：积分非线性误差与基准电压的关系 0.35 0.30 VTAR E=F P2 5=° C+10V INL MAX 0.25 VREFN = –10V 0.25 AD8675 OUTPUT BUFFER 0.20 GAIN ERROR (LSB)–000...001555 DNL ERROR (LSB)00..1105 VTVAADSD SD8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER 0.05 –0.15 INL MIN 0 –0.25 –0.05 12.5 13.0 13.5 14.0VDD/1|V4S.5S| (V)15.0 15.5 16.0 16.5 09649-026 5.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.0V) 8.5 9.0 9.5 10.0 09649-029 图26. 增益误差与电源电压的关系，±10 V范围 图29：微分非线性误差与基准电压的关系 Rev. C | Page 13 of 28

AD5780 0 –1.0 TA = 25°C TA = 25°C –0.05 VVDSSD == –+1155VV –1.1 VVDSSD == –+1155VV AD8675 OUTPUT BUFFER –1.2 AD8675 OUTPUT BUFFER B)–0.10 SCALE ERROR (LS–––000...221505 AIN ERROR (LSB)––––1111....6543 RO- G–1.7 E–0.30 Z –1.8 –0.35 –1.9 –0.40 –2.0 5.0 5.5 6.0 6.5 V7R.0EFP/|7V.5REFN8| .(0V) 8.5 9.0 9.5 10.0 09649-030 5.0 5.5 6.0 6.5 V7R.E0FP/|7V.R5EFN|8 (.0V) 8.5 9.0 9.5 10.0 09649-033 图30. 零电平误差与基准电压的关系 图33. 增益误差与基准电压的关系 –0.2 1.8 –0.3 ATVVADSDS D8= 6= =27 5–+5°1 1CO55VUVTPUT BUFFER 1.6 ±++11500VVV S SSPPPAAANNN DSCALE ERROR (LSB)––––0000....7654 L-SCALE ERROR (LSB) 111...024 MI–0.8 UL F 0.8 –0.9 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –1.05.0 5.5 6.0 6.5 V7R.0EFP/|7V.R5EFN8| .(0V) 8.5 9.0 9.5 10.0 09649-031 0.6–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 09649-034 图31. 中间电平误差与基准电压的关系 图34. 满量程误差与温度的关系 0.6 1.7 TA = 25°C ±10V SPAN VVDSSD == –+1155VV 0.4 ++15V0V S SPPAANN AD8675 OUTPUT BUFFER B) 1.5 0.2 S B) OR (L R (LS 0 R 1.3 O R R–0.2 E R E E SCAL 1.1 CALE –0.4 L- S–0.6 L D FU MI 0.9 –0.8 –1.0 VDD = +15V VSS = –15V 0.75.0 5.5 6.0 6.5 V7R.0EFP/|7V.R5EFN|8 .(0V) 8.5 9.0 9.5 10.0 09649-032 –1.2–40AD867–52 0OUTPU0T BUTFEFME2RP0ERATU4R0E (°C)60 80 100 09649-035 图32. 满量程误差与基准电压的关系 图35. 中间电平误差与温度的关系 Rev. C | Page 14 of 28

AD5780 1.0 0.010 ±10V SPAN +10V SPAN 0.5 +5V SPAN 0.008 IDD 0.006 B) 0 S L 0.004 ROR (–0.5 A) 0.002 R m ALE E–1.0 /I (DSS 0 SC–1.5 ID –0.002 O- R –0.004 ZE–2.0 –0.006 –2.5 VVDSSD == –+1155VV –0.008 ISS AD8675 OUTPUT BUFFER –3.0–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 09649-036 –0.010–20 –15 –10 –5VDD/V0SS (V) 5 10 15 20 09649-039 图36. 零电平误差与温度的关系 图39. 电源电流与电源电压的关系 0 6 ±10V SPAN +10V SPAN –0.5 +5V SPAN 4 –1.0 2 B) LS–1.5 0 ROR (–2.0 (V)UT –2 VVDSSD == –+1155VV AIN ER–2.5 VO –4 VAVRRDEEAFF4PN8 =0=8 +–-1110 0BVVUFFERED G LOAD = 10M(cid:0) || 20pF –3.0 –6 –3.5 VDD = +15V –8 VSS = –15V AD8675 OUTPUT BUFFER –4.0–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 09649-037 –10–1 0 1 TIME2 (µs) 3 45 09649-040 图37. 增益误差与温度的关系 图40. 上升满量程电压阶跃 900 6 800 TA = 25°C IIIOONCVVRCCCCE A== S55IVVN,,G LLOOGGIICC VVOOLLTTAAGGEE 4 VVVDSRSDE F ==P –+=11 5+5V1V0V DECREASING VREFN = –10V 700 IIONCVRCCE A= S3IVN,G LOGIC VOLTAGE 2 ALODAA4D8 =0 81-01M B(cid:0)U F||F 2E0RpEFD 600 IOVCC = 3V, LOGIC VOLTAGE DECREASING 0 (µA)C500 (V)UT –2 C O OI 400 V I –4 300 –6 200 –8 100 00 1 LO2GIC INPUT3 VOLTAGE4 (V) 5 6 09649-038 –10–1 0 1 TIME2 (µs) 3 45 09649-041 图38. IOI 与逻辑输入电压的关系 图41. 下降满量程电压阶跃 CC Rev. C | Page 15 of 28

AD5780 10 6 VREFP = 5V NEGATIVE 9 VURNEITFNY -=G 0AVIN MODE POSITIVE 5 ADA4898-1 OUTPUT BUFFER 8 RC LOW-PASS FILTER 7 V-s) 4 n mV) 6 TCH ( (UT 5 GLI 3 VO 4 UT P 3 OUT 2 2 VREFP = +10V VREFN = –10V 1 RC LOW-PASS FILTER 1 UNITY-GAIN MODE ADA4898-1 OUTPUT BUFFER 0–1 0 12 TIME (µs) 3 4 5 09649-042 01638465536114688163840212992262144311296360448409600458752C507904OD557056E 606208655360704512753664802816851968901120950272999424 09649-047 图42. 500代码阶跃建立时间 图45. 5 V V 的6 MSB段毛刺能量 REF 25 55 VREFP = +10V NEGATIVE ±10V SPAN VREFN = –10V POSITIVE +10V SPAN UNITY-GAIN MODE 45 +5V SPAN ADA4898-1 OUTPUT BUFFER 20 RC LOW-PASS FILTER NEGATIVE POSITIVE 35 V-s) CODE CHANGE CODE CHANGE mV) OUTPUT GLITCH (n 1105 OUTPUT GLITCH ( 12555 –5 5 –15 0 –25 163844915281920114688147456180224212992245760278528311296344064376832409600442368475136C507904O540672DE5734406062086389766717447045127372807700488028168355848683529011209338889666569994241032192 09649-043 –1 0 TIME1 (µs) 2 3 09649-046 图43. ±10 V V 的6 MSB段毛刺能量 图46. ±10 V的中间量程峰峰值毛刺 REF 4.0 800 VREFP = 10V NEGATIVE TA = 25°C MIDSCALE CODE LOADED 3.5 UAVRNDEIATF4NY8 -=9G 80A-V1IN MODE POSITIVE 600 VVDSSD == –+1155VV OUTPUT UNBUFFERED OUTPUT BUFFER VREFP = +10V 3.0 RC LOW-PASS FILTER VREFN = –10V s) V) 400 CH(nV- 2.5 AGE (n 200 PUT GLIT 12..50 PUT VOLT 0 OUT OUT–200 1.0 –400 0.5 01638465536114688163840212992262144311296360448409600458752C507904OD557056E 606208655360704512753664802816851968901120950272999424 09649-044 –6000 1 2 3 T4IME (S5econd6s) 7 8 9 10 09649-045 图44. 10 V V 的6 MSB段毛刺能量 图47. 电压输出噪声，0.1 Hz至10 Hz带宽 REF Rev. C | Page 16 of 28

AD5780 100 200 VVVVDSRRSDEE FF ==PN –+==11 5+–5V11V00VV 116800 VVVVDSRRSDEE FF ==PN –+==11 5+–5V11V00VV UNITY GAIN V) 140 ADA4898-1 m nV/Hz)√ 10 OLTAGE ( 110200 NSD ( PUT V 6800 T U O 40 20 0 10.1 1 FR10EQUENCY 1(H00z) 1k 10k 09649-055 –200 1 23 TIME (µs) 4 56 09649-048 图48. 噪声谱密度与频率的关系 图49. 消除输出箝位时的毛刺脉冲 Rev. C | Page 17 of 28

AD5780 术语 相对精度 输出电压建立时间 相对精度或积分非线性(INL)是指DAC输出与通过DAC端 输出电压建立时间是指对于指定的电压变化，输出电压达 点的传递函数直线之间的最大偏差，单位为LSB。图6所示 到并保持在指定电平所需的时间量。对于快速建立应用， 为典型的INL误差与代码的关系图。 需要高速缓冲放大器作为AD5780的3.4 kΩ输出阻抗与负载 间的缓冲，此时建立时间由放大器决定。 微分非线性(DNL) 微分非线性是指任意两个相邻编码之间所测得变化值与理 数模转换毛刺脉冲 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 性可确保单调性。此DAC可保证单调性。图10所示为典型 到模拟输出的脉冲。它规定为毛刺的面积，用nV-sec表 的DNL误差与代码的关系图。 示，数字输入代码在主进位跃迁中改变1 LSB时进行测量(参 见图49)。 线性误差长期稳定性 线性误差长期稳定性是指DAC线性度在较长时间内的稳定 输出使能毛刺脉冲 程度。它用LSB表示，在500小时和1000小时的时间内和高 输出使能毛刺脉冲是DAC输出接地箝位消除时注入到模拟 环境温度下进行测量。 输出的脉冲。它规定为毛刺的面积，用nV-sec表示(参见 图49)。 零电平误差 零电平误差衡量将零电平代码(0x00000)载入DAC寄存器时 数字馈通 的输出误差。理想情况下，输出电压应为V 。零电平误 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 REFN 差用LSB表示。 冲，但在DAC输出未更新时进行测量。单位为nV-秒，测 量数据总线上发生满量程编码变化时的情况，即全0至全 零电平误差温度系数 1，反之亦然。 零电平误差温度系数衡量零电平误差随温度的变化，用 ppm FSR/°C表示。 总谐波失真(THD) 总谐波失真是指DAC输出的谐波均方根和与基波的比值。 满量程误差 仅包括二次至五次谐波。 满量程误差衡量将满量程代码(0x3FFFF)载入DAC寄存器 时的输出误差。理想情况下，输出电压应为V − 1 LSB。 直流电源抑制比 REFP 满量程误差用LSB表示。 直流电源抑制比衡量输出电压对DAC电源直流变化的抑制 能力。它在电源电压的给定直流变化下测量，用μV/V表 满量程误差温度系数 示。 满量程误差温度系数衡量满量程误差随温度的变化，用 ppm FSR/°C表示。 交流电源抑制比(AC PSRR) 交流电源抑制比衡量输出电压对DAC电源交流变化的抑制 增益误差 能力。它在电源电压的给定幅度和频率变化下测量，用分 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜 贝(dB)表示。 率与理想值之间的偏差，用满量程范围的ppm表示。 增益误差温度系数 增益误差温度系数衡量增益误差随温度的变化，用ppm FSR/°C表示。 中间电平误差 中间电平误差衡量将中间电平代码(0x20000)载入DAC寄存 器时的输出误差。理想情况下，输出电压应为(V – V )/2 REFP REFN + V 。中间电平误差用LSB表示。 REFN Rev. C | Page 18 of 28

AD5780 工作原理 AD5780是一款高精度、快速建立、单通道、18位、串行 R R R VOUT 输入、电压输出DAC。V 电源电压范围为7.5 V至16.5 V， 2R 2R 2R... 2R 2R 2R... 2R V 电源电压范围为−16.5D VD至−2.5 V。数据通过3线串行接 VREFP S0 S1... S11 E62 E61... E0 SS 口以24位字格式写入AD5780。它内置一个上电复位电 路，确保DAC输出上电至0 V，V 引脚通过约6 kΩ的内 部电阻箝位至AGND。 OUT VREFN 12-BITR-2RLADDER SI6X3MESQBUsADLESCEOGDMEEDN ITNSTO 09649-049 DAC架构 图50. DAC梯形结构串行接口 AD5780的DAC架构由两个匹配的DAC部分组成。图50给 串行接口 出了简化电路图。18位数据字的6个MSB经解码用于驱动 AD5780有一个3线串行接口(SYNC、SCLK和SDIN)，它与 63个开关E0到E62。每个开关将63个匹配电阻之一连接到 SPI、QSPI、MICROWIRE接口标准及大多数DSP兼容(时 经过缓冲的V 或V 电压。数据字的其余12位驱动12位 序图参见图2)。 REFP REFN 电压模式R-2R梯形网络的S0至S11开关。 输入移位寄存器 输入移位寄存器为24位宽。在工作速度最高可达35 MHz的 串行时钟输入SCLK的控制下，数据作为24位字以MSB优 先的方式载入器件。输入寄存器包括R/W位、3个地址位 和20个数据位，如表6所示。图2给出了这种操作的时序 图。 表6. 输入移位寄存器格式 MSB LSB DB23 DB22 DB21 DB20 DB19至DB0 R/W 寄存器地址 寄存器数据 表7. 输入移位寄存器解码 R/W 寄存器地址 描述 X1 0 0 0 无操作(NOP)；用于回读操作 0 0 0 1 写入DAC寄存器 0 0 1 0 写入控制寄存器 0 0 1 1 写入清零代码寄存器 0 1 0 0 写入软件控制寄存器 1 0 0 1 读取DAC寄存器 1 0 1 0 读取控制寄存器 1 0 1 1 读取清零代码寄存器 1 X表示无关。 Rev. C | Page 19 of 28

AD5780 独立操作 CONTROLLER AD5780* 串行接口采用连续式和非连续式两种串行时钟工作。如果 DATA OUT SDIN SYNC在正确的时钟周期数内保持为低电平，只能使用连 SERIAL CLOCK SCLK 续的SCLK时钟源。 CONTROL OUT SYNC 在门控时钟模式下，必须采用包含确切时钟周期数的连续 DATA IN SDO 时钟，在时钟周期结束后必须将SYNC置为高电平来锁存 数据。SYNC的第一个下降沿启动写周期。SCLK必须在24 SDIN AD5780* 个时钟下降沿后，才能将SYNC重新拉高。如果在第24个 SCLK下降沿之前拉高SYNC，写入的数据无效。如果 SCLK SYNC拉高前有超过24个SCLK下降沿，输入数据同样无 SYNC 效。 SDO 输入移位寄存器在SYNC的上升沿更新。若需进行其他串 行传输，必须将SYNC再次拉低。串行传输结束后，数据 SDIN 自动从输入移位寄存器传送到寻址寄存器。当写入周期完 AD5780* 成时，就可以在SYNC为高电平的同时拉低LDAC，从而更 SCLK 新输出。 SYNC 菊花链操作 对于包含数个器件的系统，可利用SDO引脚通过菊花链方 SDO 式将多个器件连接起来。菊花链模式有助于系统诊断和减 *ADDITIONAL PINS OMITTED FOR CLARITY. 09649-050 少串行接口线的数量。SYNC的第一个下降沿启动写周 图51. 菊花链框图 期。当SYNC为低电平时，SCLK不断施加到输入移位寄存 回读 器。如果施加了24个以上的时钟脉冲，则数据从移位寄存 通过SDO引脚可以回读所有片内寄存器的内容。表7显示 器纹波输出并出现在SDO线路上。此数据在SCLK上升沿 了寄存器的解码情况。寻址一个待读取的寄存器后，数据 逐个输出，并在SCLK的下降沿有效。将第一个器件的 将通过SDO引脚在接下来的24个时钟周期输出。时钟必须 SDO连接到菊花链中下一个器件的SDIN输入，可构建一 在SYNC为低电平时施加。当SYNC返回高电平时，SDO引 个多器件接口。系统中的每个器件都需要24个时钟脉冲， 脚变为三态。当读取单个寄存器时，可以使用NOP功能输 因此总时钟周期数必须等于24 × N，其中N为菊花链中的 出数据。如果读取一个以上的寄存器，则第一个待寻址寄 AD5780器件总数。当对所有器件的串行传输结束时， 存器的数据可以在寻址第二个待读取寄存器的同时输出。 SYNC变为高电平，这样可以锁存菊花链中各器件的输入 要完成一个回读操作，必须使能SDO引脚。SDO引脚默认 数据，防止额外的数据进入输入移位寄存器。串行时钟可 使能。 以是连续时钟或选通时钟。 硬件控制引脚 如果SYNC在正确的时钟周期数内保持为低电平，只能使 加载DAC功能(LDAC) 用连续的SCLK时钟源。在门控时钟模式下，必须采用包 数据传输到DAC的输入寄存器之后，有两种方法可以更新 含确切时钟周期数的连续时钟，在时钟周期结束后必须将 DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择 SYNC置为高电平来锁存数据。 两种更新模式之一：同步DAC更新或异步DAC更新。 在任何一个菊花链序列中，写入DAC寄存器不能与写入任 同步DAC更新 何其它寄存器混合在一起。对菊花链器件的所有写入要么 在此模式下，当数据进入输入移位寄存器时LDAC要保持 是写入DAC寄存器，要么是写入控制寄存器、清零代码寄 为低电平。DAC输出在SYNC的上升沿更新。 存器或软件控制寄存器。 Rev. C | Page 20 of 28

AD5780 异步DAC更新 引脚为低电平时，无法用新值更新输出。清零操作还可通 在此模式下，当数据进入输入移位寄存器时LDAC要保持 过设置软件控制寄存器中的CLR位来执行(见表13)。 为高电平。在拉高SYNC后，通过拉低LDAC可以异步更新 片内寄存器 DAC输出。此时在LDAC的下降沿进行更新。 DAC寄存器 复位功能(RESET) 表9说明如何写入和读取DAC寄存器。 AD5780可以通过两种方式复位至上电状态：一是置位 以下方程式描述了DAC的理想传递函数： RESET引脚，二是利用软件控制寄存器中的复位功能(见 表13)。如果RESET引脚不用，应将其硬连线至IOV 。 CC 异步清零功能(CLR) 其中： CLR引脚是在低电平有效的时候清零，允许输出清零至用 户自定义值。18位清零代码值写入清零代码寄存器(见表 V 是V 输入引脚上施加的负电压。 REFN REFN 12)。CLR必须至少保持一段时间的低电平才能完成操作 V 是V 输入引脚上施加的正电压。 REFP REFP (参见图2)。当CLR信号变回高电平后，输出保持为清零值 D为写入DAC的18位代码。 (如果LDAC为高电平)，直到新值载入DAC寄存器。当CLR 表8. 硬件控制引脚真值表 LDAC CLR RESET 功能 X1 X1 0 AD5780处于复位模式。无法对器件进行编程。 X X1 X1 AD5780返回到上电状态。所有寄存器都被设置为默认值。 X 0 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 0 1 1 输出根据DAC寄存器值进行设置。 1 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 1 1 输出根据DAC寄存器值进行设置。 0 1 输出保持为清零代码寄存器值。 1 1 输出根据DAC寄存器值进行设置。 0 1 输出保持为清零代码寄存器值。 1 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 0 1 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 1 1 输出保持为清零代码寄存器值。 0 1 输出根据DAC寄存器值进行设置。 1 X表示无关。 表9. DAC寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB2 DB1 DB0 R/W 寄存器地址 DAC寄存器数据 R/W 0 0 1 18位数据 X1 X1 X 1 X表示无关。 Rev. C | Page 21 of 28

AD5780 控制寄存器 寄存器设置DAC输出值。输出值取决于所用的DAC编码格 控制寄存器控制AD5780的工作模式。 式：二进制或二进制补码。默认寄存器值为0。 清零代码寄存器 在软件控制寄存器中置位CLR引脚或CLR位时，清零代码 表10. 控制寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 R/W 寄存器地址 控制寄存器数据 R/W 0 1 0 保留 保留 0000 SDODIS BIN/2sC DACTRI OPGND RBUF 保留 表11. 控制寄存器功能 位的名称 描述 保留 这些位为保留位，应设置为零。 RBUF 输出放大器配置控制。 0: 内部放大器A1上电，电阻R 和R1串联，如图54所示。允许连接一个增益为配置2的外部放大器。详情见AD5780 FB 特性部分。 1: (默认)内部放大器A1掉电，电阻R 和R1并联，如图53所示；R 与INV引脚之间的电阻为3.4 kΩ，等于DAC的电阻。 FB FB 允许R 和INV引脚对外部单位增益放大器进行输入偏置电流补偿。详情见AD5780特性部分。 FB OPGND 输出接地箝位控制。 0: 消除DAC输出接地箝位，DAC处于正常模式。 1: (默认)DAC输出通过约6 kΩ电阻箝位至接地，DAC处于三态模式。 复位器件将DAC置于OPGND模式，从而使能输出接地箝位，DAC处于三态。在控制寄存器中将OPGND位置1优先 于对DACTRI位的任何写操作。 DACTRI DAC三态控制。 0: DAC处于正常工作模式。 1: (默认)DAC处于三态模式。 BIN/2sC DAC寄存器编码选择。 0: (默认)DAC寄存器使用二进制补码编码。 1: DAC寄存器使用偏移二进制编码。 SDODIS SDO引脚使能/禁用控制。 0: (默认)SDO引脚使能。 1: SDO引脚禁用(三态)。 R/W 读/写选择位。 0: 寻址AD5780进行写操作。 1: 寻址AD5780进行读操作。 表12. 清零代码寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB2 DB1 DB0 R/W 寄存器地址 清零代码寄存器数据 R/W 0 1 1 18位数据 X1 X1 X 1 X表示无关。 Rev. C | Page 22 of 28

AD5780 软件控制寄存器 这是一个只写寄存器，将1写入特定位相当于通过发送脉冲将相应的引脚拉低。 . 表13. 软件控制寄存器 MSB LSB DB23 DB22 DB21 DB20 DB19至DB3 DB2 DB1 DB0 R/W 寄存器地址 软件控制寄存器数据 0 1 0 0 保留 复位 CLR1 LDAC2 1 当LDAC引脚为低电平时，CLR功能无效。 2 当CLR引脚为低电平时，LDAC功能无效。 表14. 软件控制寄存器功能 位的名称 描述 LDAC 此位设置为1可更新DAC寄存器和DAC输出。 CLR 此位设置为1可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所用的DAC寄存器 编码格式：二进制或二进制补码。 Reset 此位设置为1可使AD5780返回上电状态。 Rev. C | Page 23 of 28

AD5780 AD5780特性 上电至0 V 单位增益配置 AD5780内置一个上电复位电路，它除了能将所有寄存器 图52显示配置为单位增益的输出放大器。在此配置中，输 复位至默认值以外，还能控制上电期间的输出电压。上电 出范围是从V 到V 。 REFN REFP 时，DAC处于三态模式(其基准输入断开)，DAC输出通过 VREFP 约6 kΩ电阻箝位至AGND。DAC将保持此状态，直到通过 控制寄存器将其设置为其它状态。这个特性对于在DAC上 A1 R1 RFB RFB AD8675, 6.8kΩ 6.8kΩ 电过程中必须知道DAC输出状态的应用十分有用。 ADA4898-1, INV ADA4004-1 18-BIT 配置AD5780 DAC VOUT VOUT 上电之后，必须将AD5780置于正 常工作模式才能对输出 进位行清编零程可。使D为A此C，脱必离须三对态控，制OP寄G存ND器位进清行零编可程消。除D输AC出T箝RI VREFN AD5780 09649-051 位。此时，输出将变为V ，除非首先给DAC寄存器设 图52. 单位增益配置的输出放大器 REFN 置了其它值。 输出放大器还有一种单位增益配置，该配置从放大器的输 DAC输出状态 入偏置电流中消除了失调，方法是在放大器的反馈路径中 通过控制寄存器的DACTRI和OPGND位，可以将DAC输出 插入一个阻值与DAC输出电阻相等的电阻。DAC输出电阻 置于三种状态之一，如表15所示。 为3.4 kΩ，通过并联连接R1和R ，就能在片内获得一个与 FB DAC电阻相等的电阻。由于这些电阻全部位于一个硅片 表15. 输出状态真值表 上，因此其温度系数彼此匹配。若要使能这种工作模式， DACTRI OPGND 输出状态 必须将控制寄存器的RBUF位设置为逻辑1。图53给出了输 0 0 正常工作模式 0 1 输出通过约6 kΩ电阻箝位至AGND 出放大器连接到AD5780的方式。在此配置中，输出放大 1 0 输出为三态 器为单位增益，输出范围从V 到V 。这种单位增益 REFN REFP 1 1 输出通过约6 kΩ电阻箝位至AGND 配置允许在放大器反馈路径中放置一个电容，以提高动态 性能。 输出放大器配置 输出放大器可以通过多种方式连接到AD5780，具体取决 VREFP 于所施加的基准电压和所需的输出电压范围。 RFB R1 RFB 10pF 6.8kΩ 6.8kΩ INV VOUT 18-BIT DAC VOUT AD8675, ADA4898-1, ADA4004-1 AD5780 VREFN = 0V 09649-049 图53. 带放大器输入偏置电流补偿的单位增益输出放大器 Rev. C | Page 24 of 28

AD5780 增益为2的配置(×2增益模式) REFP 图54所示为增益配置为2的输出放大器。增益由内部匹配 的6.8 kΩ电阻设置，这些电阻恰好是DAC电阻的两倍，并 A1 R1 RFB RFB 6.8kΩ 6.8kΩ 10pF 具有从外部放大器的输入偏置电流中消除失调的作用。在 INV VOUT 此配置中，输出范围是从2 × V − V 到V 。这种配 18-BIT 置可用来从单端基准输入(V RE F=N 0 V)R产EFP生双R极EFP性输出范 DAC VOUT AD8675, REFN ADA4898-1, 围。若要使能这种工作模式，必须将控制寄存器的RBUF ADA4004-1 位设置为逻辑0。 VREFN AD5780 09649-050 图54. 增益配置为2的输出放大器 Rev. C | Page 25 of 28

AD5780 应用信息 典型工作电路 450-94690 图55. 典型工作电路 Rev. C | Page 26 of 28

AD5780 图55显示AD8675用作输出缓冲器时AD5780的典型工作 电 PC的USB端口，软件与评估板一同提供，便于用户设置 路。由于AD5780的输出阻抗为3.4 kΩ，因此需要一个输出 AD5780。软件可以在任何已安装Microsoft® Windows® XP 缓冲器来驱动低电阻、高电容负载。 (SP2)、Vista(32位或64位)或Windows 7的PC上运行。AD5780 评估板 用户指南UG-256已发布，其中提供了评估板工作的全部 细节。 ADI公司提供AD5780评估板，旨在帮助设计者轻松地对器 件性能进行评估。AD5780评估套件包括一片搭载相关元 件并经过测试的AD5780印刷电路板(PCB)。评估板连接到 Rev. C | Page 27 of 28

AD5780 外形尺寸 2.75 4.00BSC 2.65 PIN1 2.50 PIN1 INDICATOR INDICATOR 20 24 (Chamfer0.225) 19 1 5.00BSC B0.S5C0 EXPOSED 3.75 PAD 3.65 3.50 13 7 0.50 12 8 TOPVIEW BOTTOMVIEW 0.40 1.00 0.30 0.90 0.05MAX FORPROPERCONNECTIONOF 0.80 0.02NOM THEEXPOSEDPAD,REFERTO COPLANARITY THEPINCONFIGURATIONAND 0.30 0.08 FUNCTIONDESCRIPTIONS SEPALTAINNGE 0.25 0.20REF SECTIONOFTHISDATASHEET. 0.20 122409-B 图56. 24引脚引脚架构芯片级封装[LFCSP_VQ]， 4 mm x 5 mm 超薄四方体(CP-24-5) 图示尺寸单位：mm 订购指南 型号1 温度范围 积分非线性(INL) 封装描述 封装选项 AD5780ACPZ -40℃至+125℃ ±2 LSB 24引脚LFCSP_VQ CP-24-5 AD5780ACPZ-REEL7 -40℃至+125℃ ±2 LSB 24引脚LFCSP_VQ CP-24-5 AD5780BCPZ -40℃至+125℃ ±1 LSB 24引脚LFCSP_VQ CP-24-5 AD5780BCPZ-REEL7 -40℃至+125℃ ±1 LSB 24引脚LFCSP_VQ CP-24-5 EVAL-AD5780SDZ 评估板 1 Z = RoHS兼容器件 ©2011–2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09649sc-0-3/12(C) Rev. C | Page 28 of 28