8通道、12/16位、I2C、 DAC， 集成5 ppm/°C片内基准电压源 AD5629R/AD5669R 产品特性 功能框图 低功耗8通道DAC VDD VREFIN/VREFOUT AD5629R：12位 AD5629R/AD5669R 1.25V/2.5V REF AD5669R：16位 BUFFER 2.6 mm × 2.6 mm、16引脚WLCSP LDAC REINGPISUTTER REGDIASCTER SDTARCIN AG VOUTA 4 mm × 4 mm、16引脚LFCSP和16引脚TSSOP SCL BUFFER 1.25 V/2.5 V、5 ppm/ºC片内基准电压源 REINGPISUTTER REGDIASCTER SDTARCIN BG VOUTB BUFFER 关断模式下的功耗：400 nA (5 V)，200 nA (3 V) 2.7 V至5.5 V电源 GIC REINGPISUTTER REGDIASCTER SDTARCIN CG VOUTC 通上过电设复计位保至证零单电调平性或中间电平 SDA FACE LO REINGPISUTTER REGDIASCTER SDTARCIN DG BUFFER VOUTD ER BUFFER 3种关断功能 INT REINGPISUTTER REGDIASCTER SDTARCIN EG VOUTE 硬件LDAC和CLR功能 BUFFER A0 I2C兼容型串行接口支持标准(100 kHz)和快速(400 kHz)模式 REINGPISUTTER REGDIASCTER SDTARCIN FG VOUTF 应用 BUFFER 过程控制 REINGPISUTTER REGDIASCTER SDTARCIN GG VOUTG BUFFER 数据采集系统 REINGPISUTTER REGDIASCTER SDTARCIN HG VOUTH 便携式电池供电仪表 数字增益和失调电压调整 POWER-ON RESET POWER-DOWN LOGIC 可编程电压源和电流源 LDACCLR GND 08819-001 图1. 概述 AD5629R/AD5669R分别是低功耗、8通道、12/16位缓冲电 上述器件内置一个上电复位电路，确保DAC输出上电至0 V 压输出DAC，通过设计保证单调性。 (AD5629R-1/AD5629R-2、AD5669R-1/AD5669R-2)或中量 AD5629R/AD5669R片内集成基准电压源，内部增益为2。 程(AD5629R-3/AD5669R-3)并保持该电平，直到执行一次 有效的写操作为止。此外还具有各通道独立关断特性，在 AD5629R-1/AD5669R-1内置一个1.25 V、5 ppm/°C基准电压 源，满量程输出范围为2.5 V。AD5629R-2/AD5629R-3和 关断模式下，器件在5 V时的功耗降至400 nA，并提供软件 可选输出负载。 AD5669R-2/AD5669R-3内置 2.5 V、5 ppm/°C基准电压源， 满量程输出范围为5 V，具体取决于所选的选项。选择1.25 V 产品特色 基准电压的器件可采用2.7 V至5.5 V单电源供电。选择2.5 V 1. 8通道12/16位DAC。 基准电压的器件可在4.5 V至5.5 V电压范围内工作。上电时， 2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。 片内基准电压源关闭，因而可以用外部基准电压。内部基 3. 采用16引脚LFCSP和TSSOP、16引脚WLCSP封装。 准电压源通过软件写入使能。 4. 上电复位至0 V或中间电平。 5. 关断功能。关断模式下，3 V时DAC的典型功耗为200 nA， 5 V时为400 nA。 Rev. D Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 ©2010–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5629R/AD5669R 目录 特性..................................................................................................1 电阻串......................................................................................21 应用..................................................................................................1 内部基准电压源.....................................................................21 功能框图.........................................................................................1 输出放大器.............................................................................22 概述..................................................................................................1 串行接口..................................................................................22 产品特色.........................................................................................1 写操作......................................................................................22 修订历史.........................................................................................2 读操作......................................................................................22 技术规格.........................................................................................3 输入移位寄存器.....................................................................23 交流特性....................................................................................6 多字节操作.............................................................................23 I2C时序特性..............................................................................7 内部基准电压寄存器............................................................24 绝对最大额定值............................................................................9 上电复位..................................................................................24 ESD警告.....................................................................................9 省电模式..................................................................................25 引脚配置和功能描述.................................................................10 清零编码寄存器.....................................................................25 典型性能参数..............................................................................12 LDAC 功能..............................................................................27 术语................................................................................................19 电源旁路和接地.....................................................................27 工作原理.......................................................................................21 外形尺寸.......................................................................................28 数模转换器(DAC)部分.........................................................21 订购指南..................................................................................30 修订历史 2014年4月—修订版C至修订版D 更改特性、概述和产品聚焦部分.............................................1 更改表6中的V B、V C、V D、V E、V G、 更改AD5629R相对精度参数、基准输出(1.25 V) OUT OUT OUT OUT OUT V H引脚编号..........................................................................11 基准输入范围参数和基准输出(2.5 V) OUT 基准输入范围参数(表1)..............................................................3 2014年2月—修订版B至修订版C 更改相对精度参数和基准电压温度系数参数(表2)..............5 更改表6........................................................................................11 更改输出电压建立时间参数(表3)............................................6 更改图38、图39和图40............................................................17 更改表5...........................................................................................9 更改“订购指南”...........................................................................30 更改CLR引脚描述(表6).............................................................10 2013年2月—修订版A至修订版B 增加图32和图33..........................................................................15 增加16引脚WLCSP封装........................................................通篇 增加图46.......................................................................................17 更改“产品特性”部分....................................................................1 更改“内部基准电压”部分.........................................................20 增加图5；重新排序...................................................................10 更改“上电复位”部分..................................................................23 移动表6.........................................................................................11 更改“清零编码寄存器”部分.....................................................24 更改图25和图26..........................................................................15 更新“外形尺寸”...........................................................................27 增加图58.......................................................................................29 更改“订购指南”...........................................................................28 更改订购指南..............................................................................30 2010年10月—修订版0：初始版 2010年12月—修订版0至修订版A Rev. D | Page 2 of 32

AD5629R/AD5669R 技术规格 V = 4.5 V至5.5 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V 。除非另有说明，所有规格均相对于T 至T 而言。 DD L L REFIN DD MIN MAX 表1. A级1 B级1 最大 最大 参数 最小值 典型值值 最小值 典型值值 单位 测试条件/注释 静态性能2 AD5629R 分辨率 12 12 位 相对精度 ±0.5 ±4 ±0.5 ±1 LSB 参见图7 差分非线性 ±0.25 ±0.25 LSB 通过设计保证单调性(参见图9) AD5669R 分辨率 16 16 位 相对精度 ±8 ±32 ±8 ±16 LSB 参见图6 差分非线性 ±1 ±1 LSB 通过设计保证单调性(参见图8) 零代码误差 6 19 6 19 mV 全0载入DAC寄存器(参见图19) 零编码误差漂移 ±2 ±2 µV/°C 满量程误差 −0.2 −1 −0.2 −1 % FSR 全1载入DAC寄存器(参见图20) 增益误差 ±1 ±1 % FSR 增益温度系数 ±2.5 ±2.5 ppm 用FSR/°C表示 失调误差 ±6 ±19 ±6 ±19 mV 直流电源抑制比 –80 –80 dB V ± 10% DD 直流串扰(外部基准电压源) 10 10 µV 满量程输出变化引起； R = 2 kΩ接GND或V L DD 5 5 µV/mA 负载电流变化引起 10 10 µV (各通道)掉电引起 直流串扰(内部基准电压源) 25 25 µV 满量程输出变化引起； R = 2 kΩ接GND或V L DD 10 10 µV/mA 负载电流变化引起 输出特性3 2F 输出电压范围 0 V 0 V V DD DD 容性负载稳定性 2 2 nF R = ∞ L 10 10 nF R = 2 kΩ L 直流输出阻抗 0.5 0.5 Ω 短路电流 30 30 mA V = 5 V DD 上电时间 4 4 µs 退出关断模式，V = 5 V DD 参考输入 基准电流 40 50 40 50 µA V = V = 5.5 V(各DAC通道) REFIN DD 基准输入范围 0 V 0 V V DD DD 基准输入阻抗 14.6 14.6 kΩ 基准输出(1.25 V) 输出电压 1.247 1.253 1.247 1.253 µA T = 25°C A 基准输入范围 ±15 ±5 ±15 ppm/°C LFCSP, TSSOP ±15 WLCSP 输出阻抗 7.5 7.5 kΩ 基准输出(2.5 V) 输出电压 2.495 2.505 2.495 2.505 µA T = 25°C A 基准输入范围 ±15 ±5 ±10 ppm/°C 输出阻抗 7.5 7.5 kΩ Rev. D | Page 3 of 32

AD5629R/AD5669R A级1 B级1 参数 最小 值 典型 值最大值 最小 值 典型值 最大值 单位 测试条件/注释 逻辑输入3 输入电流 ±3 ±3 µA 所有数字输入 输入低电压V 0.8 0.8 V V = 5 V INL DD 输入高电压V 2 2 V V = 5 V INH DD 引脚电容 3 3 pF 电源要求 V 4.5 5.5 4.5 5.5 V 所有数字输入为0或V ，DAC启用， DD DD 不包括负载电流 I (正常模式)4 V = V 和V = GND DD IH DD IL V = 4.5 V至5.5 V 1.3 1.8 1.3 1.8 mA 内部基准电压源关闭 DD 2 2.5 2 2.5 mA 内部基准电压源开启 I (全掉电模式)5 DD V = 4.5 V至5.5 V 0.4 1 0.4 1 µA V = V 和V = GND DD IH DD IL 1 温度范围：−40°C至+105°C，典型值在25°C。 2 线性度计算使用缩减的数据范围：AD5629R(编码32到编码4064)，AD5669R(编码512到65024)。输出端无负载。 3 通过设计和特性保证，但未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 所有8个DAC均关断。 Rev. D | Page 4 of 32

AD5629R/AD5669R V = 2.7 V至3.6 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V 。除非另有说明，所有规格均相对于T 至T 而言。 DD L L REFIN DD MIN MAX 表2. A级1 5F B级1 最大 最大 参数 最小值 典型值值 最小值 典型值值 单位 测试条件/注释 静态性能2 6F AD5629R 分辨率 位 相对精度 参见图7 差分非线性 通过设计保证单调性(参见图9) AD5669R 分辨率 位 相对精度 参见图6 差分非线性 通过设计保证单调性(参见图8) 零代码误差 全0载入DAC寄存器(参见图19) 零编码误差漂移 满量程误差 全1载入DAC寄存器(参见图20) 增益误差 增益温度系数 用FSR/°C表示 失调误差 直流电源抑制比 V ± 10% DD 直流串扰(外部基准电压源) 满量程输出变化引起； R = 2 kΩ接GND或V L DD 负载电流变化引起 (各通道)掉电引起 直流串扰(内部基准电压源) 满量程输出变化引起； R = 2 kΩ接GND或V L DD 负载电流变化引起 输出特性3 输出电压范围 容性负载稳定性 R = ∞ L R = 2 kΩ L 直流输出阻抗 短路电流 V = 3 V DD 上电时间 退出关断模式，V = 3 V DD 参考输入 基准电流 V = V = 3.6 V(各DAC通道) REFIN DD 基准输入范围 基准输入阻抗 基准输出 输出电压 AD5629R/AD5669R T = 25°C A 基准温度系数3 LFCSP、TSSOP WLCSP 基准输出阻抗 逻辑输入3 输入电流 所有数字输入 输入低电压VINL V = 3 V DD 输入高电压VINH V = 3 V DD 引脚电容 Rev. D | Page 5 of 32

AD5629R/AD5669R A级1 B级1 参数 最小 值 典型 值最大 值 最小 值 典型 值最大值 单位 条件/注释 电源要求 V 2.7 3.6 2.7 3.6 V 所有数字输入为0或V ，DAC启用， DD DD 不包括负载电流 I (正常模式)4 V = V 和V = GND DD IH DD IL V = 2.7 V至3.6 V 1.0 1.5 1.0 1.5 mA 内部基准电压源关闭 DD 1.8 2.25 1.7 2.25 mA 内部基准电压源开启 I (全掉电模式)5 DD V = 2.7 V至3.6 V 0.2 1 0.2 1 µA V = V 和V = GND DD IH DD IL 1 温度范围：−40°C至+105°C，典型值在25°C。 2 线性度计算使用缩减的数据范围：AD5629R(编码32到编码4064)，AD5669R(编码512到65024)。输出端无负载。 3 通过设计和特性保证，但未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 所有8个DAC均关断。 交流特性 V = 2.7 V至5.5 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V 。除非另有说明，所有规格均相对于T 至T 而言。 DD L L REFIN DD MIN MAX 表3. 参数1, 2 最小 值 典型 值最大 值 单位 条件/注释3 输出电压建立时间 2.5 7 µs ¼到¾量程建立到±2 LSB 压摆率 1.2 V/µs 数模转换毛刺脉冲 4 nV-s 主进位发生1 LSB变化(参见图35) 19 nV-s 编码59904到编码59903 数字馈通 0.1 nV-s 基准馈通 −90 dB V = 2 V ± 0.1 V p-p，频率范围10 Hz至20 MHz REFIN 数字串扰 0.2 nV-s 模拟串扰 0.4 nV-s DAC间串扰 0.8 nV-s 乘法带宽 320 kHz V = 2 V ± 0.2 V p-p REFIN 总谐波失真 −80 dB V = 2 V ± 0.1 V p-p，频率 = 10 kHz REFIN 输出噪声频谱密度 120 nV/√Hz DAC编码 = 0x8400，1 kHz 100 nV/√Hz DAC编码 = 0x8400，10 kHz 1 通过设计和特性保证，但未经生产测试。 2 参见术语部分。 3 温度范围：−40°C至+105°C，典型值在25°C。 Rev. D | Page 6 of 32

AD5629R/AD5669R I2C时序特性 除非另有说明，V = 2.7 V至5.5 V，所有规格均相对于T 至T 而言，f = 400 kHz。 DD MIN MAX SCL 表4. 参数 条件 最小 值 最大值 单位 描述 f 1 标准模式 100 kHz 串行时钟频率 SCL 快速模式 400 kHz t 标准模式 4 t ，SCL高电平时间 1 HIGH 快速模式 0.6 t 标准模式 4.7 t ，SCL低电平时间 2 LOW 快速模式 1.3 t 标准模式 250 ns t ，数据建立时间 3 SU;DAT 快速模式 100 ns t 标准模式 0 3.45 t ，数据保持时间 4 HD;DAT 快速模式 0 0.9 t 标准模式 4.7 t ，重复起始条件的建立时间 5 SU;STA 快速模式 0.6 t 标准模式 4 t ，(重复)起始条件保持时间 6 HD;STA 快速模式 0.6 t 标准模式 4.7 t ，一个停止条件与一个起始条件之间的总线空闲时间 7 BUF 快速模式 1.3 t 标准模式 4 t ，停止条件的建立时间 8 SU;STO 快速模式 0.6 t 标准模式 1000 ns t ，SDA信号的上升时间 9 RDA 快速模式 300 ns t 标准模式 300 ns t ，SDA信号的下降时间 10 FDA 快速模式 300 ns t 标准模式 1000 ns t ，SCL信号的上升时间 11 RCL 快速模式 300 ns t 标准模式 1000 ns t ，重复起始条件和应答位后的SCL信号上升时间 11A RCL1 快速模式 300 ns t 标准模式 300 ns t ，SCL信号的下降时间 12 FCL 快速模式 300 ns t13 标准模式 10 ns LDAC低电平脉冲宽度 快速模式 10 ns t 标准模式 300 ns 有效写操作最后一个字节的第9个SCL时钟脉冲的下降沿到 14 LDAC下降沿 快速模式 300 ns t15 标准模式 20 ns CLR低电平脉冲宽度 快速模式 20 ns t 2 快速模式 0 50 ns 尖峰抑制脉宽 SP 1 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 2 SCL和SDA输入的输入滤波在快速模式下可抑制小于50 ns的噪声尖峰，在高速模式下可抑制小于10 ns的噪声尖峰。 Rev. D | Page 7 of 32

AD5629R/AD5669R t11 t12 t6 t2 SCL t6 t1 t5 t8 t4 t3 t10 t9 SDA t7 P S S t14 P LDAC* t13 CLR *ASYNCHRONOUS LDAC UPDATE MODE. t15 08819-002 图2. 串行写入操作 Rev. D | Page 8 of 32

AD5629R/AD5669R 绝对最大额定值 除非另有说明，T = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性 A 损坏。这只是额定最值，并不能以这些条件或者在任何其 表5. 它超出本技术规范操作章节中所示规格的条件下，推断器 参数 额定值 件能否正常工作。长期在绝对最大额定值条件下工作会影 V 至GND −0.3 V至+7 V DD 响器件的可靠性。 数字输入电压至GND −0.3 V至V + 0.3 V DD V 至GND −0.3 V至V + 0.3 V OUT DD V /V 至GND −0.3 V至V + 0.3 V ESD警告 REFIN REFOUT DD 工业温度范围 −40°C至+105°C ESD(静电放电)敏感器件。 存储温度范围 −65°C至+150°C 带电器件和电路板可能会在没有察觉的情况下放电。尽 结温(T ) +150°C J MAX 管本产品具有专利或专有保护电路，但在遇到高能量 功耗 (T − T )/θ JMAX A JA ESD时，器件可能会损坏。因此，应当采取适当的ESD 热阻θ JA 防范措施，以避免器件性能下降或功能丧失。 16引脚 TSSOP(4层板) 112.6°C/W 16引脚 LFCSP(4层板) 30.4°C/W 回流焊峰值温度 无铅 260°C Rev. D | Page 9 of 32

AD5629R/AD5669R 引脚配置和功能描述 AD5629R/AD5669R C A L A 0 D C D A L S S 6 5 4 3 1 1 1 1 VDD 1 12 GND LDAC 1 16 SCL VOUTA 2 TOP VIEW 11 VOUTB A0 2 15 SDA VOUTC 3 (Not to Scale) 10 VOUTD VDD 3 AD5629R/ 14 GND VOUTE 4 9 VOUTF VOUTA 4 AD5669R 13 VOUTB TOP VIEW 5 6 7 8 VOUTC 5 (Not to Scale) 12 VOUTD VGTUO VTUOFER RLC VHTUO VVOOUUTTGE 67 1110 VVOOUUTTHF N1.O ETXEPSOSED PADV/ NIFERMUST BE TIED TO GND. 08819-003 VREFIN/VREFOUT 8 9 CLR 08819-004 图3. 16引脚LFCSP (CP-16-17) 图4. 16引脚TSSOP (RU-16) BALLA1 INDICATOR 1 2 3 4 GND SCL SDA A0 A VOUTB LDAC VDD VOUTA B VOUTFVOUTDVOUTEVOUTC C VOUTH CLR VREF VOUTG D 08819-105 TOP VIEW (BALL SIDE DOWN) Not to Scale 图5. 16引脚WLCSP Rev. D | Page 10 of 32

AD5629R/AD5669R 表6. 引脚功能描述 引脚编号 LFCSP TSSOP WLCSP 引脚名称 描述 15 1 B2 LDAC 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或 全部DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接 为低电平。 16 2 A4 A0 地址输入。将最低有效位设为7位从机地址。 1 3 B3 V 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF DD 电容和0.1 μF电容去耦至GND。 2 4 B4 V A DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 3 5 C4 V C DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 4 6 C3 V E DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 5 7 D4 V G DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 6 8 D3 V /V AD5629R/AD5669R有一个用于基准输入和输出的公用引脚。使用内部基准电压 REFIN REFOUT 源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引 脚默认用作基准输入。 7 9 D2 CLR 异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被 忽略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据： 零电平、中间电平或满量程。默认设置是输出清零至0 V。 8 10 D1 V H DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 9 11 C1 V F DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 10 12 C2 V D DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 11 13 B1 V B DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 12 14 A1 GND 器件上所有电路的接地基准点。 13 15 A3 SDA 串行数据输入。该引脚与SCL线配合使用，将数据输入或输出32位输入移位寄存 器。它是一种双向开漏数据线，应通过一个外部上拉电阻上拉至电源。 14 16 A2 SCL 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出32位输入移位寄存器。 17 不适 用 不适 用 裸露焊盘 裸露焊盘必须连接到GND。 (EPAD) Rev. D | Page 11 of 32

AD5629R/AD5669R 典型性能参数 10 0.20 VDD = 5V VDD = 5V 8 EXT REF = 5V EXT REF = 5V TA = 25°C 0.15 TA = 25°C 6 0.10 4 0.05 B) 2 B) S S NL (L 0 NL (L 0 I –2 D –0.05 –4 –0.10 –6 –0.15 –8 –10 –0.20 0 10k 20k 3C0kODES 40k 50k 60k65535 08819-106 0 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-111 图6. INL AD5669R—外部基准电压源 图9. DNL AD5629R—外部基准电压源 1.0 10 VDD = 5V VDD = 5V 0.8 EXT REF = 5V INT REF = 2.5V TA = 25°C TA = 25°C 0.6 5 0.4 B) 0.2 B) S S NL (L 0 NL (L 0 I –0.2 I –0.4 –5 –0.6 –0.8 –1.00 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-108 –100 10k 20k 3C0kODES 40k 50k 60k65535 08819-112 图7. INL AD5629R—外部基准电压源 图10. INL AD5669R-2—内部基准电压源 1.0 1.0 VDD = 5V VDD = 5V 0.8 EXT REF = 5V INT REF = 2.5V TA = 25°C TA = 25°C 0.6 0.5 0.4 DNL (LSB) –00..202 INL (LSB) 0 –0.4 –0.5 –0.6 –0.8 –1.00 10k 20k 3C0kODES 40k 50k 60k65535 08819-109 –1.00 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-114 图8. DNL AD5669R—外部基准电压源 图11. INL AD5629R-2—内部基准电压源 Rev. D | Page 12 of 32

AD5629R/AD5669R 1.0 1.0 VDD = 5V VDD = 3V INT REF = 2.5V INT REF = 1.25V TA = 25°C TA = 25°C 0.5 0.5 B) B) NL (LS 0 NL (LS 0 D I –0.5 –0.5 –1.0 –1.0 0 10k 20k 3C0kODES 40k 50k 60k65535 08819-115 0 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-120 图12. DNL AD5669R-2—内部基准电压源 图15. INL AD5629R-1—内部基准电压源 0.20 1.0 IVNDTD R=E 5FV = 2.5V IVNDTD R=E 3FV = 1.25V 0.15 TA = 25°C TA = 25°C 0.10 0.5 0.05 B) B) S S NL (L 0 NL (L 0 D D –0.05 –0.10 –0.5 –0.15 –0.200 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-117 –1.00 10k 20k 3C0kODES 40k 50k 60k65535 08819-121 图13. DNL AD5629R-2—内部基准电压源 图16. DNL AD5669R-1—内部基准电压源 10 0.20 VDD = 3V VDD = 3V 8 INT REF = 1.25V INT REF = 1.25V TA = 25°C 0.15 TA = 25°C 6 0.10 4 0.05 B) 2 B) NL (LS 0 NL (LS 0 I –2 D –0.05 –4 –0.10 –6 –0.15 –8 –10 –0.20 0 10k 20k 3C0kODES 40k 50k 60k65535 08819-118 0 500 1000 1500 C2O00D0ES2500 3000 3500 4095 08819-123 图14. INL AD5669R-1—内部基准电压源 图17. DNL AD5629R-1—内部基准电压源 Rev. D | Page 13 of 32

AD5629R/AD5669R 0 VDD = 5V 1.95 TA = 25°C –0.05 1.90 1.85 OFFSET ERROR –0.10 R) OR (% FS–0.15 FULL-SCALE ERROR OR (mV) 11..7850 R R R R E–0.20 E 1.70 ZERO-CODE ERROR GAIN ERROR 1.65 –0.25 1.60 –0.30 –40 –25 –10 5 T2E0MPE35RATU50RE (°6C5) 80 95 110 125 08819-124 1.552.7 3.1 3.5 3.9VDD (V4).3 4.7 5.1 5.5 08819-127 图18. 增益误差和满量程误差与温度的关系 图21. 零编码误差和失调误差与电源电压的关系 6 21 VDD = 5V 18 5 OFFSET ERROR 15 4 S T mV) ZERO-CODE ERROR F HI 12 ERROR ( 3 UMBER O 9 2 N 6 1 3 0 0 –40 –25 –10 5 T2E0MPE35RATU50RE (°6C5) 80 95 110 125 08819-125 0.85 IDD0 .W90ITH EXTERN0A.9L5 REFERENCE1 .(0m0A) 1.05 08819-128 图19. 零代码误差和失调误差与温度的关系 图22. 采用外部基准电压源时的I 直方图 DD –0.16 18 TA = 25°C –0.17 FULL-SCALE ERROR 16 –0.18 14 –0.19 R) TS 12 S–0.20 HI % F OF 10 ERROR (––00..2221 NUMBER 86 –0.23 4 –0.24 GAIN ERROR –0.25 2 –0.26 0 2.7 3.1 3.5 3.9VDD (V4).3 4.7 5.1 5.5 08819-126 1.65 1.I7D0D WITH IN1T.7E5RNAL RE1F.E8R0ENCE (m1A.8)5 1.90 08819-129 图20. 增益误差和满量程误差与电源电压的关系 图23. 采用内部基准电压源时的I 直方图 DD Rev. D | Page 14 of 32

AD5629R/AD5669R 0.4 1.8 TA = 25°C TA = 25°C 0.3 1.7 1.6 0.2 VDD = 5V V) 1.5 E ( 0.1 OR VOLTAG –0.10 VDD = 3V, INT REF = 1.25V I (mA)DD 111...234 VDD = 3V R R –0.2 E 1.1 –0.3 1.0 VDD = 5V, INT REF = 2.5V –0.4 0.9 –0.5 0.8 –10 –8 –6 SO–4URCE–/2SINK 0CURR2ENT (m4A) 68 10 08819-130 0 10k 2D0IkGITAL 3C0OkDES (D4e0ckimal) 50k 60k 08819-133 图24. 供电轨裕量与源电流和吸电流的关系 图27. 电源电流与编码的关系 6 2.0 VDD = 5V TA = 25°C INT REF = 2.5V FULL SCALE 1.9 5 TA = 25°C 1.8 4 3/4 SCALE 1.7 V (V)OUT 32 MIDSCALE I (mA)DD 111...456 VVDDDD == 35..65VV 1/4 SCALE 1 1.3 1.2 0 ZERO CODE 1.1 –1 1.0 –0.03 –0.02 SOU–R0C.0E1AND SI0NK CURR0E.0N1T (A) 0.02 0.03 08819-131 –40 –25 –10 5 T2E0MPE35RATU50RE (°6C5) 80 95 110 125 08819-134 图25. AD5669R-2的源电流和吸电流能力 图28. 电源电流与温度的关系 4.0 1.48 VDD = 3V TA = 25°C 3.5 INT REF = 1.25V TA = 25°C 1.46 3.0 2.5 FULL SCALE 1.44 2.0 3/4 SCALE V) A) 1.42 (VOUT 11..05 MIDSCALE (mIDD 1.40 1/4 SCALE 0.5 1.38 ZERO CODE 0 1.36 –0.5 –1.0 1.34 –0.03 –0.02 SOU–R0C.0E1 AND SI0NK CURR0E.0N1T (A) 0.02 0.03 08819-132 2.7 3.1 3.5 3.9VDD (V4).3 4.7 5.1 5.5 08819-135 图26. AD5669R-1的源电流和吸电流能力 图29. 电源电流与电源电压的关系 Rev. D | Page 15 of 32

AD5629R/AD5669R 5.5 VDD = 5V 2.3 5.0 EXT REF = 5V TA = 25°C 4.5 TA = 25°C 2.1 4.0 VDD 1.9 3.5 V) 1.7 E ( 3.0 G (mA)DD 1.5 VDD =5V VOLTA 22..50 VOUTA I 1.5 1.3 1.0 1.1 0.5 VDD =3V 0 0.9 –0.5 0.70 0.5 1.0 1.5 2.0VLO2G.5IC (V)3.0 3.5 4.0 4.5 5.0 08819-136 –0.0010 –0.0006 –0.000T2IME (s0).0002 0.0006 0.0010 08819-139 图30. 电源电流与逻辑输入电压的关系 图33. 上电复位至中间电平 5.5 6 VDD = 5V 24TH CLK RISING EDGE VDD = 5V 5.0 EXT REF = 5V 5 ETAX T= R25E°FC = 5V 4.5 TA = 25°C 4.0 3.5 4 V) (V)VOUT 3 VOLTAGE ( 232...500 VOUTA 1.5 2 1.0 0.5 1 0 –0.5 0–2 0 2 TIME (µs)4 6 8 08819-137 –10 –5 TIME0 (µs) 5 10 08819-140 图31. 满量程建立时间(5 V) 图34. 退出掉电模式进入中间电平 5.5 5.0 EVDXDT =R E5VF = 5V T VDD = 5V EXT REF = 5V 4.5 TA = 25°C TA = 25°C 4.0 VDD 3.5 V) E ( 3.0 VOUTA G A 2.5 3 T OL 2.0 V 1.5 1.0 0.5 24TH CLK RISING EDGE VOUTA 0 –0.5 4 –0.0010 –0.0006 –0.000T2IME (s0).0002 0.0006 0.0010 08819-138 CH3 10.0mV BW CH4 5.0V MT 4 0107n.0s% A CH4 1.50V 08819-141 图32. 上电复位至0 V 图35. 数模转换毛刺脉冲(负) Rev. D | Page 16 of 32

AD5629R/AD5669R 图36. 模拟串扰 图39. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 图37. DAC间串扰 图40. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 图38. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 图41. 噪声频谱密度，内部基准电压源 Rev. D | Page 17 of 32

AD5629R/AD5669R 0 10 VDD = 5.5V EXT REF = 5V 0 –20 TA = 25°C VREF = 2V ± 0.1V p-p FREQUENCY = 10kHz –10 –40 –20 THD (dB) ––8600 (dBm)OUT ––4300 V CH A –50 CH B –100 CH C –120 ––7600 CCCCCHHHHH DEFGH ETVADX DT= =R2 5E5°.F5C V= 5V –3dB VREF = 2V ± 0.2V p-p –140 –80 0 2000 F40R0E0QUENCY6 (0H0z0) 8000 10,000 08819-148 10 100 1k FR1EkQ0UENC1Y0 0(kHz) 1M 10M 100M 08819-151 图42. 总谐波失真 图45. 乘法带宽 1.2510 图43. 建立时间与容性负载的关系 图46. 1.25 V基准电压温度系数与温度的关系 2.503 5.5 EXT REF = 5V 2.502 5.0 4.5 2.501 4.0 m/°C) 2.500 3.5 p GE (V) 3.0 VOUTA NCE (p 2.499 A 2.5 E OLT 2.0 FER 2.498 V RE 1.5 2.497 CLR PULSE 1.0 2.496 0.5 0 2.495 –0.5–10 –5 TIME0 (µs) 5 10 08819-150 105 TEMPERA25TURE (°C) –40 08819-153 图44. 硬件CLR 图47. 2.5 V基准电压温度系数与温度的关系 Rev. D | Page 18 of 32

AD5629R/AD5669R 术语 相对精度 数模转换毛刺脉冲 对于DAC，相对精度或积分非线性(INL)是指DAC输出与 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 通过DAC传递函数的两个端点的直线之间的最大偏差，单 到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的 位为LSB。图6、图7、图10、图11、图14和图15为典型INL 面积，用nV-s表示，数字输入编码在主进位跃迁中改变1 与编码的关系图。 LSB(0x7FFF至0x8000)时进行测量。图35所示为典型数模转 换毛刺脉冲图。 差分非线性 差分非线性(DNL)是指任意两个相邻码之间所测得变化值 直流电源抑制比(PSRR) 与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分 PSRR表示电源电压变化对DAC输出的影响大小，是指DAC 非线性可确保单调性。本DAC通过设计保证单调性。图8、 满量程输出的条件下VOUT变化量与VDD变化量之比，VREF保 图9、图12、图13、图16和图17为典型DNL与编码的关系图。 持在2 V，而VDD的变化范围为±10%。单位为dB。 失调误差 直流串扰 失调误差是指传递函数线性区内实际V 和理想V 之间 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 OUT OUT 的差值，用毫伏(mV)表示。失调误差在AD5669R上是通过 而发生的直流变化。其测量方法是让一个DAC发生满量程 将512和65024之间的编码载入DAC寄存器测得的。该值可 输出变化(或软件关断并上电)，同时监控另一个保持中间 以为正，也可为负，用毫伏(mV)表示。 电平的DAC。单位为μV。 负载电流变化引起的直流串扰用来衡量一个DAC的负载电 零代码误差 流变化对另一个保持中间电平的DAC的影响。以mV/mA 零代码误差衡量将零编码(0x0000)载入DAC寄存器时的输 为单位。 出误差。理想情况下，输出应为0 V。零编码误差始终为正值， 因为在DAC和输出放大器中的失调误差的共同作用下， 数字馈通 DAC输出不能低于0 V。零代码误差用mV表示。图19所示为 数字馈通衡量从器件的数字输入引脚注入到DAC模拟输出 典型零代码误差与温度的关系图。 的脉冲，但在未写入DAC时进行测量。数字馈通的单位为 nV-s，测量数字输入引脚上发生满量程编码变化时的情况， 增益误差 即全0至全1，或相反。 增益误差衡量DAC的量程误差，是指DAC传递特性的斜率 与理想值之间的偏差，用满量程范围的百分比表示。 数字串扰 数字串扰是指一个输出为中间电平的DAC，其输出因响应 零编码误差漂移 另一个DAC的输入寄存器的满量程编码变化(全0至全1或相 零代码误差漂移衡量零代码误差随温度的变化，用µV/°C 反)而引起的毛刺脉冲，该值在独立模式下进行测量，用 表示。 nV-s表示。 增益误差漂移 模拟串扰 增益误差漂移衡量增益误差随温度的变化，用(满量程范围 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 的ppm)/°C表示。 化引起毛刺脉冲，其测量方法是向一个DAC的输入寄存器 满量程误差 加载满量程编码变化(全0至全1，或相反)，同时LDAC保持 满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时 高电平，然后发送脉冲使LDAC变为低电平，并监控数字 的输出误差。理想情况下，输出应为V − 1 LSB。满量程误 编码未改变的DAC的输出。毛刺面积用nV-s表示。 REF 差用满量程范围的百分比表示。图17所示为典型满量程误 差与温度的关系图。 Rev. D | Page 19 of 32

AD5629R/AD5669R DAC间串扰 总谐波失真(THD) DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 总谐波失真是指理想正弦波与使用DAC时其衰减形式的差 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包 别。正弦波用作DAC的参考，而THD用来衡量DAC输出端 括数字和模拟串扰。其测量方法是向一个DAC加载满量程 存在的谐波。单位为dB。 编码变化(全0至全1，或相反)，保持LDAC为低电平，同时 监控另一个DAC的输出。毛刺的能量用nV-s表示。 AA 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。 Rev. D | Page 20 of 32

AD5629R/AD5669R 工作原理 数模转换器(DAC)部分 电阻串 AD5629R/AD5669R采用CMOS工艺制造，由一串DAC和一 电阻串部分如图50所示。它只是一串电阻，各电阻的值为R。 个输出缓冲放大器构成。每个器件均内置一个1.25 V/2.5 V、 载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电 5 ppm/°C基准电压源，其内部增益为2。图48和图49所示为 压，以馈入输出放大器。抽取电压的方法是将连接电阻串 DAC架构框图。 与放大器的开关之一闭合。由于它是一串电阻，因此可以 保证单调性。 VREFIN/VREFOUT INTERNAL REFERENCE1 OUTPUT R AMPLIFIER GAIN = ×2 REF (+) REGDIASCTER RSETSRISINTOGR VOUT R REF (–) R TO OUTPUT AMPLIFIER 1CBAY NV RBEEF ION/VVERREDFORUIVT.EN GND 08819-045 图48. 内部基准电压配置的DAC架构 R VREFIN/VREFOUT REF R R BUFFER OAMUTPPLUIFTIER 08819-047 GAIN = ×2 R REF (+) 图50. 电阻串 RSETSRISINTOGR VOUT 内部基准电压源 REF (–) AD5629R/AD5669R内置一个片内基准电压源，内部增益为2。 AD5629R-1/AD5669R-1内置一个1.25 V、5 ppm/°C基准电压源， GND 08819-046 满AD量56程29输R-出3内可置达一到个2.52 .V5 ；V、AD5 5p6p2m9R/°-C2/基AD准5电629压R-源3/，AD工56作69电R-压2/ 图49. 外部基准电压配置的DAC架构 为4.5 V至5.5 V，满量程输出可达到5 V。上电时，片内基准 DAC的输入编码为直接二进制，使用外部基准电压源时的 电压源关闭，因而可以使用外部基准电压源。内部基准电 理想输出电压为： 压源通过写入控制寄存器启用(参见表8)。 各器件的内部基准电压通过V 引脚提供。如果利用基 REFOUT 准电压输出驱动外部负载，则需要使用缓冲器。使用内部 使用内部基准电压源时的理想输出电压为： 基准电压源时，建议在基准电压输出与GND之间放置一个 100 nF电容，使基准电压保持稳定。 使用内部基准电压源时，不支持各通道独立关断。 其中： D是载入DAC寄存器的二进制编码的十进制等效值，具体 如下： AD5629R(12位)：0至4095。 AD5669R(16位)：0至65535。 N为DAC分辨率。 Rev. D | Page 21 of 32

AD5629R/AD5669R 输出放大器 通过在第9个时钟脉冲期间拉低SDA来做出响应(这称为 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 应答位)。在这个阶段，在选定器件等待从移位寄存器 围为0 V至V 。它能驱动连接至GND的一个与1000 pF电容 读写数据期间，总线上的所有其它器件保持空闲状态。 DD 并联的2 kΩ负载。输出放大器的源电流和吸电流能力如图25 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 和图26所示。压摆率为1.5 V/μs，¼到¾量程建立时间为10 μs。 串行总线发送。SDA线上的数据转换必须发生在SCL低 电平期间，并且在SCL高电平期间保持稳定。 串行接口 3. 读取或写入所有数据位之后，停止条件随即建立。在写 AD5629R/AD5669R采用双线I2C兼容型串行接口(参见 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， Philips Semiconductor于2000年1月发布的《I2C总线规范》 以建立停止条件。在读取模式下，主机会向第9个时钟 2.1版)。AD5629R/AD5669R可作为从器件连接到I2C总线， 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 受主器件的控制。典型写序列的时序图参见图2。 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 AD5629R/AD5669R支持标准(100 kHz)和快速(400 kHz)模式。 拉高，以建立停止条件。 高速模式仅在某些型号中提供。欲了解各型号的完整列 写操作 表，请参见“订购指南”。不支持10位寻址和广播寻址。 写入AD5629R/AD5669R时，用户必须先写入启动命令和地 AD5629R/AD5669R各有一个7位从机地址。这些器件有一 址字节(R/W = 0)，接着DAC通过拉低SDA做出应答，表示其 个从机地址，5个MSB设为10101，2个LSB由决定A0和A1地 已做好接收数据准备。AD5629R/AD5669R需要用于DAC的 址位状态的A0地址引脚状态设置。 两字节数据，以及控制各种DAC功能的一个命令字节。因 更改A0引脚硬连线的设置允许用户将多达三个器件集成到 此，必须有三个字节的数据写入DAC，即命令字节、最高 一条总线上，如表7所示。 有效数据字节和最低有效数据字节，如图51所示。这些数 据字节得到AD5629R/AD5669R应答后，随即出现停止条件。 表7. ADDR引脚设置 读操作 A0引脚连接 A1 A0 从AD5629R/AD5669R读回数据时，用户必须先写入启动命 V 0 0 DD 令和地址字节(R/W = 1)，接着DAC通过拉低SDA做出应答， NC 1 0 GND 1 1 表示其已做好发送数据准备。然后从DAC读取两个字节的 数据，均由主机应答，如图52所示。随即出现停止条件。 双线式串行总线协议按如下方式工作： 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通 过建立起始条件而启动数据传输。之后的字节是地址字 节，由7位从机地址组成。与发送地址对应的从机地址 1 9 1 9 SCL SDA 1 1 0 0 1 A1 A0 R/W DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 START BY ACK. BY ACK. BY MASTER AD5629R/AD5669R AD5629R/AD5669R FRAME 1 FRAME 2 SLAVE ADDRESS COMMAND BYTE 1 9 1 9 SCL (CONTINUED) (CONTINUSEDDA) DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 ACK. BY ACK. BY STOP BY MOSDTFA SRTIAAGM NBEIYF T3ICEANT AD5629R/AD5669R LEASDTFA RTSAAIGM BNEYIF T4IECANT AD5629R/AD5669R MASTER 08819-048 图51. I2C写操作 Rev. D | Page 22 of 32

AD5629R/AD5669R 1 9 1 9 SCL SDA 1 1 0 0 1 A1 A0 R/W DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 START BY ACK. BY ACK. BY MASTER AD5629R/AD5669R MASTER FRAME 1 FRAME 2 SLAVE ADDRESS COMMAND BYTE 1 9 1 9 SCL (CONTINUED) SDA DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 (CONTINUED) ACK. BY NO ACK. STOP BY MOSDTFA SRTIAAGM NBEIYF T3ICEANT MASTER LEASDTFA RTSAAIGM BNEYI FT4IECANT MASTER 08819-049 图52. I2C读操作 表8. 命令定义 输入移位寄存器 命令 输入移位寄存器为24位宽。数据在串行时钟输入SCL的控 C3 C2 C1 C0 描述 制下作为24位字载入器件。该操作的输入寄存器内容如图 0 0 0 0 写入输入寄存器n 0 0 0 1 更新DAC寄存器n 53和54所示。8个MSB构成命令字节。DB23至DB20为命令 0 0 1 0 写入输入寄存器n，更新全部(软件LDAC) 位C3、C2、C1和C0，控制器件的工作模式(详情参见表9)。 0 0 1 1 写入并更新DAC通道n 第一个字节的后四位是地址位A3、A2、A1和A0(详情参见 0 1 0 0 DAC掉电/上电 表9)。其余位是16/12位数据字。 0 1 0 1 加载清零编码寄存器 AD5669R数据字由16位输入编码( 参见图53)组成， 0 1 1 0 加载LDAC寄存器 0 1 1 1 复位(上电复位) AD5629R数据字则由12位输入编码和4个无关位组成(参见 1 0 0 0 设置内部REF寄存器 图54)。 1 0 0 1 使能多字节模式 多字节操作 1 0 1 0 保留 – – – – 保留 AD5629R/AD5669R支持多字节操作。命令1001保留用于多 1 1 1 1 保留 字节操作(参见表8)。2字节操作适合需要快速DAC更新且 不需更改命令字节的应用。命令寄存器的S位(DB22)可设 表9. 地址命令 置为1，以用于2字节工作模式。要实现标准3字节和4字节 地址(n) 操作，命令字节的S位(DB22)应设置为0。 A3 A2 A1 A0 选定的DAC通道 0 0 0 0 DAC A 0 0 0 1 DAC B 0 0 1 0 DAC C 0 0 1 1 DAC D 0 1 0 0 DAC E 0 1 0 1 DAC F 0 1 1 0 DAC G 0 1 1 1 DAC H 1 1 1 1 所有DAC Rev. D | Page 23 of 32

AD5629R/AD5669R 内部基准电压源寄存器 上电复位 所有版本均提供内部基准电压源。片内基准电压源在上电 AD5629R/AD5669R具有上电复位电路，可以在上电时控制 时默认关闭。将用户可编程的内部REF寄存器的位DB0设 输出电压。AD5629R/AD5669R DAC在上电后输出0 V， 为高电平或低电平，可以关闭或开启片内基准电压源(参见 AD5669R-3 DAC在上电后输出中间电平。输出一直保持该 表10)。DB1用于选择内部基准电压值。命令1000用于内部 电平，直到对DAC执行有效的写序列。这对于在上电过程 REF寄存器的设置(参见表8)。表11列出了输入移位寄存器 中需要了解DAC输出状态的应用来说很重要。还有一个软 中各位的状态与器件工作模式的对应关系。 件可执行的复位功能，它可将DAC复位至上电复位代码。 命令0111保留用于该复位功能(参见表8)。上电复位期间， LDAC或CLR上的所有事件都会被忽略。 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 C3 C2 C1 C0 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 COMMAND DAC ADDRESS DAC DATA DAC DATA COMMAND BYTE DATA HIGH BYTE DATA LOW BYTE 08819-050 图53. AD5669R输入寄存器内容 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 C3 C2 C1 C0 A3 A2 A1 A0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X X X COMMAND DAC ADDRESS DAC DATA DAC DATA COMMAND BYTE DATA HIGH BYTE DATA LOW BYTE 08819-052 图54. AD5629R输入寄存器内容 Rev. D | Page 24 of 32

AD5629R/AD5669R 掉电模式 在关断模式有效时，选定DAC的偏置发生器、输出放大器、 AD5629R/AD5669R具有四种独立的工作模式。命令0100用 电阻串以及其它相关线性电路全部关闭。内部基准电压源 于关断功能(参见表8)。这些模式可通过软件编程，设置控 仅在所有通道均关断时才关断。然而，掉电期间DAC寄存 制寄存器中的两位(DB9和DB8)进行选择。 器的内容不受影响。对于V = 5 V和V = 3 V，退出关断 DD DD 模式所需时间通常为4 μs。 表12列出了这些位的状态与器件工作模式的对应关系。将 相应的8位(DB7至DB0)设为1，任意或所有DAC(DAC H至 将PD1和PD0设为0(正常工作)，可以使任意DAC组合上 DAC A)都可以关断到选定的模式。表13列出了关断/上电期 电。上电后，输出为输入寄存器中的值(LDAC为低电平)， 间输入移位寄存器的内容。 或者输出为关断前DAC寄存器中的值(LDAC为高电平)。 当两位均设为0时，器件正常工作，5 V时正常模式功耗为 清零编码寄存器 1.3 mA。在三种关断模式下，5 V时电源电流降至0.4 μA(3 V AD5629R/AD5669R具有一个硬件异步清零输入引脚CLR。 时为0.2 μA)。不仅是供电电流下降，输出级也从放大器输出 CLR输入对下降沿敏感。通过将CLR线置为低电平，可以 切换为已知值的电阻网络，这是有好处的，因为在掉电模 将输入寄存器和DAC寄存器的内容清零至用户可配置CLR 式下器件的输出阻抗是已知的。有三种不同的选项：输出 寄存器中的数据，并相应地设置模拟输出。此功能在系统 通过1 kΩ电阻或100 kΩ电阻内部连接到GND，或者保持开 校准中可用于将零电平、中间电平或满量程同时载入所有 路状态(三态)。图55显示了此输出级。 通道。通过设置CLR控制寄存器中的两位DB1和DB0，用 户可以对这些清零编码值进行编程(参见表15)。默认设置 是输出清零至0 V。命令0101用于加载清零编码寄存器(参见 表8)。 SRTERSINISGT DOARC AMPLIFIER VOUT 器件在下一次有效写操作结束时退出清零编码模式。如果 CLR在写序列期间有效，写操作将被中止。 POWER-DOWN CLR脉冲有效时间(CLR的下降沿到输出开始改变时)通常为 CIRCUITRY RESISTOR NETWORK 08819-051 2通80常 n需s。要然52而0 ，ns输如出果才在开DA始C改的变线(性参区见域图以44外)。，则执行CLR后 图55. 掉电模式下的输出级 表14列出了加载清零编码寄存器操作期间输入移位寄存器 的内容。 表10. 内部基准电压寄存器 内部REF寄存器(DB0) 操作 0 基准电压源关闭(默认 ) 1 基准电压源开 启 表11. 基准电压源设置命令的32位输入移位寄存器内容 MSB LSB DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15至DB1 DB0 1 0 0 0 X X X X X 1/0 命令位(C3至C0) 地址位(A3至A0) 无关位 内部REF开/关 Rev. D | Page 25 of 32

AD5629R/AD5669R 表12. 关断工作模式 DB9 DB8 工作模式 0 0 正常工作 掉电模式 0 1 1 kΩ至GND 1 0 100 kΩ至GND 1 1 三态 表13. 关断/上电功能的32位输入移位寄存器内容 MSB LSB DB23 DB22 DB21 DB20 DB19至DB16 DB15 至D B10 DB9 DB8 DB7至DB1 DB0 0 1 0 0 X X PD1 PD0 DAC H至DAC B DAC A 命令位(C3至C0) 地址位(A3至A0) 无关位 掉电模式 关断/上电通道选择， 无关位 相应的位设为1可选择通 道 表14. 清零编码功能的32位输入移位寄存器内容 MSB LSB DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15至DB2 DB1 DB0 0 1 0 1 X X X X X CR1 CR0 命令位(C3至C0) 地址位(A3至A0)无关位 无关位 清零编码寄存器 表15. 清零编码寄存器 清零编码寄存器 DB1 DB0 CR1 CR0 清零编码 0 0 0x0000 0 1 0x8000 1 0 0xFFFF 1 1 无操作 Rev. D | Page 26 of 32

AD5629R/AD5669R LDAC 功能 电源旁路和接地 利用硬件LDAC引脚可以同时更新所有DAC的输出。 在注重精度的电路中，精心考虑电路板上的电源和接地回 路布局很有用。AD5629R/AD5669R所在的印刷电路板应将 同步LDAC 模拟部分与数字部分分离。如果AD5629R/AD5669R所在系 DAC寄存器在读入新数据后更新。LDAC可以永久接为低 统中有其它器件要求AGND至DGND连接，则只能在一个 电平或脉冲形式，如图2所示。 点上进行连接。该接地点应尽可能靠近AD5629R/AD5669R。 异步LDAC AD5629R/AD5669R的电源应使用10 μF和0.1 μF电容进行旁 输出不在写入输入寄存器的同时更新。当LDAC变为低电 路。这些电容应尽可能靠近该器件，0.1 μF电容最好正对着 平时，DAC寄存器更新为输入寄存器的内容。 该器件右上方。10 µF电容应为钽珠型电容。0.1 μF电容必须 或者，利用软件LDAC功能，写入输入寄存器n并更新所有 具有低有效串联电阻(ESR)和低有效串联电感(ESI)，普通 DAC寄存器，也可以同时更新所有DAC的输出。命令0011 陶瓷型电容通常具有这些特性。针对内部逻辑开关引起的 用于该软件LDAC功能。 瞬态电流所导致的高频干扰，该0.1 μF电容可提供低阻抗接地 路径。 利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引 脚。如果将某一DAC通道的LDAC位寄存器设为0，则意味 电源走线应尽可能宽，以提供低阻抗路径，并减小电源线 着该通道的更新受LDAC引脚的控制。如果该位设为1，则 路上的毛刺效应。时钟和其它快速开关的数字信号应通过 该通道同步更新，即DAC寄存器在读入新数据后更新，与 数字地将其与电路板上的其它器件屏蔽开。尽可能避免数 LDAC引脚的状态无关，此时LDAC引脚被视为接低电平。 字信号与模拟信号交叠。当电路板相反两侧的走线相交 有关LDAC寄存器的工作模式，请参见表16。 时，应确保这些走线彼此垂直，以减小电路板的馈通效 应。最佳电路板布局技术是微带线技术，其中电路板的元 在用户希望同时更新选定的通道，而其余通道同步更新的 件侧专用于接地层，信号走线则布设在焊接侧。但是，这 应用中，这种灵活性十分有用。使用命令0110写入DAC将 种技术对于双层电路板未必可行。 加载8位LDAC寄存器(DB7至DB0)。各通道的默认值为0， 即LDAC引脚正常工作。如果将某一位设为1，则意味着无 论LDAC引脚的状态如何，对应的DAC通道都会更新。表 17列出了加载LDAC寄存器工作模式期间输入移位寄存器 的内容。 表16. LDAC寄存器 加载DAC寄存器 LDAC 位(DB7至DB0) LDAC引脚 LDAC 操作 0 1/0 由LDAC引脚决定。 1 X—无关位 DAC通道更新，覆盖LDAC引脚。DAC通道视LDAC为0。 A A 表17. LDAC寄存器功能的32位输入移位寄存器内容 MSB LSB DB15 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 至DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 1 1 0 X X X X X DAC H DAC G DAC F DAC E DAC D DAC C DAC B DAC A 命令位(C3至C0) 地址位(A3至A0) 无关位 LDAC位设为1将覆盖LDAC引脚 无关位 Rev. D | Page 27 of 32

AD5629R/AD5669R 外形尺寸 4.10 0.35 4.00SQ 0.30 PIN1 3.90 0.25 INDICATOR PIN1 0.65 13 16 INDICATOR BSC 12 1 EXPOSED 2.70 PAD 2.60SQ 2.50 4 9 0.45 8 5 0.20MIN TOPVIEW 0.40 BOTTOMVIEW 0.35 0.80 FORPROPERCONNECTIONOF 0.75 THEEXPOSEDPAD,REFERTO 0.70 0.05MAX THEPINCONFIGURATIONAND 0.02NOM FUNCTIONDESCRIPTIONS COPLANARITY SECTIONOFTHISDATASHEET. SEATING 0.08 PLANE 0.20REF COMPLIANTTOJEDECSTANDARDSMO-220-WGGC. 08-16-2010-C 图56. 16引脚引脚架构芯片级封装[LFCSP_WQ] 4 mm x 4 mm，超薄体 (CP-16-17) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 6.40 4.40 BSC 4.30 1 8 PIN 1 1.20 MAX 0.15 0.20 0.05 0.09 0.75 0.30 8° 0.60 0.65 0.19 SEATING 0° 0.45 BSC PLANE COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图57. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm Rev. D | Page 28 of 32

AD5629R/AD5669R 2.645 2.605 SQ 2.565 4 3 2 1 A BALLA1 IDENTIFIER 1.50 B REF C D 0.50 REF TOP VIEW BOTTOM VIEW (BALL SIDE DOWN) (BALL SIDE UP) 0.650 0.595 SIDE VIEW 0.540 COPLANARITY 0.05 SEATING 0.340 0.270 PLANE 00..332000 00..224100 08-16-2011-A 图58. 16引脚晶圆级芯片规模封装[WLCSP] (CB-16-16) 图示尺寸单位：mm Rev. D | Page 29 of 32

AD5629R/AD5669R 注释 内部基准 型号1 温度范围 封装描述 封装选项 上电复位至编码 精度 电压源 F51 AD5629RARUZ-1 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±4 LSB INL 1.25 V AD5629RARUZ-1-RL7 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±4 LSB INL 1.25 V AD5629RBRUZ-2 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±1 LSB INL 2.5 V AD5629RBRUZ-2-RL7 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±1 LSB INL 2.5 V AD5629RACPZ-2-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±4 LSB INL 2.5 V AD5629RACPZ-3-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 中间电平 ±4 LSB INL 2.5 V AD5629RBCPZ-1-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±1 LSB INL 1.25 V AD5629RBCPZ-2-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±1 LSB INL 2.5 V AD5629RBCBZ-1-RL7 −40°C至+105°C 1 6引脚 WLCSP CB-16-16 零电 平 ±1 LSB INL 1.25 V AD5669RARUZ-1 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±32 LSB INL 1.25 V AD5669RARUZ-1-RL7 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±32 LSB INL 1.25 V AD5669RBRUZ-2 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±16 LSB INL 2.5 V AD5669RBRUZ-2-RL7 −40°C至+105°C 1 6引脚 TSSOP RU-16 零电 平 ±16 LSB INL 2.5 V AD5669RACPZ-2-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±32 LSB INL 2.5 V AD5669RACPZ-3-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 中间电平 ±32 LSB INL 2.5 V AD5669RBCPZ-1-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±16 LSB INL 1.25 V AD5669RBCPZ-2-RL7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±16 LSB INL 2.5 V AD5669RBCPZ-1500R7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±16 LSB INL 1.25 V AD5669RBCPZ-2500R7 −40°C至+105°C 16引脚 LFCSP_WQ CP-16-17 零电 平 ±16 LSB INL 2.5 V AD5669RBCBZ-1-RL7 −40°C至+105°C 1 6引脚 WLCSP CB-16-16 零电 平 ±16 LSB INL 1.25 V AD5669RBCBZ-1-R5 −40°C至+105°C 1 6引脚 WLCSP CB-16-16 零电 平 ±16 LSB INL 1.25 V EVAL-AD5629RSDZ 评估板 EVAL-AD5669RSDZ 评估板 1 Z = 符合RoHS标准的器件。 Rev. D | Page 30 of 32

AD5629R/AD5669R 注释 Rev. D | Page 31 of 32

AD5629R/AD5669R 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2010–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08819sc-0-4/14(D) Rev. D | Page 32 of 32