四通道、12/14/16位nanoDAC， 内置5 ppm/°C片内基准电压源 AD5624R/AD5644R/AD5664R 特性 功能框图 低功耗，最小的引脚兼容、四通道nanoDAC VDD GND VREFIN/VREFOUT AD5664R：16位 AD5624R/AD5644R/AD5664R 1.25V/2.5V REF AD5644R：14位 AD5624R：12位 REINGPISUTTER REGDIASCTER SDTARCIN AG BUFFER VOUTA 用户可选外部或内部基准电压源 SCLK 默认使用外部基准电压源 1.25 V/2.5 V、5 ppm/ºC片内基准电压源 REINGPISUTTER REGDIASCTER SDTARCIN BG BUFFER VOUTB 10引脚MSOP和3 mm × 3 mm、LFCSP_WD封装 SYNC INTLEORGFIACCE 电源电压范围：2.7 V至5.5 V REINGPISUTTER REGDIASCTER SDTARCIN CG BUFFER VOUTC 通过设计保证单调性 DIN 上电复位至零电平 REINGPISUTTER REGDIASCTER SDTARCIN DG BUFFER VOUTD 各通道独立关断 应串行用接口，时钟速率最高达50 MHz POLWOEGRIC-ON PDLOOOWGWEINCR- 05856-001 图1 过程控制 数据采集系统 表1. 相关器件 便携式电池供电仪表 产品型号 描述 数字增益和失调电压调整 AD5624/AD5664 2.7 V至5.5 V、四通道、12/16位DAC，外 部基准电压源 可编程电压源和电流源 AD5666 2.7 V至5.5 V、四通道、16位DAC，内部 可编程衰减器 基准电压源，LDAC、CLR引脚 概述 AD5624R/AD5644R/AD5664R均属于nanoDAC®系列，分别 时的功耗降至480 nA，并提供软件可选的输出负载。在正 是低功耗、四通道、12/14/16位缓冲电压输出DAC，采用 常工作模式下，该器件具有低功耗特性，非常适合便携式 2.7 V至5.5 V单电源供电，通过设计保证单调性。 电池供电设备。 AD5624R/AD5644R/AD5664R均内置一个片内基准电压 AD5624R/AD5644R/AD5664R采用多功能三线式串行接 源。AD56x4R-3内置一个1.25 V、5 ppm/°C基准电压源，满 口，能够以最高50 MHz的时钟速率工作，并与标准SPI、 量程输出范围可达到2.5 V；AD56x4R-5内置一个2.5 V、 QSPI™、MICROWIRE™、DSP接口标准兼容。它内置片内 5 ppm/°C基准电压源，满量程输出范围可达到5 V。上电 精密输出放大器，能够实现轨到轨输出摆幅。 时，片内基准电压源关闭，因而可以用外部基准电压源。 产品聚焦 所有器件均可以采用2.7 V至5.5 V单电源供电。内部基准电 1. 四通道、12/14/16位DAC。 压源通过软件写操作来使能。 2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。 上述器件内置一个上电复位电路，确保DAC上电后输出 3. 提供3 mm × 3 mm、10引脚MSOP和10引脚LFCSP_WD 0 V并保持该电平，直到执行一次有效的写操作为止。此 两种封装。 外还具有各通道独立关断特性，在关断模式下，器件在5 V 4. 低功耗：3 V时典型功耗为1.32 mW，5 V时为2.2 mW。 Rev. B Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 www.analog.com Trademarks and registered trademarks are the property of their respective owners. Fax: 781.461.3113 ©2006–2008 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5624R/AD5644R/AD5664R 目录 特性..................................................................................................1 内部基准电压源.....................................................................20 应用..................................................................................................1 外部基准电压源.....................................................................20 功能框图.........................................................................................1 串行接口..................................................................................20 概述..................................................................................................1 输入移位寄存器.....................................................................21 产品聚焦.........................................................................................1 SYNC中断...............................................................................21 修订历史.........................................................................................2 上电复位..................................................................................22 技术规格.........................................................................................3 软件复位..................................................................................22 AD5624R-5/AD5644R-5/AD5664R-5....................................3 关断模式..................................................................................22 AD5624R-3/AD5644R-3/AD5664R-3....................................4 LDAC功能..............................................................................23 交流特性...................................................................................6 内部基准电压源设置............................................................23 时序特性...................................................................................7 微处理器接口.........................................................................24 时序图.......................................................................................7 应用.................................................................................................25 绝对最大额定值............................................................................8 使用基准电压源作为AD5624R/AD5644R/AD5664R的电源 ESD警告....................................................................................8 ...................................................................................................25 引脚配置和功能描述....................................................................9 使用AD5624R/AD5644R/AD5664R实现双极性工作模式 典型工作特性.................................................................................10 ...................................................................................................25 术语..................................................................................................18 AD5624R/AD5644R/AD5664R与电隔离接口的配合使用 工作原理.........................................................................................20 ...................................................................................................25 数模转换部分..........................................................................20 电源旁路和接地.....................................................................26 电阻串.......................................................................................20 外形尺寸........................................................................................27 输出放大器...............................................................................20 订购指南..................................................................................28 修订历史 2008年4月—修订版A至修订版B 更改图50.........................................................................................20 更新“外形尺寸”.............................................................................27 更改“订购指南”部分....................................................................28 2006年11月—修订版0至修订版A 更改表2中的基准输出参数........................................................3 更改表3中的基准输出参数........................................................5 增加图3的注释..............................................................................9 2006年4月—修订版0：初始版 Rev. B | Page 2 of 28

AD5624R/AD5644R/AD5664R 技术规格 AD5624R-5/AD5644R-5/AD5664R-5 除非另有说明，V = 4.5 V至5.5 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V ；所有规格均相对于T 至T 而言。 DD L L REFIN DD MIN MAX 表2 B级1 参数 最小值 典型值 最大值 单位 条件/注释 静态性能2 AD5664R 分辨率 16 位 相对精度 ±8 ±16 LSB 微分非线性 ±1 LSB 通过设计保证单调性 AD5644R 分辨率 14 位 相对精度 ±2 ±4 LSB 微分非线性 ±0.5 LSB 通过设计保证单调性 AD5624R 分辨率 12 位 相对精度 ±0.5 ±1 LSB 微分非线性 ±0.25 LSB 通过设计保证单调性 零编码误差 2 10 mV DAC寄存器载入全0 失调误差 ±1 ±10 mV 满量程误差 −0.1 ±1 % of FSR DAC寄存器载入全1 增益误差 ±1.5 % of FSR 零编码误差漂移 ±2 µV/°C 增益温度系数 ±2.5 ppm FSR/°C 直流电源抑制比 −100 dB DAC编码 = 中间量程；V = 5 V ± 10% DD 直流串扰 外部基准电压源 10 µV 满量程输出变化引起；R = 2 kΩ接GND或V L DD 10 µV/mA 负载电流变化引起 5 µV (各通道)关断引起 内部基准电压源 25 µV 满量程输出变化引起；R = 2 kΩ接GND或V L DD 20 µV/mA 负载电流变化引起 10 µV (各通道)关断引起 输出特性3 输出电压范围 0 V V DD 容性负载稳定性 2 nF R = ∞ L 10 nF R = 2 kΩ L 直流输出阻抗 0.5 Ω 短路电流 30 mA V = 5 V DD 上电时间 4 µs 退出关断模式; V = 5 V DD 基准输入 基准电流 170 200 µA V = V = 5.5 V REF DD 基准电压输入范围 0.75 V V DD 基准输入阻抗 26 kΩ 基准输出 输出电压 2.495 2.505 V 环境温度 基准电压温度系数(TC)3 ±5 ±10 ppm/°C MSOP封装型号 ±10 ppm/°C LFCSP封装型号 输出阻抗 7.5 kΩ Rev. B | Page 3 of 28

AD5624R/AD5644R/AD5664R B级1 参数 最小值 典型值 最大值 单位 条件/注释 逻辑输入3 输入电流 ±2 µA 所有数字输入 低输入电压V 0.8 V V = 5 V INL DD 高输入电压V 2 V V = 5 V INH DD 引脚电容 3 pF 电源要求 V 4.5 5.5 V DD I V = V , V = GND, V = 4.5 V 至 5.5 V DD IH DD IL DD 正常模式4 0.45 0.9 mA 内部基准电压源关闭 0.95 1.2 mA 内部基准电压源开启 全关断模式5 0.48 1 µA 1 温度范围(B级)：−40°C至+105°C。 2 线性度计算使用缩减的数据范围：AD5664R(编码512到编码65,024)；AD5644R(编码128到编码16,256)；AD5624R(编码32到编码4064)。输出端无负载。 3 通过设计和特性保证，未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 所有DAC关断。 AD5624R-3/AD5644R-3/AD5664R-3 除非另有说明，V = 2.7 V至3.6 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V ；所有规格均相对于T 至T 而言。 DD L L REFIN DD MIN MAX 表3 B级1 参数 最小值 典型值 最大值 单位 条件/注释 静态性能2 AD5664R 分辨率 16 位 相对精度 ±8 ±16 LSB 微分非线性 ±1 LSB 通过设计保证单调性 AD5644R 分辨率 14 位 相对精度 ±2 ±4 LSB 微分非线性 ±0.5 LSB 通过设计保证单调性 AD5624R 分辨率 12 位 相对精度 ±0.5 ±1 LSB 微分非线性 ±0.25 LSB 通过设计保证单调性 零编码误差 2 10 mV DAC寄存器载入全0 失调误差 ±1 ±10 mV 满量程误差 −0.1 ±1 % of FSR DAC寄存器载入全1 增益误差 ±1.5 % of FSR 零编码误差漂移 ±2 µV/°C 增益温度系数 ±2.5 ppm FSR/°C 直流电源抑制比 −100 dB DAC编码 = 中间量程；V = 3 V ± 10% DD 直流串扰 外部基准电压 10 µV 满量程输出变化引起；R = 2 kΩ接GND或V L DD 10 µV/mA 负载电流变化引起 5 µV (各通道)关断引起 内部基准电压 25 µV 满量程输出变化引起；R = 2 kΩ接GND或V L DD 20 µV/mA 负载电流变化引起 10 µV (各通道)关断引起 Rev. B | Page 4 of 28

AD5624R/AD5644R/AD5664R B级1 参数 最小值 典型值 最大值 单位 条件/注释 输出特性3 输出电压范围 0 V V DD 容性负载稳定性 2 nF R = ∞ L 10 nF R = 2 kΩ L 直流输出阻抗 0.5 Ω 短路电流 30 mA V = 3 V DD 上电时间 4 µs 退出关断模式; V = 3 V DD 基准输入 基准电流 170 200 µA V = V = 3.6 V REF DD 基准电压输入范围 0 V V DD 基准输入阻抗 26 kΩ 基准输出 输出电压 1.247 1.253 V 环境温度 基准电压温度系数(TC)3 ±5 ±15 ppm/°C MSOP封装型号 ±10 ppm/°C LFCSP封装型号 输出阻抗 7.5 kΩ 逻辑输入3 输入电流 ±2 µA 所有数字输入 低输入电压V 0.8 V V = 3 V INL DD 高输入电压V 2 V V = 3 V INH DD 引脚电容 3 pF 电源要求 V 2.7 3.6 V DD I V = V , V = GND, V = 2.7 V 至 3.6 V DD IH DD IL DD 正常模式4 0.44 0.85 mA 内部基准电压源关闭 0.95 1.15 mA 内部基准电压源开启 全关断模式5 0.2 1 µA 1 温度范围(B级)：−40°C至+105°C。 2 线性度计算使用缩减的数据范围：AD5664R(编码512到编码65,024)；AD5644R(编码128到编码16,256)；AD5624R(编码32到编码4064)。输出端无负载。 3 通过设计和特性保证，未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 所有DAC关断。 Rev. B | Page 5 of 28

AD5624R/AD5644R/AD5664R 交流特性 除非另有说明，V = 2.7 V至5.5 V，R = 2 kΩ接GND，C = 200 pF接GND，V = V ；所有规格均相对于T 至T 而言1。 DD L L REFIN DD MIN MAX 表4 参数2 最小值 典型值 最大值 单位 条件/注释3 输出电压建立时间 AD5624R 3 4.5 µs ¼到¾量程建立到±0.5 LSB AD5644R 3.5 5 µs ¼到¾量程建立到±0.5 LSB AD5664R 4 7 µs ¼到¾量程建立到±2 LSB 压摆率 1.8 V/µs 数模转换毛刺脉冲 10 nV-s 主进位1 LSB变化 数字馈通 0.1 nV-s 基准馈通 −90 dB V = 2 V ± 0.1 V p-p，频率范围10 Hz至20 MHz REF 数字串扰 0.1 nV-s 模拟串扰 1 nV-s 外部基准电压源 4 nV-s 内部基准电压源 DAC间串扰 1 nV-s 外部基准电压源 4 nV-s 内部基准电压源 乘法带宽 340 kHz V = 2 V ± 0.1 V p-p REF 总谐波失真 −80 dB V = 2 V ± 0.1 V p-p，频率 = 10 kHz REF 输出噪声频谱密度 120 nV/√Hz DAC编码 = 中间量程，1 kHz 100 nV/√Hz DAC编码 = 中间量程，10 kHz 输出噪声 15 µV p-p 0.1 Hz至10 Hz 1 通过设计和特性保证，未经生产测试。 2 参见“术语”部分。 3 温度范围：−40°C至+105°C，典型值25°C。 Rev. B | Page 6 of 28

AD5624R/AD5644R/AD5664R 时序特性 所有输入信号均在t = t = 1 ns/V(10%到90%的V )情况下标定并从(V + V )/2电平起开始计时(见图2)。除非另有说 R F DD IL IH 明，V = 2.7 V至5.5 V，所有规格均相对于T 至T 而言。1 DD MIN MAX 表5 T 、T 的限值 MIN MAX 参数 V = 2.7 V至5.5 V 单位 条件/注释 DD t12 20 ns(最小值) SCLK周期时间 t2 9 ns(最小值) SCLK高电平时间 t3 9 ns(最小值) SCLK低电平时间 t4 13 ns(最小值) SYNC 到SCLK下降沿建立时间 t5 5 ns(最小值) 数据建立时间 t6 5 ns(最小值) 数据保持时间 t7 0 ns(最小值) SCLK下降沿到SYNC上升沿 t8 15 ns(最小值) 最小SYNC高电平时间 t9 13 ns(最小值) SYNC 上升沿到SCLK下降沿忽略 t 0 ns(最小值) SCLK下降沿到SYNC下降沿忽略 10 1 通过设计和特性保证，未经生产测试。 2 V = 2.7 V至5.5 V时，最大SCLK频率为50 MHz。 DD 时序图 t10 t1 t9 SCLK t8 t4 t3 t2 t7 SYNC t6 t5 DIN DB23 DB0 05856-002 图2. 串行写入操作 Rev. B | Page 7 of 28

AD5624R/AD5644R/AD5664R 绝对最大额定值 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 除非另有说明，T = 25°C。 A 它超出本技术规范操作章节中所示规格的条件下，器件能 表6 够正常工作。长期在绝对最大额定值条件下工作会影响器 参数 额定值 件的可靠性。 V 至GND −0.3 V 至 +7 V VDD至GND −0.3 V 至 V + 0.3 V ESD警告 OUT DD VREFIN/VREFOUT至GND −0.3 V 至 VDD + 0.3 V ESD(静电放电)敏感器件。 数字输入电压至GND −0.3 V 至 V + 0.3 V DD 带电器件和电路板可能会在没有察觉的情况下放电。 工作温度范围 尽管本产品具有专利或专有保护电路，但在遇到高能 工业 −40°C 至 +105°C 量ESD时，器件可能会损坏。因此，应当采取适当的 存储温度范围 −65°C 至 +150°C ESD防范措施，以避免器件性能下降或功能丧失。 结温(T最大值) 150°C J 功耗 (TJ max − TA)/θJA 热阻 LFCSP_WD封装(四层板) θ 61°C/W JA MSOP封装(四层板) θ 142°C/W JA θ 43.7°C/W JC 回流焊峰值温度 无铅 260°C ± 5°C Rev. B | Page 8 of 28

AD5624R/AD5644R/AD5664R 引脚配置和功能描述 VOUTA 1 10 VREFIN/VREFOUT AD5624R/ VOUTB 2 AD5644R/ 9 VDD GND 3 AD5664R 8 DIN VVOOUUTTCD 45 (NToOt Pto V SIEcaWle) 76 SSCYNLKC 05856-003 EXPOSEDPAD TIEDTO GND ON LFCSPPACKAGE 图3. 引脚配置 表7. 引脚功能描述 引脚编号 引脚名称 描述 1 V A DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 2 V B DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 3 GND 器件上所有电路的接地基准点。 4 V C DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 5 V D DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 6 SYNC 低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和DIN缓冲器上电，输入 移位寄存器使能。数据在后续24个时钟的下降沿读入。如果SYNC在第24个下降沿之前变为高电平，SYNC的 上升沿将用作中断，器件将忽略写入序列。 7 SCLK 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50 MHz的速率传输。 8 DIN 串行数据输入。该器件有一个24位移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 9 VDD 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 10 VREFIN/VREFOUT AD5624R/AD5644R/AD5664R有一个用于基准输入和输出的公用引脚。使用内部基准电压源时，此引脚为基准 输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输入。 Rev. B | Page 9 of 28

AD5624R/AD5644R/AD5664R 典型工作特性 10 1.0 VDD = VREF = 5V VDD = VREF = 5V 8 TA = 25°C 0.8 TA = 25°C 6 0.6 4 0.4 INL ERROR (LSB) ––2402 DNL ERROR (LSB) ––000...4220 –6 –0.6 –1–08 05856-004 ––10..08 05856-007 0 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k 0 10k 20k 30k 40k 50k 60k CODE CODE 图4. AD5664R INL，外部基准电压源 图7. AD5664R DNL，外部基准电压源 4 0.5 VDD = VREF = 5V VDD = VREF = 5V 3 TA = 25°C 0.4 TA = 25°C 0.3 2 0.2 INL ERROR (LSB) –101 DNL ERROR (LSB) ––000...2110 –2 –0.3 ––34 05856-005 ––00..54 05856-008 0 2500 5000 7500 10000 12500 15000 0 2500 5000 7500 10000 12500 15000 CODE CODE 图5. AD5644R INL，外部基准电压源 图8. AD5644R DNL，外部基准电压源 1.0 0.20 VDD = VREF = 5V VDD = VREF = 5V 0.8 TA = 25°C 0.15 TA = 25°C 0.6 0.10 0.4 B) B) R (LS 0.2 R (LS 0.05 RO 0 RO 0 R R NL E –0.2 NL E –0.05 I –0.4 D –0.10 –0.6 ––01..800 500 1000 1500 2000 2500 3000 3500 400005856-006 ––00..21050 500 1000 1500 2000 2500 3000 3500 400005856-009 CODE CODE 图6. AD5624R INL，外部基准电压源 图9. AD5624R DNL，外部基准电压源 Rev. B | Page 10 of 28

AD5624R/AD5644R/AD5664R 10 1.0 VDD = 5V VDD=5V 8 VREFOUT = 2.5V 0.8 VREFOUT=2.5V TA = 25°C TA=25°C 6 0.6 4 0.4 INL ERROR (LSB) ––4202 DNL ERROR (LSB) ––000...4202 –6 –0.6 –1–08 ––10..08 05856-013 0 5000 10000 15000 20000 25000 30000COD35000E 40000 45000 50000 55000 60000 6500005856-010 0 5000 10000 15000 20000 25000 30000COD35000E 40000 45000 50000 55000 60000 65000 图10. AD5664R-5 INL，内部基准电压源 图13. AD5664R-5 DNL，内部基准电压源 4 0.5 VDD=5V VDD = 5V 3 VTARE=FO2U5T°C=2.5V 0.4 TVAR E=F O2U5T°C = 2.5V 0.3 2 0.2 INL ERROR (LSB) –110 DNL ERROR (LSB) –00..101 –0.2 –2 –0.3 ––43 ––00..54 05856-014 0 1250 2500 3750 5000 6250 7500COD8750E 10000 11250 12500 13750 15000 1625005856-011 0 1250 2500 3750 5000 6250 7500COD8750E 10000 11250 12500 13750 15000 16250 图11. AD5644R-5 INL，内部基准电压源 图14. AD5644R-5 DNL，内部基准电压源 1.0 0.20 VDD=5V VDD = 5V 0.8 VREFOUT=2.5V 0.15 VREFOUT = 2.5V TA=25°C TA = 25°C 0.6 0.10 0.4 INL ERROR (LSB) –00..202 DNL ERROR (LSB) –00..00550 –0.4 –0.10 –0.6 ––10..08 05856-012 ––00..2105 05856-015 0 500 1000 1500 2000 2500 3000 3500 4000 0 500 1000 1500 2000 2500 3000 3500 4000 CODE CODE 图12. AD5624R-5 INL，内部基准电压源 图15. AD5624R-5 DNL，内部基准电压源 Rev. B | Page 11 of 28

AD5624R/AD5644R/AD5664R 10 1.0 VDD = 3V VDD = 3V 8 VREFOUT = 1.25V 0.8 VREFOUT = 1.25V TA = 25°C TA = 25°C 6 0.6 4 0.4 R (LSB) 2 R (LSB) 0.2 NL ERRO –20 NL ERRO –0.20 I D –4 –0.4 –6 –0.6 –1–08 05856-016 ––01..80 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 50 100 150 200 250 300COD350E 400 450 500 550 600 650 50 100 150 200 250 300COD350E 400 450 500 550 600 650 05856-019 图16. AD5664R-3 INL，内部基准电压源 图19. AD5664R-3 DNL，内部基准电压源 4 0.5 VDD = 3V VDD = 3V 3 VREFOUT = 1.25V 0.4 VREFOUT = 1.25V TA = 25°C TA = 25°C 0.3 2 0.2 R (LSB) 1 R (LSB) 0.1 NL ERRO –10 NL ERRO –0.10 I D –0.2 –2 –0.3 ––43 05856-017 ––00..54 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 5 0 5 0 5 0 5 0 5 0 5 0 5 5 0 5 0 5 0 5 0 5 0 5 0 5 12 25 37 50 62 75COD87E 100 112 125 137 150 162 12 25 37 50 62 75COD87E 100 112 125 137 150 162 05856-020 图17. AD5644R-3 INL，内部基准电压源 图20. AD5644R-3 DNL，内部基准电压源 1.0 0.20 VDD = 3V VDD = 3V 0.8 VREFOUT = 1.25V 0.15 VREFOUT = 1.25V TA = 25°C TA = 25°C 0.6 0.10 0.4 R (LSB) 0.2 R (LSB) 0.05 NL ERRO –0.20 NL ERRO –0.050 I D –0.4 –0.10 –0.6 –0.15 –0.8 –1.00 500 1000 1500 2C0O0D0E 2500 3000 3500 4000 05856-018 –0.200 500 1000 1500 2C0O0D0E 2500 3000 3500 4000 05856-021 图18. AD5624R-3 INL，内部基准电压源 图21. AD5624R-3 DNL，内部基准电压源 Rev. B | Page 12 of 28

AD5624R/AD5644R/AD5664R 8 0 VDD = 5V –0.02 6 MAX INL VDD = VREF = 5V –0.04 4 GAIN ERROR –0.06 B) 2 SR) –0.08 OR (LS 0 MAX DNL R (% F –0.10 ERR –2 MIN DNL RRO –0.12 E –0.14 FULL-SCALE ERROR –4 MIN INL –0.16 ––68–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 05856-022 ––00..1280–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 05856-025 图22. INL误差和DNL误差与温度的关系 图25. 增益误差和满量程误差与温度的关系 10 1.5 8 MAX INL 1.0 ZERO-SCALE ERROR 6 VDD = 5V 0.5 4 TA = 25°C OR (LSB) 20 MAX DNL OR (mV) –0.50 ERR –2 MIN DNL ERR –1.0 –4 –1.5 –6 OFFSET ERROR MIN INL –2.0 –8 –100.75 1.25 1.75 2.25 V2.R7E5F (V3).25 3.75 4.25 4.75 05856-023 –2.5–40 –20 0 TEM2P0ERATU4R0E (°C)60 80 100 05856-026 图23. INL误差和DNL误差与V 的关系 图26. 零电平误差和失调误差与温度的关系 REF 8 1.0 6 MAX INL 0.5 TA = 25°C 4 GAIN ERROR B) 2 SR) 0 LS MAX DNL % F FULL-SCALE ERROR ERROR ( –20 MIN DNL ERROR ( ––10..05 –4 MIN INL –1.5 –6 –82.7 3.2 3.7 VDD 4(V.2) 4.7 5.2 05856-024 –2.02.7 3.2 3.7 VDD 4(V.2) 4.7 5.2 05856-027 图24. INL误差和DNL误差与电源的关系 图27. 增益误差和满量程误差与电源的关系 Rev. B | Page 13 of 28

AD5624R/AD5644R/AD5664R 1.0 TA = 25°C 8 VTAD D= =2 53°.6CV 0.5 ZERO-SCALE ERROR 7 6 0 V) CY 5 m –0.5 N OR ( QUE 4 ERR –1.0 FRE 3 –1.5 2 ––22..052.7 3.2 3.7 VDD 4(V.2) O4F.F7SET ERR5O.2R 05856-028 01 0.39 0.40 0I.D4D1 (mA) 0.42 0.43 05856-060 图28. 零电平误差和失调误差与电源的关系 图31. 采用外部基准电压源时的I 直方图(3.6 V) DD VDD= 5.5V 8 VDD= 3.6V 6 TA = 25°C TA = 25°C 7 5 6 CY 4 CY 5 N N E E EQU 3 EQU 4 R R F F 3 2 2 1 0 05856-029 01 05856-061 0.41 0.42 0.43 0.44 0.45 0.90 0.92 0.94 0.96 IDD (mA) IDD (mA) 图29. 采用外部基准电压源时的I 直方图(5.5 V) 图32. 采用内部基准电压源时的I 直方图，V = 1.25 V DD DD REFOUT 0.5 6 VDD= 5.5V DAC LOADED WITH DAC LOADED WITH TA = 25°C 0.4 FULL-SCALE ZERO-SCALE SOURCING CURRENT SINKING CURRENT 5 0.3 V) 0.2 Y 4 E ( CEN TAG 0.1 VVDRDEF=O U3VT = 1.25V QU 3 OL 0 E V R R F O –0.1 2 RR E –0.2 1 –0.3 VDD= 5V 0 0.92 0.94 IDD (m0.A96) 0.98 05856-030 ––00..54–10 –8 –6VRE–F4OUT =C– 2U2.R5RVE0NT (mA2) 4 6 8 10 05856-031 图30. 采用内部基准电压源时的IDD直方图，VREFOUT = 2.5 V 图33. 供电轨裕量与源电流和吸电流的关系 Rev. B | Page 14 of 28

AD5624R/AD5644R/AD5664R 6 VDD= 5V FULL SCALE 5 TVAR E=F O25U°TC = 2.5V 4 3/4 SCALE VDD = VREF = 5V (V)UT 3 MIDSCALE 0FTxUA0 L=0L 02-0S5C°TCAOL 0Ex FCFOFDFE CHANGE VO 2 OUTPUT LOADED WITH 2k(cid:0) AND 200pFTO GND 1/4 SCALE 1 VOUT= 909mV/DIV 0 ZERO SCALE 1 –1–30 –20 –10 CURRE0NT (mA) 10 20 30 05856-046 TIME BASE = 4µs/DIV 05856-048 图34. AD56x4R-5的源电流和吸电流能力 图37. 满量程建立时间(5 V) 4 VDD= 3V VDD = VREF = 5V VREFOUT = 1.25V TA = 25°C TA = 25°C 3 FULL SCALE 3/4 SCALE 2 V) (UT MIDSCALE VO VDD 1 1 1/4 SCALE MAX(C2) 0 ZERO SCALE 420.0mV 2 VOUT –1–30 –20 –10 CURRE0NT (mA) 10 20 30 05856-047 CH1 2.0V CH2 500mV MA 1C0H01µ s 1 215.2M8SV/s 8.0ns/pt 05856-049 图35. AD56x4R-3的源电流和吸电流能力 图38. 上电复位至0 V 0.50 VDD = VREFIN = 5V SYNC 0.45 1 0.40 SCLK VDD = VREFIN = 3V 3 0.35 0.30 A) (mD 0.25 D I 0.20 0.15 VOUT 0.10 VDD = 5V 0.050–40TA = 2–52°0C 0 TEM2P0ERATU4R0E (°C)60 80 100 05856-063 2 CCHH13 55..00VV CH2 500mV M400ns A CH1 1.4V 05856-050 图36. 电源电流与温度的关系 图39. 退出关断模式进入中间量程 Rev. B | Page 15 of 28

AD5624R/AD5644R/AD5664R 2.538 2.537 VDD= VREF = 5V VDD = VREF = 5V 2.536 T5nAs =/S 2A5M°CPLE NUMBER DTAA C= 2L5O°ACDED WITH MIDSCALE 2.535 GLITCH IMPULSE = 9.494nV 2.534 1LSB CHANGEAROUND 2.533 MIDSCALE (0x8000TO 0x7FFF) 2.532 V) 2.531 (OUT22..552390 1 V 2.528 2.527 2.526 2.525 2.524 222...555222123 05856-058 XYAAXXIISS == 24µs/VD/DIVIV 05856-051 0 50 100 150 200 250 300 350 400 450 512 SAMPLE NUMBER 图40. 数模转换毛刺脉冲(负) 图43. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 2.498 VDD= VREF = 5V VDD = 5V TA = 25°C VREFOUT = 2.5V 2.497 5ns/SAMPLE NUMBER TA = 25°C ANALOG CROSSTALK = 0.424nV DAC LOADED WITH MIDSCALE 2.496 V V) 2.495 DI V (OUT2.494 10µV/1 2.493 2.492 2.4910 50 100 150 200 250 300 350 400 450 51205856-059 5s/DIV 05856-052 SAMPLE NUMBER 图41. 模拟串扰，外部基准电压源 图44. 0.1 Hz至10 Hz输出噪声图，2.5 V内部基准电压源 2.496 2.494 VDD = 3V 2.492 VREFOUT = 1.25V 2.490 TA = 25°C DAC LOADED WITH MIDSCALE 2.488 2.486 2.484 2.482 (V)OUT2222....444477784680 5µV/DIV1 V 2.472 2.470 2.468 2.466 VDD= 5V 2.464 VREFOUT = 2.5V 2222....4444556668020 50 100 150 200 T5A2n5AN0s A=/S L2AO53M°0GC0P CLRE3O 5NS0USMTAB40LE0KR = 445.4062nV51205856-062 4s/DIV 05856-053 SAMPLE NUMBER 图42. 模拟串扰，2.5 V内部基准电压源 图45. 0.1 Hz至10 Hz输出噪声图，1.25 V内部基准电压源 Rev. B | Page 16 of 28

AD5624R/AD5644R/AD5664R 800 16 TA = 25°C VREF = VDD 700 MIDSCALE LOADED TA = 25°C 14 Hz)√ 600 12 VDD=3V nV/ 500 OISE ( 400 E (µs) 10 N M T TI UTPU 300 VDD= 5V 8 VDD=5V O 200 VREFOUT = 2.5V 6 100 VDD= 3V VREFOUT = 1.25V 0100 1k FREQU1E0NkCY (Hz) 100k 1M 05856-054 40 1 2 3 CA4PACITA5NCE 6(nF) 7 8 9 10 05856-056 图46. 噪声频谱密度，内部基准电压源 图48. 建立时间与容性负载的关系 –20 5 –30 TVAD D= =2 55°VC 0 TVAD D= =2 55°VC DAC LOADED WITH FULL SCALE VREF = 2V ± 0.3V p-p –5 –40 DE (dB) –50 DE (dB) ––1150 U –60 U PLIT PLIT –20 M –70 M A A –25 –80 –30 –90 –35 –100 2k F4RkEQUENCY 6(Hkz) 8k 10k 05856-055 –4010k 100kFREQUENCY (Hz)1M 10M 05856-057 图47. 总谐波失真 图49. 乘法带宽 Rev. B | Page 17 of 28

AD5624R/AD5644R/AD5664R 术语 相对精度或积分非线性(INL) 输出电压建立时间 对于DAC，相对精度或积分非线性是指DAC输出与通过 输出电压建立时间是指对于¼至¾满量程输入变化，DAC DAC传递函数的两个端点的直线之间的最大偏差，单位为 输出达到并保持在额定电平所需的时间，测量从SCLK的第 LSB。图4所示为典型INL与编码的关系图。 24个下降沿起进行。 微分非线性(DNL) 数模转换毛刺脉冲 微分非线性是指任意两个相邻编码之间所测得变化值与理 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 到模拟输出的脉冲。数码转换毛刺脉冲通常规定为毛刺的 性可确保单调性。本DAC通过设计保证单调性。图7所示 面积，用nV-s表示，数字输入编码在主进位跃迁中改变1 为典型DNL与编码的关系图。 LSB(0x7FFF到0x8000)时进行测量(参见图40)。 零编码误差 数字馈通 零编码误差衡量将零编码(0x0000)载入DAC寄存器时的输 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 出误差。理想情况下，输出应为0 V。在AD5664R中，零编 脉冲，但在DAC输出未更新时进行测量。数字馈通的单位 码误差始终为正值，因为在DAC和输出放大器中的失调误 为nV-s；测量数据总线上发生满量程编码变化时的情况， 差的共同作用下，DAC输出不能低于0 V。零编码误差用 即全0至全1，或相反。 mV表示。图26所示为零编码误差与温度的关系图。 基准馈通 满量程误差 基准馈通是指DAC输出未更新时的DAC输出端的信号幅度 满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时 与基准输入之比，用dB表示。 的输出误差。理想情况下，输出应为VDD − 1 LSB。满量程 噪声频谱密度 误差用满量程范围的百分比表示。图25所示为满量程误差 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 与温度的关系图。 频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平， 增益误差 然后测量输出端噪声。单位为nV/√Hz。图46给出了噪声频 增益误差衡量DAC的量程误差，是指DAC传递特性的斜率 谱密度图。 与理想值之间的偏差，用% FSR表示。 直流串扰 零编码误差漂移 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 零编码误差漂移衡量零编码误差随温度的变化，用μV/°C 而发生的直流变化。其测量方法是让一个DAC发生满量程 表示。 输出变化(或软件关断并上电)，同时监控另一个保持中间 量程的DAC。单位为μV。 增益温度系数 增益温度系数衡量增益误差随温度的变化，用ppm FSR/°C 负载电流变化引起的直流串扰用来衡量一个DAC的负载电 表示。 流变化对另一个保持中间量程的DAC的影响。单位为μ V/mA。 失调误差 失调误差是指传递函数线性区内V (实际)和V (理想)之 数字串扰 OUT OUT 间的差值，用mV表示。失调误差在AD5664R上是通过将 数字串扰是指一个输出为中间电平的DAC，其输出因响应 编码512载入DAC寄存器测得的。该值可以为正，也可为 另一个DAC的输入寄存器中满量程编码变化(全0至全1， 负。 或相反)而引起的毛刺脉冲。该值在独立模式下进行测量， 并用nV-s表示。 直流电源抑制比(PSRR) PSRR表示电源电压变化对DAC输出的影响大小。是指 DAC满量程输出的条件下V 变化量与V 变化量之比， OUT DD 单位为dB。V 保持在2 V，而V 的变化范围为±10%。 REF DD Rev. B | Page 18 of 28

AD5624R/AD5644R/AD5664R 模拟串扰 乘法带宽 模拟串扰指一个DAC的输出因响应另一个DAC输出的变化 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 而引起的毛刺脉冲。其测量方法是向一个DAC的输入寄存 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 器加载满量程编码变化(全0至全1，或相反)，然后执行软 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频 件LDAC并监控数字编码未改变的DAC的输出。毛刺面积 率。 用nV-s表示。 总谐波失真(THD) DAC间串扰 总谐波失真是指理想正弦波与使用DAC时其衰减形式的差 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 别。正弦波用作DAC的参考，而THD用来衡量DAC输出端 编码变化和后续的模拟输出变化，而引起的毛刺脉冲。其 存在的谐波。单位为dB。 测量方法是使用写入和更新命令让一个通道发生满量程编 码变化(全0到全1，或相反)，同时监控处于中间量程的另 一个通道的输出。毛刺的能量用nV-s表示。 Rev. B | Page 19 of 28

AD5624R/AD5644R/AD5664R 工作原理 数模转换部分 R AD5624R/AD5644R/AD5664RDAC采用CMOS工艺制造， 由一个电阻串DAC和一个输出缓冲放大器构成。图50为 R DAC架构框图。 R TO OUTPUT VDD AMPLIFIER VREFIN OUTPUT AMPLIFIER (GAIN = +2) REF DAC REGISTER VOUT RESISTOR STRING GND 05856-032 R 图50. DAC结构 R DAC的输入编码为直接二进制，使用外部基准电压源时的 05856-033 理想输出电压为： 图51. 电阻串 内部基准电压源 AD5624R/AD5644R/AD5664R的片内基准电压源在上电时 使用内部基准电压源时的理想输出电压为： 关闭，可以通过写入控制寄存器予以使能。详见“内部基 准电压源设置”部分。 其中： AD56x4R-3内置一个1.25 V、5 ppm/°C基准电压源，满量程 D是载入DAC寄存器的二进制编码的十进制等效值： 输出为2.5 V；AD56x4R-5内置一个2.5 V、5 ppm/°C基准电 压源，满量程输出为5 V。各器件的内部基准电压通过 AD5624R(12位)：0至4095。 V 引脚提供。如果利用基准电压输出驱动外部负载， REFOUT AD5644R(14位)：0至16,383。 则需要使用缓冲器。使用内部基准电压源时，建议在基准 AD5664R(16位)：0至65,535。 电压输出与GND之间放置一个100 nF电容，使基准电压保 持稳定。 N为DAC分辨率。 外部基准电压源 电阻串 根据应用要求，可以通过AD56x4R-3和AD56x4R-5上的 电阻串如图51所示。它只是一串电阻，各电阻的值为R。 V 引脚来使用外部基准电压源。片内基准电压源在上电 载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电 REFIN 时默认关闭。所有器件(AD56x4R-3和AD56x4R-5)都可以采 压，以馈入输出放大器。抽取电压的方法是将连接电阻串 用2.7 V至5.5 V的单电源供电。 与放大器的开关之一闭合。由于它是一串电阻，因此可以 串行接口 保证单调性。 AD5624R/AD5644R/AD5664R的3线串行接口(SYNC、SCLK 输出放大器 和DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 DSP兼容。典型写序列的时序图参见图2。 围为0 V至V 。它能驱动连接至GND的一个2 kΩ负载和 DD 1000 pF电容的并联。从图33和图34可以看出输出放大器的 写序列通过将SYNC线置为低电平来启动。来自DIN线的数 源电流和吸电流能力。压摆率为1.8 V/μs，¼到¾满量程 据在SCLK的下降沿读入24位移位寄存器。串行时钟频率最 建立时间为7 μs。 高可以达到50 MHz，因而AD5624R/AD5644R/AD5664R能 与高速DSP兼容。在第24个时钟下降沿，最后一位数据被 读入，编程功能执行完毕，DAC寄存器内容和/或工作模 式会改变。 Rev. B | Page 20 of 28

AD5624R/AD5644R/AD5664R 在这个阶段，SYNC线可以保持在低电平或置为高电平。 表8. 命令定义 在任意一种情况下，必须在下一个写序列之前保持至少15 C2 C1 C0 命令 ns的高电平，这样才能用SYNC下降沿启动下一个写序 0 0 0 写入输入寄存器n 列。 0 0 1 更新DAC寄存器n 0 1 0 写入输入寄存器n，更新全部 由于SYNC缓冲在V = 2 V时比在V = 0.8 V时消耗更多电 (软件LDAC) IN IN 流，为了进一步降低功耗，SYNC在写序列之间的空闲时 0 1 1 写入并更新DAC通道n 应为低电平。然而，如前所述，在下次写序列前它必须被 1 0 0 关断DAC(上电) 1 0 1 复位 置为高电平。 1 1 0 LDAC寄存器设置 输入移位寄存器 1 1 1 内部基准电压源设置(开启/关闭) 输入移位寄存器为24位宽(参见图52)。前两位是无关位， 表9. 地址命令 后续三位是命令位C2至C0(参见表8)，然后是3位DAC地址 A2 A1 A0 地址(n) A2至A0(参见表9)，最后是16、14、12位数据字。 0 0 0 DAC A AD5664R、AD5644R和AD5624R的数据字分别包括16、 0 0 1 DAC B 14、12位输入编码和0、2、4个无关位(参见图52、图53和 0 1 0 DAC C 0 1 1 DAC D 图54)。这些数据位在SCLK的第24个下降沿被送入DAC寄 1 1 1 所有 DACs 存器。 SYNC中断 在正常写序列中，SYNC线在至少24个SCLK的下降沿保持 为低电平，而DAC会在第24个下降沿更新。如果在第24个 下降沿之前SYNC被拉高，写序列就会被中断。输入移位 寄存器会复位，且写序列被认为是无效的。不会造成DAC 寄存器内容的更新和工作模式的改变(参见图55)。 DB23 (MSB) DB0 (LSB) X X C2 C1 C0 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 COMMAND BITS ADDRESS BITS DATA BITS 05856-034 图52. AD5664R输入移位寄存器内容 DB23 (MSB) DB0 (LSB) X X C2 C1 C0 A2 A1 A0 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X COMMAND BITS ADDRESS BITS DATA BITS 05856-035 图53. AD5644R输入移位寄存器内容 DB23 (MSB) DB0 (LSB) X X C2 C1 C0 A2 A1 A0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X X X COMMAND BITS ADDRESS BITS DATA BITS 05856-036 图54. AD5624R输入移位寄存器内容 SCLK SYNC DIN DB23 DB0 DB23 DB0 SYNC HINIGVHA LBIEDF WORRIET E2 4STEHQ FUAELNLCINEG: EDGE VALID WORNIT TEH SEE 2Q4UTEHN FCAEL,L OINUGT PEUDTG UEPDATES 05856-037 图55. SYNC中断设置 Rev. B | Page 21 of 28

AD5624R/AD5644R/AD5664R 上电复位 AD5624R/AD5644R/AD5664R系列具有上电复位电路可以 通过执行同一命令100，并将位DB5和DB4设为正常工作模 在上电时控制输出电压。AD5624R/AD5644R/AD5664R 式，任意DAC组合都可以上电。若要选择要上电的DAC通 DAC的输出在上电后为0 V，然后保持该电平，直到对 道组合，请将相应的位(DB3、DB2、DB1和DB0)设为1。 DAC执行一个有效的写序列。这对于在上电过程中需要了 表13列出了关断/上电期间输入移位寄存器的内容。 解DAC输出状态的应用来说很重要。 表11. AD5624R/AD5644R/AD5664R的工作模式 DB5 DB4 工作模式 软件复位 0 0 正常工作 AD5624R/AD5644R/AD5664R具有软件复位功能。命令101 0 1 关断模式：1 kΩ接GND 用于软件复位功能(参见表8)。软件复位命令包含两种复位 1 0 关断模式：100 kΩ接GND 模式，可通过软件编程，设置控制寄存器的DB0位进行选 1 1 关断模式：三态 择。 当位DB5和DB4设为0时，器件正常工作，5 V时正常功耗 表10列出了该位的状态与器件的软件复位工作模式的对应 为450 μA。在三种关断模式下，5 V时电源电流降至480 nA 关系。 (3 V时为200 nA)。不仅是供电电流下降，输出级也从放大 器输出切换为已知值的电阻网络，这样就能得知器件在关 表12列出了软件复位工作模式期间输入移位寄存器的内 断模式下的输出阻抗。输出既可以通过一个1 kΩ电阻内部 容。 连接到GND，也可以保持开路(三态)，如图56所示。 表10. AD5624R/AD5644R/AD5664R的软件复位模式 DB0 寄存器复位至0 RESISTOR 0 DAC寄 存器 STRING DAC AMPLIFIER VOUT 输入移位寄存器 1(上电复位) DAC寄存器 输入移位寄存器 POWER-DOWN L关D断AC寄寄存存器器 CIRCUITRY NREETSWISOTORRK 05856-038 内部基准电压源设置寄存器 图56. 关断模式下的输出级 在关断模式有效时，偏置发生器、输出放大器、电阻串以 关断模式 AD5624R/AD5644R/AD5664R具有四种独立的工作模式。 及其它相关线性电路全部关闭。然而，关断期间DAC寄存 命令100用于关断功能(参见表8)。这些模式可通过软件编 器的内容不受影响。对于VDD = 5 V和VDD = 3 V，退出关断 程，设置控制寄存器中的两位(DB5和DB4)进行选择。表11 模式所需时间通常为4 μs(参见图39)。 列出了这些位的状态与器件工作模式的对应关系。将相应 的四位(DB3、DB2、DB1和DB0)设为1，所有DAC(DAC D 至DAC A)都可以关断到选定的模式。 表12. 软件复位命令的24位输入移位寄存器内容 D B23 至 DB22 (MSB) DB21 DB20 DB19 DB18 DB17 DB16 DB15 至 DB1 DB0 (LSB) x 1 0 1 x x x x 1/0 无关位 命令位(C2至C0) 地址位(A2至A0) 无关位 决定软件复位模式 表13. AD5624R/AD5644R/AD5664R关断/上电期间24位输入移位寄存器的内容 DB23 至 DB22 DB15 DB0 (MSB) DB21 DB20 DB19 DB18 DB17 DB16 至 DB6 DB5 DB4 DB3 DB2 DB1 (LSB) x 1 0 0 x x x x PD1 PD0 DAC D DAC C DAC B DAC A 无关位 命令位(C2至C0) 地址位(A2至A0) 无关位 关断模式 关断/上电通道选择， 无关位 相应的位设为1可选择通道 Rev. B | Page 22 of 28

AD5624R/AD5644R/AD5664R LDAC功能 AD5624R/AD5644R/AD5664R DAC具有由两个寄存器库组 在用户希望同时更新选定的通道，而其余通道同步更新的 成的双缓冲接口：输入寄存器和DAC寄存器。输入寄存器 应用中，这种灵活性十分有用。 直接连接到输入移位寄存器，有效写序列完成时，数字编 表14. LDAC寄存器工作模式 码被转移到相关的输入寄存器。DAC寄存器包含电阻串所 LDAC位 用的数字编码。 （DB3至DB0） LDAC工作模式 0 正常工作（默认），DAC寄存器更新 当用户需要同时更新所有DAC输出时，双缓冲接口很有 由写入命令控制。 用。用户可以分别写入三个输入寄存器，然后写入剩下的 1 在第24个SCLK脉冲的下降沿读入新数 输入寄存器，并同时更新所有DAC寄存器。命令010用于 据后，DAC寄存器更新。 该软件LDAC功能。 内部基准电压源设置 对DAC寄存器的访问由LDAC功能控制。对于每个DAC通 片内基准电压源在上电时默认关闭。通过设置控制寄存器 道，LDAC寄存器具有两种工作模式。DAC通道通过设置4 中的软件可编程位DB0，可以开启或关闭此基准电压源。 位LDAC寄存器的各位（DB3、DB2、DB1和DB0）进行选 表15列出了该位的状态与工作模式的对应关系。命令111 择。命令110用于设置LDAC寄存器。当LDAC位寄存器设 用于内部基准电压源的设置（参见表8）。 为低电平时，相应的DAC寄存器被锁存，输入寄存器可以 表16列出了内部基准电压源设置期间输入移位寄存器中各 改变状态而不会影响DAC寄存器的内容。然而，当LDAC 位的状态与器件工作模式的对应关系。 位寄存器设为高电平时，DAC寄存器变得透明，输入寄存 表15. 基准电压源设置寄存器 器的内容在第24个SCLK脉冲的下降沿传输到DAC寄存 器，这相当于将选定DAC通道的LDAC硬件引脚永久接为 内部基准电压源设 低电平，即处于同步更新模式下。有关LDAC寄存器的工 置寄存器(DB0) 操作 作模式，请参见表14。表16列出了LDAC寄存器设置命令 0 基准电压源关闭（默认） 1 基准电压源开启 期间输入移位寄存器的内容。 表16. AD5624R/AD5644R/AD5664R的LDAC设置命令的24位输入移位寄存器内容 DB23 至 DB22 (MSB) DB21 DB20 DB19 DB18 DB17 DB16 DB15 至 DB4 DB3 DB2 DB1 DB0 (LSB) x 1 1 0 x x x x DAC D DAC C DAC B DAC A 无关位 命令位 地址位（A2至A0）； 无关位 针对相应的通道， （C2至C0） 无关位 设为0或1以选择所需的工作模式 表17. 内部基准电压源设置命令的24位输入移位寄存器内容 DB23 至 DB22 (MSB) DB21 DB20 DB19 DB18 DB17 DB16 DB15 至 DB1 DB0 (LSB) x 1 1 1 x x x x 1/0 无关位 命令位（C2至C0） 地址位（A2至A0） 无关位 基准电压源设置寄存器 Rev. B | Page 23 of 28

AD5624R/AD5644R/AD5664R 微处理器接口 AD5624R/AD5644R/AD5664R与80C51/80L51的接口 AD5624R/AD5644R/AD5664R与BlackfinADSP-BF53x的接口 图59显示的是AD5624R/AD5644R/AD5664R与80C51/80L51 图57显示的是AD5624R/AD5644R/AD5664R与Blackfin® 微控制器之间的串行接口。该接口的设置如下： ADSP-BF53x微处理器之间的串行接口。ADSP-BF53x系列 80C51/80L51的TxD驱动AD5624R/AD5644R/AD5664R的 处理器集成两个双通道同步串口SPORT1和SPORT0，用于 SCLK，RxD驱动器件的串行数据线。SYNC信号由端口的 串行和多处理器通信。将SPORT0连接到AD5624R/ 一个可编程位驱动。在这个例子中，使用的是端口线 AD5644R/AD5664R，接口的设置为DT0PRI驱动 P3.3。当数据被发送到AD5624R/AD5644R/AD5664R时， AD5624R/AD5644R/AD5664R的DIN引脚，TSCLK0驱动器 P3.3被拉低。80C51/80L51以8位字节传送数据，因此在发 件的SCLK。SYNC由TFS0驱动。 送周期中只有8个时钟下降沿。要加载数据到DAC，在前8 ADSP-BF53x1 AD5624R/ 位发送后P3.3保持低电平，第二次写周期开始传输第二个 AD5644R/ AD5664R1 字节的数据。这个周期结束后P3.3被拉高。80C51/80L51以 TFS0 SYNC LSB优先格式输出串行数据。D5624R/AD5644R/AD5664R DTOPRI DIN 必须以MSB优先方式接收数据，80C51/80L51的发送程序需 TSCLK0 SCLK 要考虑这一情况。 1ADDITIONAL PINS OMITTED FOR CLARITY. 05856-039 80C51/80L511 AD5624R/ 图57. Blackfin ADSP-BF53x与AD5624R/AD5644R/AD5664R的接口 AD5644R/ AD5664R1 AD5624R/AD5644R/AD5664R与68HC11/68L11的接口 P3.3 SYNC 图 58显 示 的 是 AD5624R/AD5644R/AD5664R与 TxD SCLK 68HC11/68L11微控制器之间的串行接口。68HC11/68L11的 RxD DIN SCK驱动AD5624R/ AD5644R/AD5664R的SCLK，MOSI输出 1ADDITIONAL PINS OMITTED FOR CLARITY. 05856-041 驱动DAC的串行数据线。 图59. 80C51/80L51与AD5624R/AD5644R/AD5664R的接口 SYNC信号由端口线(PC7)驱动。这个接口正确工作的条件 AD5624R/AD5644R/AD5664R与MICROWIRE的接口 是68HC11/68L11的CPOL位设为0，CPHA位设为1。当数据 图60显示的是AD5624R/AD5644R/AD5664R与MICROWIRE 发送给DAC时，SYNC线被拉低(PC7)。当68HC11/68L11按 兼容器件之间的串行接口。串行数据在串行时钟的下降沿 照以上所述进行配置时，MOSI输出端上的数据在SCK的下 输出，并在SK的上升沿进入AD5624R/AD5644R/AD5664R。 降沿有效。来自68HC11/68L11的串行数据以8位字节进行 MICROWIRE1 AD5624R/ AD5644R/ 传送，即在每个发送周期中，仅出现在8个时钟下降沿。 AD5664R1 数据以MSB优先方式发送。为了将数据加载到 CS SYNC AD5624R/AD5644R/AD5664R，在前8位传输后，PC7保持 SK SCLK 为低电平，然后会对DAC进行第二次串行写操作。在这个 SO DIN 过程结束之后，PC7被拉高。 1ADDITIONAL PINS OMITTED FOR CLARITY. 05856-042 图60. MICROWIRE与AD5624R/AD5644R/AD5664R的接口 68HC11/68L111 AD5624R/ AD5644R/ AD5664R1 PC7 SYNC SCK SCLK MOSI DIN 1ADDITIONAL PINS OMITTED FOR CLARITY. 05856-040 图58. 68HC11/68L11与AD5624R/AD5644R/AD5664R的接口 Rev. B | Page 24 of 28

AD5624R/AD5644R/AD5664R 应用 使用基准电压源作为AD5624R/AD5644R/AD5664R R2 = 10kΩ 的电源 +5V AD5624R/AD5644R/AD5664R所需的电源电流非常低，因 +5V R1 = 10kΩ 此也可以利用基准电压源提供器件所需的电压(参见图 AD820/ ±5V OP295 61)。当电源噪声相当高，或者系统电源电压不是5 V或3 V VDD VOUT 10µF 0.1µF AD5624R/ 时(例如为15 V)，这种电源方案特别有用。基准电压源输 AD5644R/ –5V AD5664R 出一个稳定的电源电压用于AD5624R/AD5644R/AD5664R (参见图59)。如果使用低压差型REF195，则在DAC输出端 无μA负的载电时流，。它当必D须AC向输A出D5端62有4R负/A载D5时64，4RR/E AFD19556还64需R提要供向4负50 图62. AD5624R/AD5I6N4TS34E-EWRRR/IFIRAAAELDCE5664R的双极性工作模式 05856-044 载提供电流。所需的总电流(DAC输出端有5 kΩ负载)为： AD5624R/AD5644R/AD5664R与电隔离接口的配合使用 在工业环境的过程控制应用中，常常有必要使用电隔离接 450 μA + (5 V/5 kΩ) = 1.45 mA 口以保护和隔离控制电路，使之免受可能出现在DAC工作 REF195的负载调整率典型值为2 ppm/mA，因此对于 区域的危险共模电压影响。Isocoupler可以提供超过3 kV的 1.45 mA电流输出，误差为2.9 ppm(14.5 μV)，这相当于0.191 隔离。TheAD5624R/AD5644R/AD5664R使用3线串行逻辑 LSB的误差。 接口，因此ADuM130x3通道数字隔离器可以提供所需的隔 离(参见图63)。器件的电源也需要隔离，而这可以通过变 15V 压器实现。在变压器的DAC侧，5 V稳压器提供 5V REF195 AD5624R/AD5644R/AD5664R所需的5 V电源。 S3E-WRIIRAEL SSYCNLCK AADD55V66D24D44RR// VOUT = 0V TO 5V POWER REGU5LVATOR 10µF 0.1µF INTERFACE DIN AD5664R 图61. REF195用作AD5624R/AD5644R/AD5664R的电源 05856-043 SCLK VIA VOA SCLK VDD 使用AD5624R/AD5644R/AD5664R实现双极性工作模式 ADuM1300 AD5624R/AD5644R/AD5664R专为单电源供电而设计，但 SDI VIB VOB SYNC VOUT AD5624R/ 是使用图62中的电路也可以实现双极性输出范围。所示电 AD5644R/ 路可以实现±5 V的输出电压范围。使用AD820或OP295作 DATA VIC VOC DIN AD5664R GND 为任输意出输放入大编器码可的以输在出放电大压器可输以出按端如实下现公轨式到计轨算输：出方式。 05856-045 图63.使用电隔离接口的AD5624R/AD5644R/AD5664R 其中D代表十进制输入编码(0至65,536)。当V = 5 V、R1 = DD R2 = 10 kΩ时， 输出电压范围为±5 V，0x0000对应−5 V输出，0xFFFF对应 +5 V输出。 Rev. B | Page 25 of 28

AD5624R/AD5644R/AD5664R 电源旁路和接地 普通陶瓷型电容是可行的。针对内部逻辑开关引起的瞬态 在注重精度的电路中，精心考虑电路板上的电源和接地回 电流所导致的高频干扰，该0.1 μF电容可提供低阻抗接地 路布局很有用。AD5624R/AD5644R/AD5664R所在的印刷 路径。 电路板应具有单独的模拟部分和数字部分，各部分应有自 电源走线本身应尽可能宽，以提供低阻抗路径，并减小电 己的板面积。如果AD5624R/AD5644R/AD5664R所在系统 源线路上的毛刺效应。时钟和其它快速开关的数字信号应 中有其它器件要求AGND至DGND连接，则只能在一个点 通过数字地将其与电路板上的其它部分屏蔽开。尽可能避 上进行连接。该接地点应尽可能靠近AD5624R/AD5644R/AD5664R。 免数字信号与模拟信号交叠。当电路板相反两侧的走线相 AD5624R/AD5644R/AD5664R的电源应使用10 μF和0.1 μF电 交时，应确保这些走线彼此垂直，以减小电路板的馈通效 容进行旁路。这些电容应尽可能靠近该器件，且0.1 μF电 应。最佳电路板布局技术是微带线技术，其中电路板的元 容最好正对着该器件。10 μF电容应为钽珠型电容。0.1 μF 件侧专用于接地层，信号走线则布设在焊接侧。但是，这 电容必须具有低有效串联电阻(ESR)和低有效串联电感(ESI)， 种技术对于双层电路板未必可行。 Rev. B | Page 26 of 28

AD5624R/AD5644R/AD5664R 外形尺寸 0.30 3.00 0.23 0.50 BSC BSC SQ 0.18 6 10 PIN 1 IANRDEEAX EXPPOADSED 11..7644 (BOTTOM VIEW) 0.50 1.49 0.40 0.30 5 1 PIN 1 INDICATOR TOP VIEW 2.48 (R 0.20) 2.38 0.80 MAX 0.80 0.55 NOM 2.23 0.75 0.05 MAX 0.70 0.02 NOM SEATING PLANE 0.20 REF 031208-B 图64. 10引脚引脚架构芯片级封装[LFCSP_WD] 3 mm x 3 mm，超薄体，双排引脚 (CP-10-9) 图示尺寸单位：mm 3.10 3.00 2.90 3.10 10 6 5.15 3.00 4.90 2.90 4.65 1 5 PIN 1 0.50 BSC 0.95 0.85 1.10 MAX 0.75 0.80 00..1055 00..3137 SPELAANTIENG 00..2038 80°° 00..6400 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图65. 10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm Rev. B | Page 27 of 28

AD5624R/AD5644R/AD5664R 订购指南 型号 温度范围 精度 内部基准电压 封装描述 封装选项 标识 AD5624RBCPZ-3R21 −40°C 至 +105°C ±1 LSB INL 1.25 V 10引脚 LFCSP_WD CP-10-9 D7L AD5624RBCPZ-3REEL71 −40°C 至 +105°C ±1 LSB INL 1.25 V 10引脚 LFCSP_WD CP-10-9 D7L AD5624RBCPZ-5R21 −40°C 至 +105°C ±1 LSB INL 2.5 V 10引脚 LFCSP_WD CP-10-9 DBZ AD5624RBCPZ-5REEL71 −40°C 至 +105°C ±1 LSB INL 2.5 V 10引脚 LFCSP_WD CP-10-9 DBZ AD5624RBRMZ-31 −40°C 至 +105°C ±1 LSB INL 1.25 V 10引脚 MSOP RM-10 D7L AD5624RBRMZ-3REEL71 −40°C 至 +105°C ±1 LSB INL 1.25 V 10引脚 MSOP RM-10 D7L AD5624RBRMZ-51 −40°C 至 +105°C ±1 LSB INL 2.5 V 10引脚 MSOP RM-10 D7V AD5624RBRMZ-5REEL71 −40°C 至 +105°C ±1 LSB INL 2.5 V 10引脚 MSOP RM-10 D7V AD5644RBRMZ-31 −40°C 至 +105°C ±4 LSB INL 1.25 V 10引脚 MSOP RM-10 D7E AD5644RBRMZ-3REEL71 −40°C 至 +105°C ±4 LSB INL 1.25 V 10引脚 MSOP RM-10 D7E AD5644RBRMZ-51 −40°C 至 +105°C ±4 LSB INL 2.5 V 10引脚 MSOP RM-10 D7D AD5644RBRMZ-5REEL71 −40°C 至 +105°C ±4 LSB INL 2.5 V 10引脚 MSOP RM-10 D7D AD5664RBCPZ-3R21 −40°C 至 +105°C ±16 LSB INL 1.25 V 10引脚 LFCSP_WD CP-10-9 D73 AD5664RBCPZ-3REEL71 −40°C 至 +105°C ±16 LSB INL 1.25 V 10引脚 LFCSP_WD CP-10-9 D73 AD5664RBRMZ-31 −40°C 至 +105°C ±16 LSB INL 1.25 V 10引脚 MSOP RM-10 D73 AD5664RBRMZ-3REEL71 −40°C 至 +105°C ±16 LSB INL 1.25 V 10引脚 MSOP RM-10 D73 AD5664RBRMZ-51 −40°C 至 +105°C ±16 LSB INL 2.5 V 10引脚 MSOP RM-10 D75 AD5664RBRMZ-5REEL71 −40°C 至 +105°C ±16 LSB INL 2.5 V 10引脚 MSOP RM-10 D75 EVAL-AD5664REBZ1 评估板 1 Z = 符合RoHS标准的器件。 ©2006–2008 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D05856sc-0-8/11(B) Rev. B | Page 28 of 28