双通道、8/10/12位、高带宽、 并行接口乘法DAC AD5428/AD5440/AD5447 特性 概述 乘法带宽：10 MHz AD5428/AD5440/AD54471分别是CMOS、8/10/12位、双通 积分非线性(INL)：±0.25 LSB(8位) 道、电流输出数模转换器(DAC)。这些器件均采用2.5 V至 20引脚和24引脚TSSOP封装 5.5 V电源供电，因此适合电池供电应用及许多其它应用。 2.5 V至5.5 V电源供电 ±10 V基准电压输入 上述器件采用CMOS亚微米工艺制造，能够提供出色的四 更新速率：21.3 MSPS 象限乘法特性，大信号乘法带宽最高可达10 MHz。 扩展温度范围：−40°C至+125°C 利用DAC的数据回读功能，用户可以通过DB引脚读取 四象限乘法 DAC寄存器的内容。上电时，内部寄存器和锁存以0填 上电复位 充，DAC输出处于零电平。 功耗：0.5 µA(典型值) 保证单调性 满量程输出电流由所施加的外部基准输入电压(V )决 REF 回读功能 定。与外部电流至电压精密放大器配合使用时，集成的反 AD7528升级产品(AD5428) 馈电阻(R )可提供温度跟踪和满量程电压输出。 FB AD7547升级产品(AD5447) AD5428采用20引脚小型TSSOP封装，AD5440/AD5447 应用 DAC则采用24引脚小型TSSOP封装。 便携式电池供电应用 1 美国专利第5,689,257号 波形发生器 模拟处理 仪器仪表应用 可编程放大器和衰减器 数字控制校准 可编程滤波器和振荡器 复合视频 超声 增益、失调和电压调整 功能框图 VREFA AD5428/AD5440/AD5447 R VDD RFBA INDPAUTTAS DB0 BIUNFPFUETR LATCH 8R--/21R0- /D1A2-CB IAT IOUTA DB7 DB9 DB11 AGND DAC A/B R CONTROL RFBB CS LOGIC R/W IOUTB LATCH 8-/10-/12-BIT R-2R DAC B DGND POWER-ON RESET VREFB 04462-001 Rev. C 图 1. AD5428/AD544 0/AD5447 Irnefsopromnasitbioilnit yfu isr ansisshuemde dby b yA Annalaologg D Deevviciceess ifso rb ietsli uevsee,d n otor fbore a ancyc iunrfartineg aenmde nretlsi aobf lpea. tHenotws eovre or,t hneor One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 www.analog.com Trademarks and registered trademarks are the property of their respective owners. Fax: 781.461.3113 ©2004–2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5428/AD5440/AD5447 目录 技术规格.........................................................................................3 分压器或可编程增益元件...................................................20 时序特性....................................................................................5 基准电压源选择.....................................................................20 绝对最大额定值............................................................................6 放大器选择.............................................................................20 ESD警告.....................................................................................6 并行接口..................................................................................22 引脚配置和功能描述...................................................................7 微处理器接口.........................................................................22 典型性能参数..............................................................................10 PCB布局和电源去耦.............................................................23 术语................................................................................................15 AD5447评估板.......................................................................23 概述................................................................................................16 评估板电源.............................................................................23 DAC部分..................................................................................16 物料清单.......................................................................................27 电路工作原理.........................................................................16 AD54xx器件概览........................................................................28 单电源应用.............................................................................19 外形尺寸.......................................................................................29 加法增益..................................................................................19 订购指南..................................................................................29 修订历史 2011年8月—修订版B至修订版C 更改概述部分..............................................................................16 更改CS引脚描述(表6)..................................................................9 更改图37.......................................................................................16 更改单电源应用部分.................................................................19 2011年3月—修订版A至修订版B 更改图40至和图42......................................................................19 更改“AD5447评估板”部分........................................................23 更改“分压器或可编程增益元件”部分...................................20 更改图47的标题..........................................................................24 更改图43.......................................................................................20 更改图49.......................................................................................25 更改表9至表11............................................................................21 更改表12中的U1描述................................................................27 更改微处理器接口部分.............................................................22 更改订购指南..............................................................................29 增加图44至图46..........................................................................22 2005年7月—修订版0至修订版A 增加“8xC51与AD5428/AD5440/AD5447接口” 引脚DAC A/B更改为DAC A/B.............................................通篇 部分..........................................................................................22 更改特性列表................................................................................1 增加“ADSP-BF5xx与AD5428/AD5440/AD5447接口” 更改技术规格................................................................................3 部分..........................................................................................22 更改时序特性................................................................................5 更改“评估板电源”部分..............................................................23 更改图2...........................................................................................5 更改表13.......................................................................................28 更改绝对最大额定值部分..........................................................6 更新外形尺寸..............................................................................29 更改图13、图14和图18.............................................................11 更改订购指南..............................................................................29 更改图32至和图34......................................................................14 2004年7月—修订版0：初始版 Rev. C | Page 2 of 32

AD5428/AD5440/AD5447 技术规格1 V = 2.5 V至5.5 V，V = 10 V，I 2 = 0 V；Y级温度范围：−40°C至+125°C。所有规格均相对于T 至T 而言，除非另有 DD REF OUT MIN MAX 说明。直流性能利用OP177测量，交流性能利用AD8038测量，除非另有说明。 表1. 参数 最小值 典型值 最大值 单位 条件 静态性能 AD5428 分辨率 8 位 相对精度 ±0.25 LSB 差分非线性 ±1 LSB 保证单调性 AD5440 分辨率 10 位 相对精度 ±0.5 LSB 差分非线性 ±1 LSB 保证单调性 AD5447 分辨率 12 位 相对精度 ±1 LSB 差分非线性 –1/+2 LSB 保证单调性 增益误差 ±25 mV 增益误差温度系数 ±5 ppm FSR/°C 输出漏电流 ±5 nA 数据 = 0x0000，T = 25°C A ±15 nA 数据 = 0x0000 基准输入 基准输入范围 ±10 V V A、V B输入电阻 8 10 13 kΩ 输入电阻TC = –50 ppm/°C REF REF V A至V B输入 1.6 2.5 % 典型值 = 25°C，最大值 = 125°C REF REF 电阻不匹配 输入电容 代码0 3.5 pF 代码4095 3.5 pF 数字输入/输出 输入高电压V 1.7 V V = 3.6 V至5.5 V IH DD 1.7 V V = 2.5 V至3.6 V DD 输入低电压V 0.8 V V = 2.7 V至5.5 V IL DD 0.7 V V = 2.5 V至2.7 V DD 输出高电压V V − 1 V V = 4.5 V至5.5 V, I = 200 µA OH DD DD SOURCE V − 0.5 V V = 2.5 V至3.6 V, I = 200 µA DD DD SOURCE 输出低电压V 0.4 V V = 4.5 V至5.5 V, I = 200 µA OL DD SINK 0.4 V V = 2.5 V至3.6 V, I = 200 µA DD SINK 输入漏电流I 1 µA IL 输入电容 4 10 pF 动态性能 基准乘法带宽 10 MHz V = ±3.5 V p-p，DAC加载全1 REF 输出电压建立时间 R = 100 Ω，C = 15 pF，V = 10 V LOAD LOAD REF DAC锁存交替加载0和1 FS测量精度为±1 mV 80 120 ns FS测量精度为±4 mV 35 70 ns FS测量精度为±16 mV 30 60 ns 数字延迟 20 40 ns 接口延迟时间 10%至90%建立时间 15 30 ns 上升和下降时间，V = 10 V，R = 100 Ω REF LOAD 数模转换毛刺脉冲 3 nV-sec 主进位跃迁1 LSB变化，V = 0 V REF Rev. C | Page 3 of 32

AD5428/AD5440/AD5447 参数 最小值 典型值 最大值 单位 条件 乘法馈通误差 DAC锁存加载全0，V = ±3.5 V REF 70 dB 1 MHz 48 dB 10 MHz 输出电容 12 17 pF DAC锁存加载全0 25 30 pF DAC锁存加载全1 数字馈通 1 nV-sec 馈通至DAC输出(CS高电平，交替加载全0和全1) 输出噪声频谱密度 25 nV/√Hz 在1 kHz条件下 模拟THD 81 dB V = 3.5 V p-p，加载全1，f = 100 kHz REF 数字THD 时钟 = 10 MHz，V = 3.5 V REF 100 kHz f 61 dB OUT 50 kHz f 66 dB OUT SFDR性能(宽带) AD5447，65k码，V = 3.5 V REF 时钟 = 10 MHz 500 kHz f 55 dB OUT 100 kHz f 63 dB OUT 50 kHz f 65 dB OUT 时钟 = 25 MHz 500 kHz f 50 dB OUT 100 kHz f 60 dB OUT 50 kHz f 62 dB OUT SFDR性能(窄带) AD5447，65k码，V = 3.5 V REF 时钟 = 10 MHz 500 kHz f 73 dB OUT 100 kHz f 80 dB OUT 50k Hz f 87 dB OUT 时钟 = 25 MHz 500 kHz f 70 dB OUT 100 kHz f 75 dB OUT 50 kHz f 80 dB OUT 交调失真(IMD) AD5447，65k码，V = 3.5 V REF f = 40 kHz, f = 50 kHz 72 dB 时钟 = 10 MHz 1 2 f = 40 kHz, f = 50 kHz 65 dB 时钟 = 25 MHz 1 2 电源要求 电源电压范围 2.5 5.5 V I 0.7 µA T = 25°C，逻辑输入 = 0 V或V DD A DD 0.5 10 µA T = −40°C至+125°C，逻辑输入 = 0 V或V A DD 电源灵敏度 0.001 %/% ∆V = ±5% DD 1 通过设计保证，但未经生产测试。 Rev. C | Page 4 of 32

AD5428/AD5440/AD5447 时序特性 所有输入信号均指定tr = tf = 1 ns(10%至90%的V )，并从(V + V )/2电平开始。V = 2.5 V至5.5 V，V = 10 V，I 2 = 0 V； DD IL IH DD REF OUT Y级温度范围：−40°C至+125°C。所有规格均相对于T 至T 而言，除非另有说明。 MIN MAX 表2. 参数1 在T 、T 的限值 单位 条件/注释 MIN MAX 写入模式 t 0 ns(最小值) R/W至CS建立时间 1 t 0 ns(最小值) R/W至CS保持时间 2 t 10 ns(最小值) CS 低电平时间 3 t 10 ns(最小值) 地址建立时间 4 t 0 ns(最小值) 地址保持时间 5 t 6 ns(最小值) 数据建立时间 6 t 0 ns(最小值) 数据保持时间 7 t 5 ns(最小值) R/W高电平至CS低电平 8 t 7 ns(最小值) CS 最小高电平时间 9 数据回读模式 t 0 ns(典型值) 地址建立时间 10 t 0 ns(典型值) 地址保持时间 11 t 5 ns(典型值) 数据访问时间 12 25 ns(最大值) t 5 ns(典型值) 总线释放时间 13 10 ns(最大值) 更新速率 21.3 MSPS 包括CS最小高电平时间、CS低电平时间和输出电压 建立时间 1 通过设计和特性保证，但未经生产测试。 R/W t1 t2 t8 t2 t9 CS t3 t5 t4 t10 t11 DACA/DACB DATA DATtA8 VALID t7 t12 DATA VALID t13 04462-002 图2. 时序图 200µA IOL TO OUTPUT VOH (MIN) + VOL (MAX) PIN 2 CL 50pF 200µA IOH 04462-003 图3. 数据输出时序规格的负载电路 Rev. C | Page 5 of 32

AD5428/AD5440/AD5447 绝对最大额定值 100 mA以下的瞬态电流不会造成SCR闩锁。 除非另有说明，T = 25°C。 A 表3. 注意，超出上述绝对最大额定值可能会导致器件永久性 参数 额定值 损坏。这只是额定最值，并不能以这些条件或者在任何其它 V 至GND –0.3 V至+7 V DD V A, V B, R A, R B至DGND –12 V至+12 V 超出本技术规范操作章节中所示规格的条件下，推断器件 REF REF FB FB I 1, I 2至DGND –0.3 V至+7 V 能否正常工作。长期在绝对最大额定值条件下工作会影响 OUT OUT 逻辑输入和输出1 –0.3 V至VDD + 0.3 V 器件的可靠性。任何时候只能使用一个绝对最大额定值。 工作温度范围 汽车应用(Y级) –40°C至+125°C 存储温度范围 –65°C至+150°C ESD警告 结温 150°C ESD(静电放电)敏感器件。 20引脚 TSSOP θ 热阻 143°C/W 带电器件和电路板可能会在没有察觉的情况下放电。 JA 24引脚 TSSOP θ 热阻 128°C/W 尽管本产品具有专利或专有保护电路，但在遇到高 JA 引脚温度，焊接(10秒) 300°C 能量ESD时，器件可能会损坏。因此，应当采取适当 IR回流焊峰值温度(低于20秒) 235°C 的ESD防范措施，以避免器件性能下降或功能丧失。 1 DBx、CS和R/W上的过压由内部二极管箝位。 Rev. C | Page 6 of 32

AD5428/AD5440/AD5447 引脚配置和功能描述 AGND 1 20 IOUTB IOUTA 2 19 RFBB RFBA 3 AD5428 18 VREFB VREFA 4 TOP VIEW 17 VDD (Not to Scale) DGND 5 16 R/W DAC A/B 6 15 CS DB7 7 14 DB0 (LSB) DB6 8 13 DB1 DDBB45 190 1121 DDBB32 04462-004 图4. 引脚配置(20引脚TSSOP，RU-20) 表4. AD5428引脚功能描述 引脚编号 引脚名称 描述 1 AGND DAC接地引脚。此引脚通常应连接到系统的模拟地，但可以偏置以实现单电源供电。 2, 20 I A, I B DAC电流输出。 OUT OUT 3, 19 R A, R B DAC反馈电阻引脚。这些引脚通过连接到外部放大器输出，建立DAC的电压输出。 FB FB 4, 18 V A, V B DAC基准电压输入引脚。 REF REF 5 DGND 数字地引脚。 6 DAC A/B 选择DAC A或DAC B。低电平选择DAC A，高电平选择DAC B。 7至14 DB7至DB0 并行数据位7至0。 15 CS 片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或从DAC寄存器读取数据。 16 R/W 读/写。低电平时，与CS一起使用来加载并行数据。高电平时，与CS一起使用来回读DAC寄存器的内容。 17 V 正电源输入。该器件可采用2.5 V至5.5 V电源供电。 DD Rev. C | Page 7 of 32

AD5428/AD5440/AD5447 AGND 1 24 IOUTB IOUTA 2 23 RFBB RFBA 3 22 VREFB VREFA 4 AD5440 21 VDD DGND 5 TOP VIEW 20 R/W (Not to Scale) DAC A/B 6 19 CS DB9 7 18 NC DB8 8 17 NC DB7 9 16 DB0 (LSB) DB6 10 15 DB1 DDBB45 1121 1143 DDBB32 04462-005 NC = NO CONNECT 图5. 引脚配置(24引脚TSSOP，RU-24) 表5. AD5440引脚功能描述 引脚编号 引脚名称 功能 AGND DAC接地引脚。此引脚通常应连接到系统的模拟地，但可以偏置以实现单电源供电。 1 2, 24 I A, I B DAC电流输出。 OUT OUT 3, 23 R A, R B DAC反馈电阻引脚。通过连接到外部放大器输出，建立DAC的电压输出。 FB FB 4, 22 V A, V B DAC基准电压输入引脚。 REF REF 5 DGND 数字地引脚。 6 DAC A/B 选择DAC A或DAC B。低电平选择DAC A，高电平选择DAC B。 7至16 DB9至DB0 并行数据位9至0。 19 CS 片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或从DAC寄存器读取数据。 20 R/W 读/写。低电平时，与CS一起使用来加载并行数据。高电平时，与CS一起使用来回读DAC寄存器的内容。 21 V 正电源输入。该器件可采用2.5 V至5.5 V电源供电。 DD Rev. C | Page 8 of 32

AD5428/AD5440/AD5447 AGND 1 24 IOUTB IOUTA 2 23 RFBB RFBA 3 22 VREFB VREFA 4 AD5447 21 VDD DGND 5 TOP VIEW 20 R/W (Not to Scale) DAC A/B 6 19 CS DB11 7 18 DB0 (LSB) DB10 8 17 DB1 DB9 9 16 DB2 DB8 10 15 DB3 DDBB67 1121 1143 DDBB54 04462-006 图6. 引脚配置(24引脚TSSOP，RU-24) 表6. AD5447引脚功能描述 引脚编号 引脚名称 描述 1 AGND DAC接地引脚。此引脚通常应连接到系统的模拟地，但可以偏置以实现单电源供电。 2, 24 I A, I B DAC电流输出。 OUT OUT 3, 23 R A, R B DAC反馈电阻引脚。通过连接到外部放大器输出，建立DAC的电压输出。 FB FB 4, 22 V A, V B DAC基准电压输入引脚。 REF REF 5 DGND 数字地引脚。 6 DAC A/B 选择DAC A或DAC B。低电平选择DAC A，高电平选择DAC B。 7至18 DB11至DB0 并行数据位11至0。 19 CS 片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或从DAC寄存器读取数据。 20 R/W 读/写。低电平时，与CS一起使用来加载并行数据。高电平时，与CS一起使用来回读DAC寄存器的内容。 CS和R/W保持低电平时，锁存器透明。数据线的任何变化都会反映在相关DAC输出中。 21 V 正电源输入。该器件可采用2.5 V至5.5 V电源供电。 DD Rev. C | Page 9 of 32

AD5428/AD5440/AD5447 典型工作特性 0.20 0.20 TA = 25°C TA = 25°C 0.15 VREF = 10V 0.15 VREF = 10V VDD = 5V VDD = 5V 0.10 0.10 0.05 0.05 B) B) S S L (L 0 L (L 0 N N I D –0.05 –0.05 –0.10 –0.10 –0.15 –0.15 –0.20 –0.20 0 50 100 CODE 150 200 250 04462-007 0 50 100 CODE 150 200 250 04462-010 图7. INL与代码的关系(8位DAC) 图10. DNL与代码的关系(8位DAC) 0.5 0.5 0.4 TVAR E=F 2=5 °1C0V 0.4 TVAR E=F 2=5 °1C0V 0.3 VDD = 5V 0.3 VDD = 5V 0.2 0.2 B) 0.1 B) 0.1 S S NL (L 0 NL (L 0 I –0.1 D –0.1 –0.2 –0.2 –0.3 –0.3 –0.4 –0.4 –0.5 –0.5 0 200 400 CODE 600 800 1000 04462-008 0 200 400 CODE 600 800 1000 04462-011 图8. INL与代码的关系(10位DAC) 图11. DNL与代码的关系(10位DAC) 1.0 1.0 0.8 TVAR E=F 2=5 °1C0V 0.8 TVAR E=F 2=5 °1C0V 0.6 VDD = 5V 0.6 VDD = 5V 0.4 0.4 B) 0.2 B) 0.2 NL (LS 0 NL (LS 0 I –0.2 D –0.2 –0.4 –0.4 –0.6 –0.6 –0.8 –0.8 –1.0 –1.0 0 500 1000 1500 C2O0D00E 2500 3000 3500 4000 04462-009 0 500 1000 1500 C2O00D0E 2500 3000 3500 4000 04462-012 图9. INL与代码的关系(12位DAC) 图12. DNL与代码的关系(12位DAC) Rev. C | Page 10 of 32

AD5428/AD5440/AD5447 0.6 8 0.5 TA = 25°C 7 0.4 MAX INL 6 0.3 NL (LSB) 00..12 TVAD D= =2 55°VC ENT (mA) 54 VDD = 5V I R R 0 CU 3 MIN INL –0.1 2 –0.2 VDD = 3V 1 –0.3 VDD = 2.5V 2 3 4 REFERENC6E VOLTA7G5E 89 10 04462-013 00 0.5 1.0 1.5INP2U.0T VO2L.5TAG3E. 0(V) 3.5 4.0 4.5 5.0 04462-022 图13. INL与基准电压的关系 图16. 电源电流与逻辑输入电压的关系 1.6 –0.40 TA = 25°C VDD = 5V 1.4 –0.45 1.2 IOUT1 VDD = 5V –0.50 1.0 A) SB) E (n 0.8 DNL (L–0.55 EAKAG 0.6 IOUT1 VDD = 3V L –0.60 1 MIN DNL OUT 0.4 I –0.65 0.2 0 –0.702 3 4 REFERENC6E VOLTA7G5E 8 9 10 04462-014 –40 –20 0 TE20MPERA4T0URE (6°C0) 80 100 120 04462-023 图14. DNL与基准电压的关系 图17. I 1漏电流与温度的关系 OUT 5 0.50 4 0.45 VDD = 5V VDD = 5V 3 0.40 2 0.35 ERROR (mV) –101 VDD = 2.5V µCURRENT (A) 000...223050 VDD = 2.5V AALLLL 01ss –2 0.15 ALL 1s ALL 0s –3 0.10 –4 VREF = 10V 0.05 –5 0 –60 –40 –20 0 TE2M0PERA40TURE6 0(°C) 80 100 120 140 04462-015 –60 –40 –20 0 TE2M0PERA40TURE6 0(°C) 80 100 120 140 04462-024 图15. 增益误差与温度的关系 图18. 电源电流与温度的关系 Rev. C | Page 11 of 32

AD5428/AD5440/AD5447 14 12 TLAO A= D2I5N°GC ZS TO FS 3 TVAD D= =2 55°VC VDD = 5V 10 0 mA) 8 B) I (DD 6 VDD = 3V GAIN (d –3 4 VDD = 2.5V –6 VREF =±2V, AD8038 CC 1.47pF VREF =±2V, AD8038 CC 1pF 2 VREF =±0.15V, AD8038 CC 1pF VREF =±0.15V, AD8038 CC 1.47pF VREF =±3.51V, AD8038 CC 1.8pF 0 1 10 100 F1kREQU1E0NkCY (H10z0)k 1M 10M 100M 04462-025 –910k 100k FREQUE1MNCY (Hz) 10M 100M 04462-028 图19. 电源电流与更新速率的关系 图22. 基准乘法带宽与频率和补偿电容的关系 6 –60 TLZAOS A=T DO2I5 NF°GSC ADDLBBL11 10ON 00..004450 0x7FF TO 0x800 TVAR E=F 2=5 °0CV ––1182 DDBB98 0.035 VDD = 5V ACCMOPM =P A= D18.80p3F8 –24 GAIN (dB) ––––43432086 DDDDDBBBBB76543 OLTAGE (V) 000...000223500 VDD = 3V ––5640 DDBB21 UT V 0.015 0x800 TO 0x7FF –66 P 0.010 ––7728 DB0 TA = 25°C OUT 0.005 VDD = 3V –––899406 ALL OFF ACMCVPORM E=PFV AD==DD±1 8=3.80 .55p3VVF8 –0.0005 –1021 10 100 1FkREQU1E0NkCY (H10z0)k 1M 10M 100M04462-026 –0.0100 20 40 60 V8D0D T=I M51VE0 0(ns)120 140 160 180 200 04462-041 图20. 基准乘法带宽与频率和代码的关系 图23. 半量程转换，V = 0 V REF 0.2 –1.68 –1.69 0x7FF TO 0x800 VTAR E=F 2=5 °3C.5V AMP = AD8038 0 –1.70 VDD = 5V CCOMP = 1.8pF V) E ( –1.71 GAIN (dB) ––00..42 UT VOLTAG ––11..7732 VDD = 3V UTP –1.74 VDD = 5V TA = 25°C O –1.75 VDD = 3V –0.6 VDD = 5V VACRCMEOPFM ==P A±=3 D1.85.80Vp3F8 –1.76 0x800 TO 0x7FF –0.8 –1.77 1 10 100 F1kREQU1E0NkCY (H10z0)k 1M 10M 100M 04462-027 0 20 40 60 80TIM1E0 0(ns)120 140 160 180 200 04462-042 图21. 基准乘法带宽—加载全1 图24. 半量程转换，V = 3.5 V REF Rev. C | Page 12 of 32

AD5428/AD5440/AD5447 90 20 TA = 25°C 80 VDD = 3V MCLK = 5MHz 0 AMP = AD8038 70 MCLK = 10MHz –20 60 dB) –40 R (dB) 50 R ( FULL SCALE FD 40 MCLK = 25MHz R S S –60 P ZERO SCALE 30 –80 20 –100 10 TVAR E=F 2=5 °3C.5V AMP = AD8038 0 –1201 10 100 FRE1QkUENC1Y0 (kHz) 100k 1M 10M04462-043 0 100 200 300 400fOU5T 0(0kHz)600 700 800 900 1000 04462-046 图25. 电源抑制比与频率的关系 图28. 宽带SFDR与f 频率的关系 OUT –60 0 –65 VTVADR DE=F = 2= 53 °3VC.5V p-p –10 TVA65ADMk D=P C = 2=O 55 AD°VCDE8S038 –20 –70 –30 D + N (dB) –75 FDR (dB)––5400 H S T –80 –60 –70 –85 –80 –901 10 100FREQUE1NkCY (Hz)10k 100k 1M 04462-044 –900 2 4FREQUEN6CY (MHz)8 10 12 04462-047 图26. THD + N与频率的关系 图29. 宽带SFDR，f = 100 kHz，时钟 = 25 MHz OUT 100 0 MCLK = 1MHz TA = 25°C –10 VDD = 5V AMP = AD8038 80 –20 65k CODES –30 dB) 60 MCLK = 200kHz B)–40 DR ( MCLK = 0.5MHz R (d–50 F D S 40 F S–60 –70 20 –80 TA = 25°C VREF = 3.5V –90 AMP = AD8038 0 0 20 40 60 80fOU1T 0(0kHz)120 140 160 180 200 04462-045 –1000 0.5 1.0 1.5 FR2E.0QUE2N.5CY (M3.H0z) 3.5 4.0 4.5 5.0 04462048 图27. 宽带SFDR与f 频率的关系 OUT 图30. 宽带SFDR，f = 500 kHz，时钟 = 10 MHz OUT Rev. C | Page 13 of 32

AD5428/AD5440/AD5447 0 0 TA = 25°C TA = 25°C –10 VADMDP = = 5 AVD8038 –10 AVDMDP = = 3 AVD8038 65k CODES –20 65k CODES –20 –30 –30 FDR (dB)––5400 IMD (dB)––4500 S –60 –60 –70 –70 –80 –80 –90 –900 0.5 1.0 1.5 FR2E.0QUE2N.5CY (M3.H0z) 3.5 4.0 4.5 5.0 04462-049 –10070 75 80 85 FR9E0QUE9N5CY (1k0H0z) 105 110 115 120 04462-052 图31. 宽带SFDR，f = 50 kHz，时钟 = 10 MHz 图34. 窄带IMD，f = 90 kHz、100 kHz，时钟 = 10 MHz OUT OUT 0 0 TA = 25°C TA = 25°C –10 VDD = 3V –10 VDD = 5V AMP = AD8038 AMP = AD8038 –20 65k CODES –20 65k CODES –30 –30 –40 B)–40 d dB)–50 MD (–50 R ( I D–60 –60 F S –70 –70 –80 –80 –90 –90 –100250 300 350 400 FR45E0QUE5N00CY (5k5H0z) 600 650 700 750 04462-050 –1000 50 100 1F5R0EQUE2N00CY (kH25z0) 300 350 400 04462-53 图32. 窄带SFDR，f = 500 kHz，时钟 = 25 MHz 图35. 宽带IMD，f = 90 kHz、100 kHz，时钟 = 25 MHz OUT OUT 20 300 TA = 25°C TA = 25°C VDD = 3V ZERO SCALE LOADED TO DAC AMP = AD8038 0 A65MkP C =O ADDE8S038 250 MIDSCALE LOADED TO DAC FULL SCALE LOADED TO DAC –20 Hz) V/ 200 R (dB)–40 OISE (n 150 D N SF–60 UT P T 100 –80 OU 50 –100 –12050 60 70 80 FR9E0QUE1N00CY (1k1H0z) 120 130 140 150 04462-051 0100 1kFREQUENCY (Hz)10k 100k04462-054 图33. 窄带SFDR，f = 100 kHz，时钟 = 25 MHz 图36. 输出噪声频谱密度 OUT Rev. C | Page 14 of 32

AD5428/AD5440/AD5447 术语 相对精度(端点非线性度) 数字馈通 衡量DAC传递函数与一条通过DAC传递函数端点的直线的 当器件未被选中时，器件数字输入端上的高频逻辑活动通 最大偏差。它是在调整零值和满量程后进行测量，通常用 过器件进行容性耦合，在I 引脚产生噪声并进入后续电 LSB或满量程读数的百分比表示。 路。这种噪声就是数字馈通O。UT 差分非线性 乘法馈通误差 任意两个相邻码之间所测得变化值与理想的1 LSB变化值之 表示DAC载入全0时，由DAC基准电压输入至DAC I 1引脚 间的差异。工作温度范围内最大−1 LSB的额定差分非线性可 的容性馈通所致的误差。 OUT 确保单调性。 总谐波失真(THD) 增益误差(满量程误差) DAC由交流基准源驱动。THD表示DAC输出的谐波均方根 衡量理想DAC和实际器件之间的输出误差。对于这些DAC 和与基波的比值。通常仅包括低阶谐波，如二阶至五阶 而言，理想的最大输出是V − 1 LSB。这些DAC的增益误差 谐波。 REF 可通过外部电阻调整为零。 输出漏电流 DAC梯形开关断开时流入其中的电流。对于I 1引脚而言， OUT 可通过DAC加载全0然后测量I 1的电流，测得输出漏电 数字交调失真 OUT 流值。当DAC加载全1时，流过I 2的电流最小。 二阶交调失真(IMD)衡量DAC以数字方式产生的fa和fb音， OUT 以及2fa – fb与2fb – fa的二阶积。 输出电容 I 1或I 2至AGND的电容。 无杂散动态范围(SFDR) OUT OUT SFDR指DAC的可用动态范围，超出此范围，杂散噪声就 输出电流建立时间 会干扰基波信号或使其失真。它用基波与DC至全奈奎斯 指对于满量程输入变化，输出稳定在指定电平所需的时间。 特带宽(DAC采样速率的一半或fs/2)范围内的最大谐波或非 对于这些器件而言，它利用100 Ω接地电阻测量。 谐波杂散的幅值之差来衡量。窄带SFDR衡量任意窗口范围 数模转换毛刺脉冲 内的SFDR，本例中为基波的50%。数字SFDR衡量信号为 表示当输入改变状态时，电荷从数字输入注入到模拟输出 数字生成的正弦波时，DAC的可用动态范围。 的量。数模转换毛刺脉冲通常规定为毛刺的面积，用pA-s 或nV-s表示，具体取决于毛刺是作为电流信号还是作为电 压信号来测量的。 Rev. C | Page 15 of 32

AD5428/AD5440/AD5447 概述 电路工作原理 DAC部分 单极性模式 AD5428/AD5440/AD5447是CMOS 8/10/12位、双通道电流 只需一个运算放大器，即可轻松配置这些器件来提供二象 输出型DAC，由标准反相R-2R梯形配置组成。图37所示为 限乘法操作或单极性输出电压摆幅，如图38所示。当输出 8位AD5428的单个通道的简化图。反馈电阻R A的值为R。R FB 放大器以单极性模式连接时，输出电压可由下式得出： 的典型值为10 kΩ(最小值8 kΩ，最大值12 kΩ)。若I 1和 OUT AGND保持相同的电位，则无论数字输入代码是多少，每 个梯形引脚上均有持续电流流过，从而V A上的输入电 其中： REF 阻始终具有恒定的额定值R。DAC输出(I )取决于代码， D为载入DAC数字字的依位数表示。 OUT 产生不同的电阻值和电容值。选择外部放大器时，需考虑 D = 0至255 (8位AD5428) DAC在放大器反相输入节点上产生的阻抗变化。 = 0至1023 (10位AD5440) = 0至4095 (12位AD5447) R R R VREF n是DAC的分辨率。 2R 2R 2R 2R 2R S1 S2 S3 S8 R 请注意，输出电压极性与直流基准电压的V 极性相反。 RFBA REF IOUTA 这些DAC设计为在正/负基准电压下工作。V 电源引脚仅 DD AGND DACA NDDA TDAR LIVAETRCSHES 04462-029 供这些内D部A数C还字设逻计辑用用于于接驱受动交D流AC基开准关输的入通信断号状，态范。围为–10 V至 图37. 简化梯形图 +10 V。 可访问DAC A和DAC B的V 、R 、I 引脚，使器件功能 使用固定10 V基准电压源时，图38所示电路具有单极性0 V REF FB OUT 特别丰富，并允许配置为多种不同的工作模式，如单极性 至–10 V输出电压摆幅。当V 为交流信号时，电路执行二象 IN 输出模式、四象限乘法双极性模式或单电源模式等。请注 限乘法。 意，匹配的开关与内部R A反馈电阻串联。如果用户尝试 FB 表7列出单极性工作模式下的数字代码和期望输出电压之 测量R A，必须为V 供电，确保连续性。 FB DD 间的关系(8位AD5428)。 表7. 单极性代码 数字输入 模拟输出(V) 1111 1111 –V (255/256) REF 1000 0000 –V (128/256) = –V /2 REF REF 0000 0001 –V (1/256) REF 0000 0000 –V (0/256) = 0 REF Rev. C | Page 16 of 32

AD5428/AD5440/AD5447 VINA (±10V) R11 AD5428/AD5440/AD5447 VREFA R RFBA R21 VDD C12 DATA DB0 IOUTA INPUTS BIUNFPFUETR LATCH 8R--/21R0- /D1A2-CB IAT VOUTA DB7 DB9 DB11 AGND AGND DAC A/B R RFBB R41 CONTROL CS LOGIC C22 IOUTB R/W LATCH 8-/10-/12-BIT VOUTB R-2R DAC B DGND AGND POWER-ON RESET VREFB R31 VINB (±10V) 12 RCH11IG,, RCH22 S APPHNEADESD RE A3 ,CM ROP4ML UIPFSEIEENRDSS AO TTNOILO YPN R I(F1E pGVFEA NTINOT A R2DpINJFGU) SIISNT GRM EOEQNRUT O IIRSSEC RDILE WLQAHUTEIRINOE NUD.S.ING 04462-030 图38. 单极性工作原理 Rev. C | Page 17 of 32

AD5428/AD5440/AD5447 双极性操作 表8. 双极性代码 在某些应用中，可能需要产生全四象限乘法功能，或双极 数字输入 模拟输出(V) 性输出摆幅。通过使用另一个外部放大器和一些外部电阻 1111 1111 +VREF (127/128) 1000 0000 0 便可轻松实现，如图39所示。在该电路中，第二个放大器 0000 0001 –V (127/128) A2提供的增益为2。利用基准电压提供的偏置电压使外部 REF 0000 0000 –V (128/128) REF 放大器偏置，便可实现全四象限乘法操作。此电路的传递 函数显示，当输入数据D从代码0 (V = − V )递增至中量 稳定性 OUT REF 程(V = 0 V )、满量程(V = +V )时，正负输出电压均 对于电流转电压配置，DAC的I 和运算放大器的反相节 OUT OUT REF OUT 会产生。连接为双极性模式时，输出电压可通过以下公式 点必须尽可能彼此靠近连接，且必须采用合适的PCB布局 计算： 技术。因为每个代码变化对应于一个阶跃函数，所以如果 运算放大器的增益带宽积(GBP)有限且反相节点处存在过 大的寄生电容，则会出现增益峰值。该寄生电容在开环响 其中： 应中引入一个极点，它可能会在闭环应用电路中引起响铃 D为载入DAC数字字的依位数表示。 振荡或不稳定。 D = 0至255 (AD5428) = 0 至1023 (AD5440) 可选的补偿电容C1能够与RFBA并联增加稳定性，如图38和 = 0至4095 (AD5447) 图39所示。C1值过小可能会在输出端产生响铃振动，而过 n为位数。 大则可能会对建立时间带来不利影响。必须凭经验选择 C1，但通常1 pF至2 pF就足以补偿。 当V 为交流信号时，电路执行四象限乘法。表8列出双极 IN 性工作模式下的数字代码和期望输出电压之间的关系(8位 AD5428)。 VINA (±10V) R11 20Rk5Ω R62 AD5428/AD5440/AD5447 VREFA 20kΩ R72 A2 R RFBA R21 10kΩ VOUTA VDD C13 R11 DATA DB0 IOUTA 5kΩ INPUTS BIUNFPFUETR LATCH 8R--/21R0- /D1A2-CB IAT A1 AGND DB7 DB9 DB11 AGND AGND DAC A/B R RFBB R41 CONTROL CS LOGIC C23 IOUTB R/W LATCH 8R--/21R0- /D1A2-CB IBT A3 R8 20kΩ DGND 1R09k2Ω AGND PORWEESRE-TON 2R01k0Ω2 A4 VOUTB VREFB R12 5kΩ R31 AGND 04462-031 VINB (±10V) 1R1, R2 AND R3, R4 USED ONLY IF GAIN ADJUSTMENT IS REQUIRED. ADJUST R1 FOR VOUTA = 0V WITH CODE 10000000 IN DAC A LATCH. ADJUST R3 FOR VOUTB = 0V WITH CODE 10000000 IN DAC B LATCH. 2MATCHING AND TRACKING IS ESSENTIAL FOR RESISTOR PAIRS R6, R7 AND R9, R10. 3C1, C2 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED IF A1/A3 IS A HIGH SPEED AMPLIFIER. 图39. 双极性运算(四象限) Rev. C | Page 18 of 32

AD5428/AD5440/AD5447 单电源应用 VDD= 5V ADR03 电压开关模式 VOUT VIN 图40表示这些DAC在电压开关模式下的工作原理。基准电 GND 压VIN施加于IOUTA引脚，VREFA引脚提供输出电压。在该配 +5V VDD RFBA C1 置中，正基准电压产生正输出电压，使单电源工作成为可 –2.5V 8-/10-/12-BITIOUTA 能。DAC输出电压具有恒定阻抗(DAC梯形电阻)，因此需 VREFA DAC AGND VOUT= 0V to 2.5V 要使用运算放大器缓冲输出电压。基准输入不再具有恒定 –5V GND 输入阻抗，而是随代码而变化。因此，应当采用低阻抗源 NOTES 驱动电压输入。 12 .. ACIFD1 A DP1IHT IASIOS ANE AH CLIGO PHMIN PSSEP NOESEMADITT ATIOMENDP L(F1IOFpIRFE RTCO.L A2RpFIT)Y M.AY BE REQUIRED 04462-034 注意，由于DAC梯形开关不再具有相同的源极至漏极驱动 电压，因此V 只能接受低电压。这就导致各开关的导通电 图41. 以最少器件数实现正电压输出 IN 阻不同，从而降低DAC的积分线性。此外，V 不能超过负 IN 提高增益 电压以下0.3 V，否则内部二极管将导通，导致器件超过最大 额定值。在这类应用中，DAC将失去全部范围的乘法功能。 在要求输出电压大于VIN的应用中，可使用一个额外的外部 放大器来提高增益，也可通过单级配置实现。应考虑DAC 薄膜电阻温度系数的影响。仅将一个电阻与R 电阻串联会 VDD FB R1 R2 导致温度系数失配，造成更大的增益温度系数误差。图42 中的电路是增加电路增益所推荐的方法。R1、R2和R3应具 RFBA VDD 有相似的温度系数，但无需与DAC的温度系数相匹配。在 VIN IOUTA VOUT VREFA 要求增益大于1的电路中，推荐使用这种方法。 AGND GND VDD NOTES 12 .. ACIFD1 A DP1IHT IASIOS ANE AH CLIGO PHMIN PSSEP NOESEMADITT ATIOMENDP L(F1IOFpIRFE RTCO.L A2RpFIT)Y M.AY BE REQUIRED 04462-033 VIN R1 8-/1V0D-D/12-BITRIFOBUATA C1 VOUT 图40. 单电源电压切换模式 VREFA DAC AGND R3 GND R2 + R3 正输出电压 R2 GAIN = R2 正输电出压电输压出极，性由与于直存流在基电准阻电容压差的误VR差EF极，性与相通反过。反为相了放获大器得 N12 .. O ACIFTD1 EA DPS1IHT IASIOS ANE AH CLIGO PHMIN PSSEP NOESEMADITT ATIOMENDP L(F1IOFpIRFE RTCO.L A2RpFIT)Y M.AY BE REQUIREDR1=RR22 +RR33 04462-035 的输出反转相比，向DAC输入施加负基准电压的方式更好。 为了生成负基准电压，运算放大器可以对基准电压进行电 图42. 提高电流输出DAC的增益 平转换，使基准的V 引脚虚拟接地，且基准的GND引脚 OUT 为–2.5 V，如图41所示。 Rev. C | Page 19 of 32

AD5428/AD5440/AD5447 基准电压源选择 分压器或可编程增益元件 电流导引DAC非常灵活，因此可用于许多应用。如果这类 选择与AD54xx系列电流输出DAC一起使用的基准电压源时， 要注意基准电压源的输出电压和温度系数规格。该参数不 DAC作为运算放大器的反馈器件连接，且R A用作输入电 阻，如图43所示，则输出电压与数字输入小数FBD成反比。 仅影响满量程误差，还可影响线性度(INL和DNL)性能。基 准电压源温度系数必须与系统精度规格一致。例如，8位 若D = 1 − 2−n，则输出电压为： 系统要求在0°C至50°C温度范围内将整体规格保持在1 LSB以 内，表示随温度变化的最大系统漂移必须低于78 ppm/°C。 一个在同样温度范围内整体规格低于2 LSB的12位系统则要 VDD 求最大漂移为10 ppm/°C。选择具有低输出温度系数的精密 VIN 基准电压源，可将该误差源降至最低。表9列出了ADI公司 RFBA VDD 可用的某些基准值，适合与这些电流输出DAC一起使用。 IOUTA AGND VREFA 放大器选择 GND 电流导引模式的基本要求是放大器具有低输入偏置电流和 低输入失调电压。因为存在DAC的代码相关输出电阻，所 以运算放大器的输入失调电压会与电路的可变增益相乘。 VOUT 由于放大器的输入电压出现失调，因而两个相邻数字小数 之间的噪声增益变化会使输出电压产生步进变化。此输出 N1.O ATDEDSITIONAL PINS OMITTED FOR CLARITY. 04462-040 电线性压误变差化；与如两果个该代误码差间足所够需大的，输可出能变会化导相致叠D加A，C引非起单差调分。 图43. 电流导引DAC用作分压器或可编程增益器件 为了确保沿各代码步进时保持单调性，输入失调电压应小 于1/4 LSB。 随着D降低，输出电压升高。对于很小的小数值D，重要 运算放大器的输入偏置电流也会在电压输出上产生失调， 的是确保放大器不出现饱和，同时达到要求的精度。例 其原因是偏置电流会流经反馈电阻R 。大多数运算放大器 如，图43电路中采用二进制代码0x10 (0001 0000)驱动的8位 的输入偏置电流都足够低，以防止12位FB应用中的误差过大。 DAC(即十进制的16)应当使输出电压为16 x V 。不过，如果 IN 运算放大器的共模抑制对电压切换电路很重要，因为其会 DAC线性度额定值为±0.5 LSB，则D可以在15.5/256到16.5/256 在电路的电压输出端产生代码相关误差。大多数运算放大 的范围内具有一个权重，因此可能的输出电压范围为15.5 V IN 器在8/10/12位分辨率下都有适当的共模抑制能力。 到16.5 V ——误差为3%，哪怕DAC本身的最大误差为0.2%。 IN 假设DAC开关由真实的宽带低阻抗信号源(V 和AGND)驱 在分压器电路中，DAC漏电流也是一个潜在的误差源。必 IN 动，那么会迅速建立。因此，电压开关DAC电路的压摆率 须使用来自运算放大器并流经DAC，且方向相反的电流抵 和建立时间主要由输出运算放大器决定。若要获得此配置 消漏电流。由于输入V 引脚的电流仅有小数D部分被路 REF 中的最小建立时间，可利用低输入电容缓冲放大器和精巧 由至I 1引脚，输出电压必须根据下式而改变： OUT 的电路板设计，将DAC的V 节点(此应用中的电压输出节 REF DAC漏电流导致的输出误差电压=(漏电流×R)/D 点)处的电容降到最低。 大部分单电源电路都将接地作为模拟信号范围的一部分， 其中R表示V 引脚的DAC电阻。 REF 这便要求使用一个能够处理轨到轨信号的放大器。ADI公 对于10 nA的DAC漏电流有：R = 10 kΩ，并且增益(即1/D) 司提供多种多样的单电源放大器(见表10和表11)。 为16，误差电压为1.6 mV。 Rev. C | Page 20 of 32

AD5428/AD5440/AD5447 表9. 适用的ADI精密基准电压源 产品型号 输出电压(V) 初始容差(%) 温度漂移(ppm/°C) I (mA) 输出噪声(μV p-p) 封装 SS ADR01 10 0.05 3 1 20 SOIC-8 ADR01 10 0.05 9 1 20 TSOT-23, SC70 ADR02 5 0.06 3 1 10 SOIC-8 ADR02 5 0.06 9 1 10 TSOT-23, SC70 ADR03 2.5 0.10 3 1 6 SOIC-8 ADR03 2.5 0.10 9 1 6 TSOT-23, SC70 ADR06 3 0.10 3 1 10 SOIC-8 ADR06 3 0.10 9 1 10 TSOT-23, SC70 ADR431 2.5 0.04 3 0.8 3.5 SOIC-8 ADR435 5 0.04 3 0.8 8 SOIC-8 ADR391 2.5 0.16 9 0.12 5 TSOT-23 ADR395 5 0.10 9 0.12 8 TSOT-23 表10. 适用的ADI精密运算放大器 V (最大值) 0.1 Hz至10 Hz OS 产品型号 电源电压(V) (μV) I 最大值(nA) 噪声(μV p-p) 电源电流(μA) 封装 B OP97 ±2至±20 25 0.1 0.5 600 SOIC-8 OP1177 ±2.5至±15 60 2 0.4 500 MSOP, SOIC-8 AD8551 2.7至5 5 0.05 1 975 MSOP, SOIC-8 AD8603 1.8至6 50 0.001 2.3 50 TSOT AD8628 2.7至6 5 0.1 0.5 850 TSOT, SOIC-8 表11. 适用的ADI高速运算放大器 产品型号 电源电压(V) BW @ ACL (MHz) 压摆率(V/µs) VOS(最大值)(μV) I 最大值(nA) 封装 B AD8065 5至24 145 180 1,500 6,000 SOIC-8, SOT-23, MSOP AD8021 ±2.5至±12 490 120 1,000 10,500 SOIC-8, MSOP AD8038 3至12 350 425 3,000 750 SOIC-8, SC70-5 AD9631 ±3至±6 320 1,300 10,000 7,000 SOIC-8 Rev. C | Page 21 of 32

AD5428/AD5440/AD5447 并行接口 8xC51与AD5428/AD5440/AD5447接口 数据以8/10/12位并行字格式载入AD5428/AD5440/AD5447。 图45显示AD5428/AD5440/AD5447与8xC51系列DSP的接口。为 了便于外部数据存储器访问，应使能地址锁存器使能 利用控制线CS和R/W，可以写入或读取DAC寄存器。拉低 CS和R/W时，发生写事件，数据线上的数据填入移位寄存 (ALE)模式。在访问外部存储器期间，地址的低位字节通 器，CS上升沿锁存数据，并将锁存的数据字传输到DAC寄 过此输出脉冲锁存。AD0至AD7是复用低阶地址和数据总 存器。DAC锁存器不是透明的，因此写序列必须包含CS的 线，发出1时需要很强的内部上拉电阻。在访问外部存储 下降沿和上升沿，确保数据载入DAC寄存器，且其模拟等 器期间，A8至A15是高阶地址字节。这些端口是开漏型， 效内容反映在DAC输出端。 因而发出1时也需要很强的内部上拉电阻。 R/W为高电平而CS为低电平时，发生读事件。数据从DAC A8TO A15 ADDRESS BUS 寄存器加载，返回输入寄存器，输出到数据线上，控制器 可回读以用于验证或诊断目的。这些器件的输入和DAC寄 AD5428/ 存器不是透明的，因此，加载各数据字需要CS的下降沿和 80511 AD5440/ 上升沿。 ADDRESS AD54471 DECODER CS 微处理器接口 ADSP-21xx与AD5428/AD5440/AD5447接口 WR R/W 图44显示AD5428/AD5440/AD5447与用作存储器映射器件 8-BIT DB0 TO DB11 ALE LATCH 的ADSP-21xx系列DSP接口。根据DSP的时钟速度，AD5428/ AD5440/AD5447与ADSP-21xx的接口可能需要一个等待状 AD0 TO AD7 DATA BUS 态控制。寄该存等器待设状置态(可详通情过参A见DASDP-S2P1-x2x1的xx系数列据的存用储户器手等册待)状。态 1ADDITIONAL PINS OMITTED FOR CLARITY. 04462-057 图45. 8xC51与AD5428/AD5440/AD5447接口 ADDR0TO ADDRESS BUS ADRR13 ADSP-BF5xx与AD5428/AD5440/AD5447接口 图46显示AD5428/AD5440/AD5447与ADSP-BF5xx系列DSP AD5428/ ADSP-21xx1 AD5440/ 的典型接口。处理器的异步存储器写周期驱动DAC的数字 DMS DAEDCDORDEESRS CS AD54471 输入。AMSx线实际上是四条存储器选择线。内部ADDR线 解码为AMS ，然后这些线路作为片选插入。接口的其余 3–0 WR R/W 部分是标准的握手操作。 DB0 TO DB11 ADDR1TO ADDRESS BUS ADRR19 DATA 0 TO DATA BUS 1ADDDITAITOAN A23L PINS OMITTED FOR CLARITY. 04462-055 ADSP-BF5xx1 AAADDD555444244807//1 图44. ADSP-21xx与AD5428/AD5440/AD5447接口 AMSx DAEDCDORDEESRS CS AWE R/W DB0 TO DB11 DATA 0 TO DATA BUS 1ADDDITAITOAN A23L PINS OMITTED FOR CLARITY. 04462-056 图46. ADSP-BF5xx与AD5428/AD5440/AD5447接口 Rev. C | Page 22 of 32

AD5428/AD5440/AD5447 PCB布局和电源去耦 采用紧凑、最小引线长度的PCB布局设计是很好的做法。 在任何注重精度的电路中，精心考虑电源和接地回路布局 输入的引线应尽可能短，以将IR压降和杂散电感降至最小。 都有助于确保达到规定的性能。AD5428/AD5440/AD5447 V 与R 之间的PCB金属走线也应当匹配，使增益误差达 REF FB 所在的印刷电路板在设计时应将模拟部分与数字部分分 到最小。为了最大程度优化高频性能，电流至电压放大器 离，并限制在电路板的特定区域内。如果DAC所在系统中 应尽可能靠近器件。 有多个器件要求AGND至DGND连接，则只能在一个点上 AD5447评估板 进行连接。星形接地点应尽可能靠近器件。 评估板由AD5447 DAC和电流电压放大器AD8065组成。评 这些DAC应具有足够大的电源旁路电容10 µF，与电源上的 估板上含有一个10 V基准电压源ADR01。也可以将一个外部 0.1 µF电容并联，并且尽可能靠近封装，最好是正对着器件。 基准电压通过SMB输入施加。 0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联电感 评估套件包含一张CD光盘，其中的自安装PC软件可用来 (ESI)，与高频时提供低阻抗接地路径的普通陶瓷型电容一 控制DAC。该软件允许用户将代码写入器件。 样，能够处理内部逻辑开关所引起的瞬态电流。电源处也 应当运用低ESR 1 µF至10 µF钽电容或电解电容，以便尽可能 评估板电源 减少瞬态干扰，并滤除低频纹波。 评估板采用±12 V和+5 V电源电压。+12 V V 和−12 V V 用 DD SS 时钟等产生快速开关信号的器件应利用数字地屏蔽起来， 于为输出放大器供电，而+5 V用于为DAC (V )和收发器 DD1 以免向电路板上的其它器件辐射噪声，并且绝不应靠近基 (V )供电。 CC 准输入。 两个电源均通过10 μF钽电容和0.1 μF陶瓷电容去耦至相应的 避免数字信号与模拟信号交叠。电路板相对两侧上的走线 地层。 应当彼此垂直，这样有助于减小电路板上的馈通效应。微 带线技术在目前看来是最佳方法，但这种技术对于双面电 路板未必总是可行。采用这种技术时，电路板的元件侧专 用于接地层，信号走线则布设在焊接侧。 Rev. C | Page 23 of 32

AD5428/AD5440/AD5447 B A P P O/ O/ J6 J1 P4 P1 T T C23µ10F + C24µ0.1F6 C25µ10F + C26µ0.1F C9µ10F + C10µ0.1F6 C11µ10F + C12µ0.1F 4V–V+7 4V–V+7 VSS 2 3U7 VDD VSS 2 3U3 VDD C221.8pF C71.8pF J5 EXTREF B B F V1DDC5µ10F + C6µ0.1F TP3TP2 J2 EXTREF A ALK1 4VOUT C8µ0.11 U1 AD54472118V0DBDD171DB61D2B513DB41D4B23BRFB31D5B24IB126DBOUT11D7B10D8B3RA99DBFB28DB01IAOUT711DB6D/AC_AB2291CSAVREF02/RW4BVREF5DGNDAGND 1DGND DD 3+VIN U2 +C45TRIMµ0.1FGND2 V C3µ10F 0DB1DB2DBD3B4DBD5B6DB7DB8DBDB90D1B11DB CSRW 3J D 1DD CC N V V G VDD A VSS 4J C14µ10F C16µ10F C18µ10F C20µ10F + + + + F C13µ0.1F C15µ0.1F C17µ0.1F C19µ0.1F C1µ0.1 VCC U442VCCLEBA23ECBAOEBA510A7B61B1A617B52A184B3A913BA4022B5A121B6A220B7A41LEABCEAB13OEABGND74ABT543 C2VCCµ0.1F U542VCCLEBA32ECBAOEBA517B0A616B1A175B2A184BA3913B4A022BA5121B6A22B07A14LEABCEAB31OEABGND74ABT543 3–P2 2–2P 1–2P 42–P 6–P2 52–P 123456789011121 123456789011121 21 11 01 9 B 0Y 1Y Y2 3Y 6- U 0A 1A E 41 31 51 GND D 4 5 6 7 7–1P–61P5–1P41–P3–1P2–1P U6-A Y00A1Y1A2Y 3EY 131–P 1–1P 41–1P P1–19P1–20P1–21P1–22P1–23P1–24P1–25P1–26P1–27P1–28P1–29P1–30 VCC C17µ0.1F DGND 28–1P39–1P 163–1P 04464-037 图47. AD5447评估板原理图 Rev. C | Page 24 of 32

AD5428/AD5440/AD5447 04462-036 图48. 元件侧布局图 04462-038 图49. 丝网图—元件侧视图(顶层) Rev. C | Page 25 of 32

AD5428/AD5440/AD5447 04462-039 图50.. 焊接侧布局图 Rev. C | Page 26 of 32

AD5428/AD5440/AD5447 物料清单 表12. 名称/位置 器件描述 值 容差(%) 库存代码 C1 X7R陶瓷电容 10 FEC 499-675 C2 X7R陶瓷电容 10 FEC 499-675 C3 钽电容—Taj系列 10 FEC 197-427 C4 X7R陶瓷电容 10 FEC 499-675 C5 钽电容—Taj系列 10 FEC 197-130 C6 X7R陶瓷电容 10 FEC 499-675 C7 NPO陶瓷电容 1.8 pF 10 FEC 721-876 C8 X7R陶瓷电容 10 FEC 499-675 C9 钽电容—Taj系列 10 FEC 197-427 C10 X7R陶瓷电容 10 FEC 499-675 C11 钽电容—Taj系列 10 FEC 197-427 C12 X7R陶瓷电容 10 FEC 499-675 C13 X7R陶瓷电容 10 FEC 499-675 C14 钽电容—Taj系列 10 FEC 197-427 C15 X7R陶瓷电容 10 FEC 499-675 C16 钽电容—Taj系列 10 FEC 197-427 C17 X7R陶瓷电容 10 FEC 499-675 C18 钽电容—Taj系列 10 FEC 197-427 C19 X7R陶瓷电容 10 FEC 499-675 C20 钽电容—Taj系列 10 FEC 197-427 C21 X7R陶瓷电容 10 FEC 499-675 C22 NPO陶瓷电容 1.8 pF 10 FEC 721-876 C23 钽电容—Taj系列 10 FEC 197-427 C24 X7R陶瓷电容 10 FEC 499-675 C25 钽电容—Taj系列 10 FEC 197-427 C26 X7R陶瓷电容 10 FEC 499-675 CS, DB0至DB11 红色测试点 FEC 240-345(封装) J1至J6 SMB插口 FEC 310-682 J2 SMB插口 FEC 310-682 J3 SMB插口 FEC 310-682 J4 SMB插口 FEC 310-682 J5 SMB插口 FEC 310-682 J6 SMB插口 FEC 310-682 LK1 3引脚接头(2 × 2) FEC 511-791和FEC 528-456 P1 36引脚Centronics连接器 FEC 147-753 P2 6引脚端子板 FEC 151-792 RW 红色测试点 FEC 240-345(封装) TP1至TP4 红色测试点 FEC 240-345(封装) U1 AD5447 AD5447YRU U2 ADR01 ADR01AR U3 AD8065 AD8065AR U4, U5 74ABT543 Fairchild 74ABT543CMTC U6 74139 CD74HCT139M U7 AD8065 AD8065AR 每个拐角 橡胶粘脚 FEC 148-922 Rev. C | Page 27 of 32

AD5428/AD5440/AD5447 AD54xx器件概览 表13. 产品型号 分辨率 DAC编号 INL (LSB) 接口 封装1 DAC编号 AD5424 8 1 ±0.25 并行 RU-16、CP-20 10 MHz带宽，17 ns CS脉冲宽度 AD5426 8 1 ±0.25 串行 RM-10 10 MHz带宽，50 MHz串行 AD5428 8 2 ±0.25 并行 RU-20 10 MHz带宽，17 ns CS脉冲宽度 AD5429 8 2 ±0.25 串行 RU-10 10 MHz带宽，50 MHz串行 AD5450 8 1 ±0.25 串行 UJ-8 10 MHz带宽，50 MHz串行 AD5432 10 1 ±0.5 串行 RM-10 10 MHz带宽，50 MHz串行 AD5433 10 1 ±0.5 并行 RU-20、CP-20 10 MHz带宽，17 ns CS脉冲宽度 AD5439 10 2 ±0.5 串行 RU-16 10 MHz带宽，50 MHz串行 AD5440 10 2 ±0.5 并行 RU-24 10 MHz带宽，17 ns CS脉冲宽度 AD5451 10 1 ±0.25 串行 UJ-8 10 MHz带宽，50 MHz串行 AD5443 12 1 ±1 串行 RM-10 10 MHz带宽，50 MHz串行 AD5444 12 1 ±0.5 串行 RM-8 10 MHz带宽，50 MHz串行 AD5415 12 2 ±1 串行 RU-24 10 MHz带宽，50 MHz串行 AD5405 12 2 ±1 并行 CP-40 10 MHz带宽，17 ns CS脉冲宽度 AD5445 12 2 ±1 并行 RU-20、CP-20 10 MHz带宽，17 ns CS脉冲宽度 AD5447 12 2 ±1 并行 RU-24 10 MHz带宽，17 ns CS脉冲宽度 AD5449 12 2 ±1 串行 RU-16 10 MHz带宽，50 MHz串行 AD5452 12 1 ±0.5 串行 UJ-8、RM-8 10 MHz带宽，50 MHz串行 AD5446 14 1 ±1 串行 RM-8 10 MHz带宽，50 MHz串行 AD5453 14 1 ±2 串行 UJ-8、RM-8 10 MHz带宽，50 MHz串行 AD5553 14 1 ±1 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5556 14 1 ±1 并行 RU-28 4 MHz带宽，20 ns WR脉冲宽度 AD5555 14 2 ±1 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5557 14 2 ±1 并行 RU-38 4 MHz带宽，20 ns WR脉冲宽度 AD5543 16 1 ±2 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5546 16 1 ±2 并行 RU-28 4 MHz带宽，20 ns WR脉冲宽度 AD5545 16 2 ±2 串行 RU-16 4 MHz带宽，50 MHz串行时钟 AD5547 16 2 ±2 并行 RU-38 4 MHz带宽，20 ns WR脉冲宽度 1 RU = TSSOP, CP = LFCSP, RM = MSOP, UJ = TSOT. Rev. C | Page 28 of 32

AD5428/AD5440/AD5447 外形尺寸 7.90 7.80 6.60 7.70 6.50 6.40 24 13 4.50 20 11 4.40 4.50 4.30 4.40 6.40 BSC 4.30 1 12 6.40 BSC 1 10 PIN 1 PIN 1 0.65 1.20 0.65 BSC MAX BSC 0.15 0.15 1.20 MAX 0.20 0.05 COPL0A.0N5ARITY 00..3109 SEATING0.09 80°° 000...764505 00..3109 SPELAANTIENG 00..2009 80°° 000...764505 0.10 PLANE 0.10 COPLANARITY COMPLIANT TO JEDEC STANDARDS MO-153-AC COMPLIANT TO JEDEC STANDARDS MO-153-AD 图51. 20引脚超薄紧缩小型封装[TSSOP] 图52. 24引脚超薄紧缩小型封装[TSSOP] (RU-20) (RU-24) 图示尺寸单位：mm 图示尺寸单位：mm 订购指南 型号1 分辨率 INL (LSB) 温度范围 温度范围 封装选项 AD5428YRU 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5428YRU-REEL 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5428YRU-REEL7 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5428YRUZ 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5428YRUZ-REEL 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5428YRUZ-REEL7 8 ±0.5 –40°C至+125°C 20引脚 TSSOP RU-20 AD5440YRU 10 ±0.5 –40°C至+125°C 24引脚 TSSOP RU-24 AD5440YRU-REEL 10 ±0.5 –40°C至+125°C 24引脚 TSSOP RU-24 AD5440YRU-REEL7 10 ±0.5 –40°C至+125°C 24引脚 TSSOP RU-24 AD5440YRUZ 10 ±0.5 –40°C至+125°C 24引脚 TSSOP RU-24 AD5440YRUZ-REEL 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5440YRUZ-REEL7 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5447YRU 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5447YRU-REEL 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5447YRUZ 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5447YRUZ-REEL 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 AD5447YRUZ-REEL7 12 ±1 –40°C至+125°C 24引脚 TSSOP RU-24 EVAL-AD5447EBZ 评估套件 1 Z = 符合RoHS标准的器件。 Rev. C | Page 29 of 32

AD5428/AD5440/AD5447 注释 Rev. C | Page 30 of 32

AD5428/AD5440/AD5447 注释 Rev. C | Page 31 of 32

AD5428/AD5440/AD5447 注释 ©2004–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D04462sc-0-8/11(C) Rev. C | Page 32 of 32