8/10/12位、高带宽、 并行接口乘法DAC AD5424/AD5433/AD5445 特性 概述 2.5 V至5.5 V电源供电 AD5424/AD5433/AD54451分别是CMOS、8/10/12位、电流 快速并行接口写入周期：17 ns 输出数模转换器(DAC)。这些器件采用2.5 V至5.5 V电源供 更新速率：20.4 MSPS 电，适合电池供电应用及许多其它应用。利用这些DAC的 INL：±1 LSB(12位DAC) 数据回读功能，用户可以通过DB引脚读取DAC寄存器的内 乘法带宽：10 MHz ±10 V基准电压输入 容。上电时，内部寄存器和锁存以0填充，DAC输出处于 扩展温度范围：–40°C至+125°C 零电平。 20引脚TSSOP和芯片级(4 mm × 4 mm)封装 这些器件采用CMOS亚微米工艺制造，能够提供出色的四 8/10/12位电流输出DAC 象限乘法特性，大信号乘法带宽最高可达10 MHz。 升级到AD7524/AD7533/AD7545 引脚兼容的8/10/12位芯片级DAC 满量程输出电流由所施加的外部基准输入电压(V )决 REF 保证单调性 定。与外部电流至电压精密放大器配合使用时，集成的反 四象限乘法 馈电阻(R )可提供温度跟踪和满量程电压输出。 上电复位，具有掉电检测功能 FB 回读功能 这些器件在乘法带宽性能上是AD5424/AD5433/AD5445的 功耗：0.4 μA(典型值) 升级产品，但具有锁存接口，并且无法在透明模式下使用。 应用 AD5424采用20引脚LFCSP和 16引脚TSSOP小型封装， 便携式电池供电应用 AD5433/AD5445 DAC则采用20引脚LFCSP和TSSOP小型 波形发生器 封装。 模拟处理 仪器仪表应用 提供EVAL-AD5445SDZ评估板来评估DAC性能。欲了解更 可编程放大器和衰减器 多信息，请参阅UG-333评估板用户指南。 数字控制校准 1美国专利第5,689,257号。 可编程滤波器和振荡器 复合视频 超声 增益、失调和电压调整 功能框图 VDD VREF AD5424/ RFB R AD5433/ 8-/10-/12-BIT IOUT1 AD5445 R-2R DAC IOUT2 POWER-ON DAC REGISTER RESET CS INPUT LATCH R/W GND DB0INDPAUTTASDB7/DB9/DB11 03160-001 图1. Rev. D Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 ©2005–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5424/AD5433/AD5445 目录 特性....................................................................................................1 电路工作原理..........................................................................18 应用....................................................................................................1 双极性操作..............................................................................19 概述....................................................................................................1 单电源应用..............................................................................20 功能框图...........................................................................................1 正输出电压..............................................................................20 修订历史...........................................................................................2 加法增益...................................................................................21 技术规格...........................................................................................3 DAC用作分压器或可编程增益器件..................................21 时序特性...........................................................................................5 基准电压源选择......................................................................22 绝对最大额定值..............................................................................6 放大器选择..............................................................................22 ESD警告.......................................................................................6 并行接口...................................................................................23 引脚配置和功能描述.....................................................................7 微处理器接口..........................................................................23 典型性能参数...............................................................................10 PCB布局和电源去耦...................................................................24 术语...........................................................................................17 外形尺寸........................................................................................25 工作原理........................................................................................18 订购指南...................................................................................26 修订历史 2013年4月—修订版C至修订版D 2009年8月—修订版A至修订版B 更改图4和表4..................................................................................7 更新外形尺寸...............................................................................28 更改图6和表5..................................................................................8 更改订购指南...............................................................................29 更改图8和表6..................................................................................9 2005年3月—修订版0至修订版A 更新外形尺寸...............................................................................25 格式更新....................................................................................通篇 更改订购指南...............................................................................26 更改技术规格..................................................................................4 2012年12月—修订版B至修订版C 更改图49........................................................................................17 更改“概述”部分...............................................................................1 更改图50........................................................................................18 表1增加注释2..................................................................................4 更改图51、图52和图54..............................................................19 表4和图4增加EPAD注释...............................................................7 增加“微处理器接口”部分..........................................................22 表5和图6增加EPAD注释...............................................................8 增加图59........................................................................................24 表6和图8增加EPAD注释...............................................................9 增加图60........................................................................................25 删除“AD5424/AD5433/AD5445评估板”部分和 2003年10月—初始版：修订版0 “评估板电源”部分.......................................................................23 删除图59；重新排序..................................................................24 删除图60和图61...........................................................................25 更改订购指南...............................................................................26 删 除图62和表12；重新排序.....................................................26 Rev. D | Page 2 of 28

AD5424/AD5433/AD5445 技术规格 V = 2.5 V至5.5 V，V = 10 V，I 2 = 0 V；Y级温度范围：−40°C至+125°C。所有规格均相对于T 至T 而言， DD REF OUT MIN MAX 除非另有说明。直流性能利用OP177测量，交流性能利用AD8038测量，除非另有说明。 表1. 参数 最小 值 典型 值 最大 值 单位 测试条件 静态性能 AD5424 分辨率 8 Bits 相对精度 ±0.25 LSB 差分非线性 ±0.5 LSB 保证单调性 AD5433 分辨率 10 Bits 相对精度 ±0.5 LSB 差分非线性 ±1 LSB 保证单调性 AD5445 分辨率 12 Bits 相对精度 ±1 LSB 差分非线性 –1/+2 LSB 保证单调性 增益误差 ±10 mV 增益误差温度系数1 ±5 ppm FSR/°C 输出漏电流1 ±10 nA 数据 = 0×0000，T = 25°C，I 1 A OUT ±20 nA 数据 = 0×0000，T = −40°C至+125°C，I 1 OUT 基准输入1 基准输入范围 ±10 V V 输入电阻 8 10 1 2 kΩ 输入电阻TC = –50 ppm/°C REF R 电阻 8 10 12 kΩ 输入电阻TC = –50 ppm/°C FB 输入电容 代码零电平 3 6 pF 代码满量程 5 8 pF 数字输入/输出1 输入高电压V 1.7 V IH 输入低电压V 0.6 V IL 输出高电压V V − 1 V V = 4.5 V至5 V，I = 200 µA OH DD DD SOURCE V − 0.5 V V = 2.5 V至3.6 V，I = 200 µA DD DD SOURCE 输出低电压V 0.4 V V = 4.5 V至5 V，I = 200 µA OL DD SINK 0.4 V V = 2.5 V至3.6 V，I = 200 µA DD SINK 输入漏电流I 1 µA IL 输入电容 4 10 pF 动态性能1 基准乘法带宽 10 MHz V = ±3.5 V；DAC加载全1 REF 输出电压建立时间 V = ±3.5 V，R = 100 Ω，DAC锁存 REF LOAD 交替加载0和1 FS测量精度为±16 mV 30 60 ns FS测量精度为±4 mV 35 70 ns FS测量精度为±1 mV 80 120 ns 数字延迟 20 40 ns 接口延迟时间 10%至90%建立时间 15 30 ns 上升和下降时间，V = 10 V，R = 100 Ω REF LOAD 数模转换毛刺脉冲 2 nV-s 主进位跃迁1 LSB变化，V = 0 V REF 乘法馈通误差 DAC锁存加载全0，V = ±3.5 V REF 70 dB 参考 = 1 MHz 48 dB 参考 = 10 MHz Rev. D | Page 3 of 28

AD5424/AD5433/AD5445 参数 最小值 典型 值 最大 值 单位 测试条件 输出电容 I 1 12 17 pF 加载全0 OUT 25 30 pF 加载全１ I 2 22 25 pF 加载全0 OUT 10 12 pF 加载全１ 数字馈通 1 nV-s 馈通至DAC输出(CS高电平， 交替加载全0和全1) 模拟THD 81 dB V = 3.5 V p-p，加载全1，f = 100 kHz REF 数字THD 时钟 = 10 MHz，V = 3.5 V REF 50 kHz f 65 dB OUT 输出噪声频谱密度2 25 nV√Hz 在1 kHz 条件下 SFDR性能(宽带) AD5445, V = 3.5 V REF 时钟 = 10 MHz 500 kHz f 55 dB OUT 100 kHz f 63 dB OUT 50 kHz f 65 dB OUT 时钟 = 25 MHz 500 kHz f 50 dB OUT 100 kHz f 60 dB OUT 50 kHz f 62 dB OUT SFDR性能(窄带) AD5445, V = 3.5 V REF 时钟 = 10 MHz 500 kHz f 73 dB OUT 100 kHz f 80 dB OUT 50 kHz f 82 dB OUT 时钟 = 25 MHz 500 kHz f 70 dB OUT 100 kHz f 75 dB OUT 50 kHz f 80 dB OUT 交调失真(IMD) AD5445, V = 3.5 V REF 时钟 = 10 MHz f = 400 kHz, f = 500 kHz 65 dB 1 2 f = 40 kHz, f = 50 kHz 72 dB 1 2 时钟 = 25 MHz f = 400 kHz, f = 500 kHz 51 dB 1 2 f = 40 kHz, f = 50 kHz 65 dB 1 2 电源要求 电源电压范围 2.5 5.5 V I 0.6 µA T = 25°C，逻辑输入 = 0 V或V DD A DD 0.4 5 µA 逻辑输入 = 0 V或V ，T= −40°C至+125°C DD 电源灵敏度 0.001 %/% ∆V = ±5% DD 1 通过设计保证，但未经生产测试。 2 规格利用OP27测得。 Rev. D | Page 4 of 28

AD5424/AD5433/AD5445 时序特性 所有输入信号均指定tr = tf = 1 ns(10%至90%的V )，并从(V + V )/2电平开始。V = 2.5 V至5.5 V，V = 10 V，I 2 = 0 V； DD IL IH DD REF OUT Y级温度范围：−40°C至+125°C；所有规格均相对于T 至T 而言，除非另有说明。 MIN MAX 表2. 参数1 V = 2.5 V至5.5 V V = 4.5 V至5.5 V 单位 测试条件/注释 DD DD t 0 0 ns(最小 值) R/W至CS建立时间 1 t 0 0 ns(最小 值) R/W至 CS保 持时间 2 t 10 10 ns(最小 值) CS 低电平时间(写周期) 3 t 6 6 ns(最小 值) 数据建立时间 4 t 0 0 ns(最小 值) 数据保持时间 5 t 5 5 ns(最小 值) R/W高电平至CS低电平 6 t 9 7 ns(最小 值) CS 最小高电平时 间 7 t 20 10 ns(典型 值) 数据访问时间 8 40 20 ns(最大 值) t 5 5 ns(典型 值) 总线释放时间 9 10 10 ns(最大 值) 1 通过设计保证，但未经生产测试。 R/W t1 t2 t6 t2 t7 t3 CS t4 t5 t8 t9 DATA DATA VALID DATA VALID 03160-002 图2. 时序图 Rev. D | Page 5 of 28

AD5424/AD5433/AD5445 绝对最大额定值 除非另有说明，T = 25°C。 A 注意，超出上述绝对最大额定值可能会导致器件永久性损 表3. 参数 额定值 坏。这只是额定最值，不表示在这些条件下或者在任何其 V 至GND –0.3 V至+7 V 它超出本技术规范操作章节中所示规格的条件下，器件能 DD V 、R 至GND –12 V至+12 V 够正常工作。长期在绝对最大额定值条件下工作会影响器 REF FB I 1、I 2至GND –0.3 V至+7 V OUT OUT 件的可靠性。 逻辑输入和输出1 –0.3 V至V + 0.3 V DD 工作温度范围 扩展工业温度范围(Y级) –40°C至+125°C E SD警告 存储温度范围 –65°C至+150°C ESD(静电放电)敏感器件。 结温 150°C 带电器件和电路板可能会在没有察觉的情况下放电。 16引脚TSSOP θ 热阻 150°C/W 尽管本产品具有专利或专有保护电路，但在遇到高能 JA 20引脚TSSOP θ 热阻 143°C/W 量ESD时，器件可能会损坏。因此，应当采取适当的 JA 20引脚LFCSP θ 热阻 135°C/W ESD防范措施，以避免器件性能下降或功能丧失。 JA 引脚温度，焊接(10秒) 300°C IR回流焊峰值温度(低于20秒) 235°C 1 DBx、CS和R/W上的过压由内部二极管箝位。 Rev. D | Page 6 of 28

AD5424/AD5433/AD5445 引脚配置和功能描述 IOUT1 1 16RFB 2ITUOI1TUORBFVFERVDD IOUT2 2 15VREF 0291817161 GND 3 14VDD GND 1 15 R/W DB7 4 (NAotD to5 4Sc2a4le) 13R/W DB7 2 AD5424 14 CS DB6 5 12CS DB6 3 TOP VIEW 13 NC DB5 4 (Not to Scale) 12 NC DB5 6 11DB0 (LSB) DB4 5 11 NC DB4 7 10DB1 DB3 8 9 DB2 03160-004 63BD72BD81BD90BD01CN N12..O NTTHCEE S= E NXOP OCSOENDNEPACDT. MUST BE CONNECTEDTOAGND. 03160-105 图3. AD5424引脚配置(TSSOP) 图4. AD5424引脚配置(LFCSP) 表4. AD5424引脚功能描述 引脚编号 TSSOP LFCSP 引脚名称 描述 1 19 I 1 DAC电流输出。 OUT 2 20 I 2 DAC模拟地。此引脚通常应连接到系统的模拟地。 OUT 3 1 GND 地。 4至11 2 至9 DB7至DB0 并行数据位7至0。 10 至13 NC 内部不连接。 12 14 CS 片选输入引脚。低电平有效。与R/W一起使用，将并行数 据加载到输入锁存器或 从DAC寄存器读取数据。CS上升沿加载数据。 13 15 R/W 读/写。低电平时，与CS一起使用来加载并行数据 。高电平时， 与CS一起使用来回读DAC寄存器的内 容。 14 16 V 正电源输入。这些器件可采用2.5 V至5.5 V电源供电。 DD 15 17 V DAC基准电压输入引脚。 REF 16 18 R DAC反馈电阻引脚。通过连接到外部放大器输出， FB 建立DAC的电压输 出。 不适用 EPAD 裸露焊盘。裸露焊盘必须连接到AGND。 Rev. D | Page 7 of 28

AD5424/AD5433/AD5445 IOUT1 1 20RFB 2ITUOI1TUORBFVFERVDD IOUT2 2 19VREF 0291817161 GND 3 18VDD GND 1 15 R/W DB9 4 17R/W DB9 2 AD5433 14 CS DB8 5 AD5433 16CS DB8 3 TOP VIEW 13 NC (Not to Scale) DB7 4 (Not to Scale) 12 NC DB7 6 15NC DB6 5 11 DB0 DB6 7 14NC DB5 8 13DB0 (LSB) 678901 54321 DB4 9 12DB1 BDBDBDBDBD DB310NC = NO CONNECT11DB2 03160-006 N12..O NTTHCEE S= E NXOP OCSOENDNEPACDT. MUST BE CONNECTEDTOAGND. 03160-107 图5. AD5433引脚配置(TSSOP) 图6. AD5433引脚配置(LFCSP) 表5. AD5433引脚功能描述 引脚编号 TSSOP LFCSP 引脚名称 描述 1 19 I 1 DAC电流输出。 OUT 2 20 I 2 DAC模拟地。此引脚通常应连接到系统的模拟地。 OUT 3 1 GND 地。 4至13 2 至11 DB9 至DB0 并行数据位9至0。 14, 15 12, 13 NC 内部不连接。 16 14 CS 片选输入引脚。低电平有效。与R/ W一起使用，将并行数 据加载到输入锁存器或 从DAC寄存器读取数据。CS上升沿加载数据。 17 15 R/W 读/写。低电平时，与CS一起使用来加载并行数据 。 高电平时，与CS一起使用来回读DAC 寄存器的内容。 18 16 V 正电源输入。这些器件可采用2.5 V至5.5 V电源供电。 DD 19 17 V DAC基 准电压输入引脚。 REF 20 18 R DAC反馈电阻引脚。通过连接到外部放大器输出，建立DAC的电压输出。 FB 不适用 EPAD 裸露焊盘 。裸露焊盘必须连接到AGND。 Rev. D | Page 8 of 28

AD5424/AD5433/AD5445 IOUT1 1 20RFB 2ITUOI1TUORBFVFERVDD IOUT2 2 19VREF 0291817161 GND 3 18VDD GND 1 15 R/W DB11 4 17R/W DB11 2 AD5445 14 CS DB10 5 AD5445 16CS DB10 3 TOP VIEW 13 DB0 (Not to Scale) DB9 4 (Not to Scale) 12 DB1 DB9 6 15DB0 (LSB) DB8 5 11 DB2 DB8 7 14DB1 DB7 8 13DB2 678901 76543 DDBB65190 1121DDBB34 03160-008 N1.O TTHEES EXPOSEDPADBD MUBDSTBD BEBD CBDONNECTEDTOAGND. 03160-109 图7. AD5445引脚配置(TSSOP) 图8. AD5445引脚配置(LFCSP) 表6. AD5445引脚功能描述 引脚编号 TSSOP LFCSP 引脚名称 描述 1 19 I 1 DAC电流输出。 OUT 2 20 I 2 DAC模拟地。此引脚通常应连接到系统的模拟地。 system. OUT 3 1 GND 接地引脚。 4 至15 2 至13 DB11 至DB0 并行数据位11至0。 16 14 CS 片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或 从DAC寄存器读取数据。CS上升沿加载数据。 17 15 R/W 读/写。低电平时，与CS一起使用来加载并行数据 。 高电平时，与CS一起使用来回读DAC寄存器的内容。 18 16 V 正电源输入。这些器件可采用2.5 V至5.5 V电源供电。DAC基准电压输入引脚。 DD 19 17 V DAC反馈电阻引脚。 REF 20 18 R 通过连接到外部放大器输出，建立DAC的电压输出。 FB 不适用 EPAD 裸露焊盘。裸露焊 盘必须连接到AGND。 Rev. D | Page 9 of 28

AD5424/AD5433/AD5445 典型工作特性 0.20 0.20 TA = 25°C TA = 25°C 0.15 VREF = 10V 0.15 VREF = 10V VDD = 5V VDD = 5V 0.10 0.10 0.05 0.05 B) B) NL (LS 0 NL (LS 0 I D –0.05 –0.05 –0.10 –0.10 –0.15 –0.15 –0.20 –0.20 0 50 100 CODE150 200 250 03160-010 0 50 100 CODE150 200 250 03160-013 图9. INL与代码的关系(8位DAC) 图12. DNL与代码的关系(8位DAC) 0.5 0.5 TA = 25°C TA = 25°C 0.4 VREF = 10V 0.4 VREF = 10V VDD = 5V VDD = 5V 0.3 0.3 0.2 0.2 INL (LSB) –00..101 DNL (LSB) –00..101 –0.2 –0.2 –0.3 –0.3 –0.4 –0.4 –0.5 –0.5 0 200 400 CODE600 800 1000 03160-011 0 200 400 CODE600 800 1000 03160-014 图10. INL与代码的关系(10位DAC) 图13. DNL与代码的关系(10位DAC) 1.0 1.0 TA = 25°C TA = 25°C 0.8 VREF = 10V 0.8 VREF = 10V VDD = 5V VDD = 5V 0.6 0.6 0.4 0.4 INL (LSB) –00..202 DNL (LSB) –00..202 –0.4 –0.4 –0.6 –0.6 –0.8 –0.8 –1.0 –1.0 0 500 1000 1500 2C0O0D0E 2500 3000 3500 4000 03160-012 0 500 1000 1500 2C0O0D0E 2500 3000 3500 4000 03160-015 图11. INL与代码的关系(12位DAC) 图14. DNL与代码的关系(12位DAC) Rev. D | Page 10 of 28

AD5424/AD5433/AD5445 0.6 2.0 0.5 1.5 0.4 1.0 MAX INL TVAR E=F 2=5 °0CV MAX INL VDD = 3V 0.3 0.5 NL (LSB) 00..12 TVAD D= =2 55°VC LSB 0 MAX DNL I –0.5 0 MIN INL –1.0 MIN DNL –0.1 MIN INL –0.2 –1.5 –0.3 –2.0 2 3 4 REFERENC6E VOLTA7G5E 8 9 10 03160-016 0.5 0.6 0.7 0.8 0.9VBI1A.S0 (V)1.1 1.2 1.3 1.4 1.5 03160-019 图15. INL与基准电压的关系，AD5445 图18. 线性度与I 2上V 电压的关系，AD5445 OUT BIAS –0.40 4 TVAD D= =2 55°VC 3 TVAR E=F 2=5 °2C.5V –0.45 VDD = 3V MAX DNL 2 MAX INL –0.50 1 NL (LSB) –0.55 LSB –01 D –0.60 –2 MIN DNL MIN DNL MIN INL –3 –0.65 –4 –0.70 –5 2 3 4 REFERENC6E VOLTA7G5E 8 9 10 03160-017 0 0.2 0.4 0.6 0.8VBI1A.S0 (V)1.2 1.4 1.6 1.8 2.0 03160-020 图16. DNL与基准电压的关系，AD5445 图19. 线性度与I 2上V 电压的关系，AD5445 OUT BIAS 5 0.5 4 0.4 TA = 25°C VREF = 0V 3 VDD = 5V 0.3 VDD = 3V AND 5V GAIN ERROR 2 0.2 V) 1 mV) 0.1 R (m 0 GE ( 0 RO VDD = 2.5V TA ER –1 OL –0.1 V OFFSET ERROR –2 –0.2 –3 –0.3 VREF = 10V –4 –0.4 –5 –0.5 –60 –40 –20 0 TE2M0PERA40TURE6 0(°C) 80 100 120 140 03160-018 0.5 0.6 0.7 0.8 0.9VBI1A.S0 (V)1.1 1.2 1.3 1.4 1.5 03160-021 图17. 增益误差与温度的关系 图20. 增益和失调误差与I 2上V 电压的关系 OUT BIAS Rev. D | Page 11 of 28

AD5424/AD5433/AD5445 0.5 8 0.4 7 0.3 6 0.2 GAIN ERROR AGE (mV) 0.01 NT (mA) 45 VDD = 5V VOLT –0.1 OFFSET ERROR URRE 3 –0.2 C 2 –0.3 TVAR E=F 2=5 °2C.5V 1 VDD = 3V –0.4 VDD = 3V AND 5V VDD = 2.5V –0.5 0 0 0.2 0.4 0.6 0.8VBI1A.S0 (V)1.2 1.4 1.6 1.8 2.0 03160-022 0 0.5 1.0 1.5 2V.0OLT2A.5GE (3V.)0 3.5 4.0 4.5 5.0 03160-025 图21. 增益和失调误差与I 2上V 电压的关系 图24. 电源电流与逻辑输入电压的关系(驱动DB0至DB11， OUT BIAS 所有其他数字输入无电源) 3 1.6 2 TVVARD ED=F = 2= 55 °0VCV MAX INL 1.4 1.2 1 IOUT1 VDD 5V 1.0 SB 0 MAX DNL E (nA) 0.8 IOUT1 VDD 3V L G A K A 0.6 –1 LE T OU 0.4 I –2 0.2 MIN INL MIN DNL –3 0 0.5 1.0 VBI1A.S5 (V) 2.0 2.5 03160-023 –40 –20 0 T2E0MPER4A0TURE6 (0°C) 80 100 120 03160-026 图22. 线性度与I 2上V 电压的关系，AD5445 图25. I 1漏电流与温度的关系 OUT BIAS OUT 4 0.50 TA = 25°C 3 VREF = 2.5V 0.45 VDD = 5V 2 MAX DNL 0.40 VDD = 5V 1 0.35 ALL 0s A) 0.30 LSB –10 MAX INL RENT ( 0.25 ALL 1s R –2 MIN DNL CU 0.20 VDD = 2.5V 0.15 ALL 1s ALL 0s –3 MIN INL 0.10 –4 0.05 –50.5 1.0 VBIAS (V) 1.5 2.0 03160-024 0–60 –40 –20 0 TE2M0PERA40TURE6 0(°C) 80 100 120 140 03160-027 图23. 线性度与I 2上V 电压的关系，AD5445 图26. 电源电流与温度的关系 OUT BIAS Rev. D | Page 12 of 28

AD5424/AD5433/AD5445 14 3 TA = 25°C TA = 25°C 12 LOADING ZS TO FS VADDD5 4=4 55V VDD = 5V 0 10 (mA)IDD 68 GAIN (dB) –3 4 VDD = 3V –6 2 VDD = 2.5V VVVRRREEEFFF ===±±±220VV.1,,5 AAVDD, A8800D338880 CC38CC C11C.p4 F71ppFF VREF =±0.15V, AD8038 CC 1.47pF VREF =±3.51V, AD8038 CC 1.8pF 0 –9 1 10 100 F1kREQU1E0NkCY (H10z0)k 1M 10M 100M 03160-028 10k 100k FREQU1EMNCY (Hz) 10M 100M 03160-031 图27. 电源电流与更新速率的关系 图30. 基准乘法带宽与频率和补偿电容的关系 6 0.045 –60 LTOA A= D2I5N°GC ADLBL1 1ON 0.040 0x7FF TO 0x800 VTAR E=F 2=5 °0CV ––1182 ZS TO FS DDBB190 0.035 VDD = 5V ACDCO8M03P8 = A 1M.8PpLFIFIER –24 DDBB87 V) 0.030 –30 DB6 E ( 0.025 N (dB) –––443826 DDBB54 OLTAG 0.020 VDD = 3V GAI ––6504 DDBB32 UT V 0.015 0x800 TO 0x7FF DB1 P 0.010 ––7626 DB0 TVAD =D 2=5 5°CV OUT 0.005 VDD = 3V –78 VREF =±3.5V –84 INPUT 0 –90 ALL OFF AD80C3C8O AMMPP =L 1IF.8IEpRF –0.005 –1–0926 AD5445 DAC –0.010 VDD = 5V 1 10 100 F1kREQU1E0NkCY (H10z0)k 1M 10M 100M 03160-029 0 20 40 60 80TIM1E0 0(ns)120 140 160 180 200 03160-032 图28. 基准乘法带宽与频率和代码的关系 图31. 半量程转换，V = 0 V REF 0.2 –1.68 0x7FF TO 0x800 TA = 25°C –1.69 VREF = 3.5V 0 –1.70 VDD = 5V ACDCO8M03P8 = A 1M.8PpLFIFIER V) E ( –1.71 GAIN (dB) ––00..42 UT VOLTAG ––11..7732 VDD = 3V UTP –1.74 VDD = 5V VTAD D= =2 55°VC O –1.75 VDD = 3V –0.6 VREF =±3.5V ACCDO8M03P8 = A 1M.8PpLFIFIER –1.76 AD5445 DAC 0x800 TO 0x7FF –0.8 –1.77 1 10 100 F1kREQU1E0NkCY (H10z0)k 1M 10M 100M 03160-030 0 20 40 60 80TIM1E0 0(ns)120 140 160 180 200 03160-033 图29. 基准乘法带宽—加载全1 图32. 半量程转换，V = 3.5 V REF Rev. D | Page 13 of 28

AD5424/AD5433/AD5445 1.8 100 TA = 25°C 1.6 MCLK = 1MHz 80 1.4 V) VIH E ( 1.2 G LTA 1.0 dB) 60 MCLK = 200kHz VO VIL R ( MCLK = 0.5MHz OLD 0.8 SFD 40 H S 0.6 E R TH 0.4 20 TA = 25°C VREF = 3.5V 0.2 AD8038 AMPLIFIER AD5445 02.5 3.0 3.5 VOLT4A.0GE (V) 4.5 5.0 5.5 03160-062 00 20 40 60 80fOU1T 0(0kHz)120 140 160 180 200 03160-036 图36. 宽带SFDR与f 频率的关系 图33. 阈值电压与电源电压的关系 OUT 90 20 0 VATADM D=P = 2= 53 A°VCD8038 80 MCLK = 5MHz 70 MCLK = 10MHz –20 60 B) –40 dB) 50 RR (d FDR ( 40 MCLK = 25MHz S –60 S P FULL SCALE 30 –80 20 ZERO SCALE TA = 25°C –100 10 VARDE8F0 3=8 3 A.5MVPLIFIER AD5445 0 –1201 10 100 FRE1QkUENC1Y0 (kHz) 100k 1M 10M 03160-034 0 100 200 300 400fOU5T 0(0kHz)600 700 800 900 1000 03160-037 图34. 电源抑制比与频率的关系 图37. 宽带SFDR与fOUT频率的关系 0 –60 –65 VVTADR DE=F = 2= 53 °3VC.5V p-p ––2100 AAVTADMD D5=P 4 = 2=4 55 5A°VCD8038 65k CODES –30 –70 dB) dB) –40 HD + N ( –75 SFDR ( –50 T –60 –80 –70 –85 –80 –90 –901 10 100FREQUE1NkCY (Hz)10k 100k 1M 03160-035 0 2 4FREQUEN6CY (MHz)8 10 12 03160-038 图35. THD和噪声与频率的关系 图38. 宽带SFDR，fOUT = 100 kHz，时钟 = 25 MHz Rev. D | Page 14 of 28

AD5424/AD5433/AD5445 0 20 TA = 25°C TA = 25°C –10 VDD = 5V VDD = 3V AMP = AD8038 0 AMP = AD8038 –20 AD5445 AD5445 65k CODES 65k CODES –30 –20 B) –40 B) –40 d d R ( –50 R ( D D SF –60 SF –60 –70 –80 –80 –100 –90 –100 –120 0 0.5 1.0 1.5 FR2E.0QUE2N.5CY (M3.H0z) 3.5 4.0 4.5 5.0 03160-039 50 60 70 80 FR9E0QUE1N00CY (1k1H0z) 120 130 140 150 03160-042 图39. 宽带SFDR，f = 500 kHz，时钟 = 10 MHz 图42. 窄带SFDR，f = 100 kHz，MCLK = 25 MHz OUT OUT 0 0 TA = 25°C TA = 25°C –10 VDD = 5V –10 VDD = 3V AMP = AD8038 AMP = AD8038 –20 AD5445 –20 AD5445 65k CODES 65k CODES –30 –30 FDR (dB) ––5400 (dB) ––5400 S –60 –60 –70 –70 –80 –80 –90 –90 –100 0 0.5 1.0 1.5 FR2E.0QUE2N.5CY (M3.H0z) 3.5 4.0 4.5 5.0 03160-040 200 250 300 350 FR40E0QUE4N50CY (5k0H0z) 550 600 650 700 03160-043 图40. 宽带SFDR，f = 50 kHz，时钟 = 10 MHz 图43. 窄带IMD，f = 400 kHz、500 kHz，时钟 = 10 MHz OUT OUT 0 0 TA = 25°C TA = 25°C –10 VDD = 3V –10 VDD = 3V AMP = AD8038 AMP = AD8038 –20 AD5445 –20 AD5445 65k CODES 65k CODES –30 –30 B) –40 –40 DR (d –50 (dB) –50 F S –60 –60 –70 –70 –80 –80 –90 –90 –100 –100 250 300 350 400 FR45E0QUE5N00CY (5k5H0z) 600 650 700 750 03160-041 70 75 80 85 FR9E0QUE9N5CY (1k0H0z) 105 110 115 120 03160-044 图41. 窄带频谱响应，f = 500 kHz，时钟 = 25 MHz 图44. 窄带IMD，f = 90 kHz、100 kHz，时钟 = 10 MHz OUT OUT Rev. D | Page 15 of 28

AD5424/AD5433/AD5445 0 0 TA = 25°C TA = 25°C –10 VDD = 5V –10 VDD = 5V AMP = AD8038 AMP = AD8038 –20 AD5445 –20 AD5445 65k CODES 65k CODES –30 –30 –40 –40 dB) –50 dB) –50 ( ( –60 –60 MCLK 10MHz –70 VDD 5V –70 –80 –80 –90 –90 –100 –100 20 25 30 35 FR4E0QUE4N5CY (k5H0z) 55 60 65 70 03160-045 0 20 40 60 FR8E0QUE1N00CY (1k2H0z) 140 160 180 200 03160-047 图45. 窄带IMD，f = 40 kHz、50 kHz，时钟 = 10 MHz 图47. 宽带IMD，f = 60 kHz、50 kHz，时钟 = 10 MHz OUT OUT 0 TA = 25°C –10 VDD = 5V AMP = AD8038 –20 AD5445 65k CODES –30 –40 dB) –50 ( –60 –70 –80 –90 –100 0 50 100 F15R0EQUE2N00CY (kH25z0) 300 350 400 03160-046 图46. 宽带IMD，f = 90 kHz、100 kHz，时钟 = 25 MHz OUT Rev. D | Page 16 of 28

AD5424/AD5433/AD5445 术语 相对精度 数字馈通 当该器件未被选中时，器件数字输入端上的高频逻辑活动 相对精度或端点非线性度是指DAC输出与通过DAC端点的 传递函数直线之间的最大偏差。在调整零电平和满量程后 可以通过器件进行容性耦合，以此表现为I 引脚以及进 OUT 入后续电路的噪声。这种噪声就是数字馈通。 测量，通常以LSB表示，或以满量程读数的百分比表示。 乘法馈通误差 差分非线性 差分非线性是指任意两个相邻编码之间所测得变化值与理 这是由向DAC中载入全0时从DAC基准输入以容性方式馈 想的1 LSB变化值之间的差异。工作温度范围内最大–1 LSB 通到DAC IOUT1引脚而引起的误差。 的额定差分非线性可确保单调性。 总谐波失真(THD) 增益误差 DAC由交流基准源驱动。THD表示DAC输出的谐波均方根 和与基波的比值。通常仅包括低阶谐波，如二阶至五阶。 增益误差或满量程误差衡量理想DAC和实际器件之间的输 出误差。对于这些DAC而言，理想的最大输出是VREF − 1 LSB。 (V 2+V 2+V 2+V 2) DAC的增益误差可通过外部电阻调节为0。 THD=20log 2 3 4 5 V 1 输出漏电流 数字交调失真 输出漏电流表示当DAC梯形开关关闭时，流经它们的电 二阶交调失真(IMD)衡量DAC以数字方式产生的fa和fb音， 流。对于I 1引脚而言，可通过DAC加载全0然后测量 OUT 以及2fa – fb与2fb – fa的二阶积。 I 1的电流，测得输出漏电流值。当DAC加载全1时，流 OUT 过I 2的电流最小。 无杂散动态范围(SFDR) OUT SFDR指DAC的可用动态范围，超出此范围，杂散噪声就 输出电容 会干扰基波信号或使其失真。它用基波与DC至全奈奎斯 I 1或I 2至AGND的电容。 OUT OUT 特带宽(DAC采样速率的一半或f/2)范围内的最大谐波或非 S 输出电流建立时间 谐波相关杂散的幅值之差来衡量。窄带SFDR衡量任意窗口 输出电流建立时间是指对于满量程输入变化，输出稳定在 范围内的SFDR，本例中为基波的50%。数字SFDR衡量信 指定电平所需的时间。对于这些器件而言，额定值为100 Ω 号为数字生成的正弦波时，DAC的可用动态范围。 电阻接地。 该建立时间包括从CS上 升沿到满量程输出电荷的数字延迟。 数模转换毛刺脉冲 表示当输入改变状态时，电荷从数字输入注入到模拟输出 的量。数模转换毛刺脉冲通常规定为毛刺的面积，用pA-s 或nV-s表示，具体取决于毛刺是作为电流信号还是作为电 压信号来测量的。 Rev. D | Page 17 of 28

AD5424/AD5433/AD5445 工作原理 AD5424、AD5433和AD5445是8/10/12位电流输出型DAC， 其中D为载入DAC数字字的小数表示，而n为DAC分辨率。 由标准反相R-2R梯形配置组成。图48给出了8位AD5424的 D = 0至255(8位AD5424) 简化示意图。匹配反馈电阻RFB的值为R。R典型值为10 kΩ = 0至1023(10位AD5433) (最小值8 kΩ和最大值12 kΩ)。若IOUT1和IOUT2保持相同的电 = 0至4095(12位AD5445) 位，则无论数字输入代码是多少，每个梯形引脚上均有持 请注意，输出电压极性与直流基准电压的V 极性相反。 续电流流过，从而V 上的输入电阻始终具有恒定的额定 REF REF 值R。DAC输出(I )取决于代码，产生不同的电阻值和电 这些DAC设计为在正/负基准电压下工作。V 电源引脚仅 OUT DD 容值。选择外部放大器时，需考虑DAC在放大器反相输入 用于内部数字逻辑，以驱动DAC开关的通断状态。 节点上产生的阻抗变化。 这些DAC还设计用于接受交流基准输入信号，范围为 –10 V至+10 V。 R R R VREF 2R 2R 2R 2R 2R 使用固定10 V基准电压源时，图49所示电路具有单极性0 V S1 S2 S3 S8 R RFBA 至–10 V输出电压摆幅。当VIN为交流信号时，电路执行二象 IOUT1 限乘法。 IOUT2 DACA NDDA TDAR ILVAETRCSHES 03160-048 表7列出单极性工作模式下的数字代码和期望输出电压之 图48. 简化梯形图 间的关系(AD5424，8位器件)。 可访问DAC的V 、R 、I 1和I 2引脚，使器件功能特 表7. 单极性代码表 REF FB OUT OUT 别丰富，并允许配置为多种不同的工作模式，如单极性输 数字输入 模拟输出(V) 出模式、四象限乘法双极性模式或单电源工作模式等。请 1111 1111 –VREF (255/256) 1000 0000 –V (128/256) = –V /2 注意，匹配的开关与内部R 反馈电阻串联。如果用户尝试 REF REF FB 0000 0001 V (1/256) REF 测量R ，必须为V 供电，确保连续性。 FB DD 0000 0000 VREF (0/256) = 0 电路工作原理 单极性模式 VDD R2 只需一个运算放大器，即可轻松配置这些器件来提供二象 C1 限乘法操作或单极性输出电压摆幅，如图49所示。 VDD RFB AD5424/ IOUT1 VREF VREF AD5433/ A1 当输出放大器以单极性模式连接时，输出电压可由下式 R1 AD5445 IOUT2 VOUT = 得出： R/W CS GND 0 TO–VREF AGND DATA INPUTS NOTES: 12..RCIF11 A AP1HN IADSS ARE 2H CUIGOSHME DPSE PONENSELADYT IIAFOM NGP A(L1IINpFF IAE TDROJ. U2SpFT)M MEANYT BISE R REEQQUUIRIREEDD. 03160-049 图49. 单极性工作原理 Rev. D | Page 18 of 28

AD5424/AD5433/AD5445 R3 20kΩ VDD R2 R5 20kΩ VDD RFB C1 R4 V±1R0EVF R1 VREF AAADDD555444234435// IIOOUUTT12 A1 10kΩ A2 R/W CS GND VOUT =–VREFTO +VREF AGND DATA INPUTS NOTES: 1.R1 AND R2 ARE USED ONLY IF GAIN ADJUSTMENT IS REQUIRED. ADJUST R1 FOR VOUT = 0V WITH CODE 10000000 LOADED TO DAC. 23..MCA1 AH TPIGCHHHA ISSNEPG EC AEONDMD PA TEMRNPASLCAIFKTIIIENORGN. I(S1 pEFS TSOE N2TpIFA)L M FAOYR B REE RSEISQTUOIRRE PDA IIFR SA 1R/3A 2A NISD R4. 03160-050 图50. 双极性运算(四象限) 双极性操作 稳定性 在某些应用中，可能需要产生全四象限乘法功能，或双极 对于电流转电压配置，DAC的I 和运算放大器的反相节 OUT 性输出摆幅。通过使用另一个外部放大器和一些外部电阻 点必须尽可能彼此靠近连接，且必须采用合适的PCB布局 便可轻松实现，如图50所示。在该电路中，第二个放大器 技术。因为每个代码变化对应于一个阶跃函数，所以如果 A2提供的增益为2。利用基准电压提供的偏置电压使外部 运算放大器的GBP有限且反相节点处存在过大的寄生电 放大器偏置，便可实现全四象限乘法操作。此电路的传递 容，则会出现增益峰值。该寄生电容在开环响应中引入一 函数显示，当输入数据(D)从代码零(V = − V )递增至中 个极点，它可能会在闭环应用中引起响铃振荡或不稳定。 OUT REF 间电平(VOUT = 0 V)，再递增至满量程(VOUT = +VREF)时，就 可选的补偿电容C1能够与R 并联增加稳定性，如图49和 FB 会产生正负输出电压。 图50所示。C1值过小可能会在输出端产生响铃振动，而过 V =(V ×D/2n−1) −V 大则可能会对建立时间带来不利影响。必须凭经验选择 OUT REF REF C1，但通常1 pF至2 pF就足以补偿。 其中D为载入DAC数字字的小数表示，而n为DAC分辨率。 D = 0至255(8位AD5424) = 0至1023(10位AD5433) = 0至4095(12位AD5445) 当V 为交流信号时，电路执行四象限乘法。 IN 表8列出双极性工作模式下的数字代码和期望输出电压之 间的关系(AD5424，8位器件)。 表8. 双极性代码表 数字输入 模拟输出(V) 1111 1111 +V (127/128) REF 1000 0000 0 0000 0001 –V (127/128) REF 0000 0000 –V (128/128) REF Rev. D | Page 19 of 28

AD5424/AD5433/AD5445 单电源应- 用 VDD R1 R2 电流模式工作原理 图51中的电流模式电路是采用2.5 V至5 V单电源供电的典 RFB VDD 型电路。I 2(因此I 1)正偏，偏置量为施加于V 的 VIN IOUT1 DAC VREF A1 VOUT OUT OUT BIAS IOUT2 量。此配置下的输出电压可通过以下公式计算： GND VOUT = [D × (RFB/RDAC) × (VBIAS − VIN)] + VBIAS NOTES: 由(AD于5D44在5)范0到围2内55变 (A化D，54因24此)、输0出到电1压02也3 (在AD下5式43范3)围或内0到变4化0：95 12..ACIFD1 A DP1IHT IASIOS ANE AH CLIGO PHMIN PSSEP NOESEMADITT TIAOEMNDP (FL1OIpFRFIE TCROL. A2RpFIT)Y MAY BE REQUIRED 03160-052 图52. 单电源电压切换模式工作原理 VOUT = VBIAS to VOUT = 2VBIAS − VIN 必须注意，由于DAC梯形开关不再具有相同的源极至漏极 V 应当为低阻抗源，可在I 2引脚端正确输出所有吸电 驱动电压，因此V 只能接受低电压。这就导致各开关的导 BIAS OUT IN 流和源电流的变化。 通电阻不同，从而降低DAC的线性度。参见图18至图23。 此外，V 不能超过负电压以下0.3 V，否则内部二极管将 VDD IN 导通，超过器件的最大额定值。在这类应用中，DAC将失 C1 去全部范围的乘法功能。 VDD RFB IOUT1 VIN VREF DAC A1 正输出电压 IOUT2 VOUT GND 请注意，输出电压极性与直流基准电压的V 极性相反。 REF 为了获得正电压输出，由于存在电阻容差误差，与通过反 相放大器的输出反转相比，向DAC输入施加负基准电压的 方式更好。为了生成负基准电压，运算放大器可以对基准 VBIAS 电压进行电平转换，使基准的V 引脚虚拟接地，且基准 OUT NOTES: 12..ACIFD1 A DP1IHT IASIOS ANE AH CLIGO PHMIN PSSEP NOESEMADITT TIAOEMNDP (FL1OIpFRFIE TCROL. A2RpFIT)Y MAY BE REQUIRED 03160-051 的GND引脚为–2.5 V，如图53所示。 图51. 单电源电流模式工作原理 VDD = 5V ADR03 必须注意，由于DAC梯形开关不再具有相同的源极至漏极 VOUT VIN GND 驱动电压，因此V 只能接受低电压。这就导致各开关的导 +5V C1 IN VDD RFB 通电阻不同，从而降低DAC的线性度。 –2.5V IOUT1 VREF 电压开关模式工作原理 IOUT2 VOUT = 0V TO +2.5V GND –5V 图52显示这些DAC在电压开关模式下的工作原理。基准电 压VIN施加于I 1引脚，I 2连接至AGND，且V 引脚 NOTES: 提供输出电压。OUT在该配置O中UT，正基准电压产生正输REF出电 12 ACIFD1 A DP1IHT IAISOS ANE A HCLIOG PMHIN PSSEP NOESEMADITT ATIOEMNDP L(F1IOFpIRFE TRCO.L A2RpFIT)Y M.AY BE REQUIRED, 03160-053 压，使单电源工作成为可能。DAC输出电压具有恒定阻抗 图53. 以最少器件数实现正电压输出 (DAC梯形电阻)，因此需要使用运算放大器缓冲输出电 压。基准输入不再具有恒定输入阻抗，而是随代码而变 化。因此，应当采用低阻抗源驱动电压输入。 Rev. D | Page 20 of 28

AD5424/AD5433/AD5445 提高增益 随着D降低，输出电压升高。对于小数值的D，重要的是 在要求输出电压大于V 的应用中，可使用一个额外的外部 确保放大器不出现饱和，同时达到要求的精度。 IN 放大器来提高增益，也可通过单级配置实现。应考虑DAC 例如，图55电路中采用二进制代码0x10 (00010000)驱动的8 薄膜电阻温度系数的影响。仅将一个电阻与RFB电阻串联会 位DAC(即十进制的16)应当使输出电压为16 x V 。不过， IN 导致温度系数失配，造成更大的增益温度系数误差。图54 如果DAC线性度额定值为±0.5 LSB，则D事实上可以在15.5/256 中的电路是增加电路增益所推荐的方法。R1、R2和R3应具 到16.5/256的范围内具有任意的权重，因此可能的输出电 有相似的温度系数，但无需与DAC的温度系数相匹配。在 压范围为15.5 V 到16.5 V —误差为3%，哪怕DAC本身的 IN IN 要求增益大于1的电路中，推荐使用这种方法。 最大误差为0.2%。 VDD VIN VDD C1 VDD RFB RFB VDD VIN R1 VREF8-/10D-A/1C2-BIT IIOOUUTT12 VOUT IIOOUUTT12 VREF R3 GND GND R2 + R3 R2 GAIN = R2 N12..OACRTD1EE QDSPIU:HTIAIROSENEDA CLIFO P AMIN1P SEIS NO AS图M AHITT5IGTI4OEH. ND 提S (FP1高OpERFE电 DTC OL 流A A2MRp输PFITL)出Y IMFIADEYRA .BCE的增益 R1 = RR2 2+R R33 03160-054 NAODDTEIT:IONAL PINS OMITTED FOR CLARITVYOUT 03160-055 DAC用作分压器或可编程增益器件 图55. 电流导引DAC用作分压器或可编程增益器件 电流导引DAC非常灵活，因此可用于许多不同的应用。如 在分压器电路中，DAC漏电流也是一个潜在的误差源。必 果这类DAC作为运算放大器的反馈器件连接，且R 用作输 须使用来自运算放大器并流经DAC，且方向相反的电流抵 FB 入电阻，如图55所示，则输出电压与数字输入小数D成 消漏电流。由于输入V 引脚的电流仅有小数D部分被路 REF 反比。 由至I 1引脚，输出电压必须根据下式而改变： OUT 若D = 1 − 2−n，则输出电压为： DAC漏电流导致的输出误差电压 = (漏电流 x R)/D VOUT = –VIN/D = –VIN/(1 − 2–n) 其中R表示V 引脚的DAC电阻。 REF 对于10 nA的DAC漏电流有：R = 10 kΩ，并且增益(即1/D) 为16，误差电压为1.6 mV。 Rev. D | Page 21 of 28

AD5424/AD5433/AD5445 表9. 适用的ADI精密基准电压源 产品型号 输出电压(V) 初始容差(%) 温度漂移(ppm/°C) I (mA) 输出噪声(µV p-p) 封装 SS ADR01 10 0.05 3 1 20 SOIC-8 ADR01 10 0.05 9 1 20 TSOT-23, SC70 ADR02 5 0.06 3 1 10 SOIC-8 ADR02 5 0.06 9 1 10 TSOT-23, SC70 ADR03 2.5 0.10 3 1 6 SOIC-8 ADR03 2.5 0.10 9 1 6 TSOT-23, SC70 ADR06 3 0.10 3 1 10 SOIC-8 ADR06 3 0.10 9 1 10 TSOT-23, SC70 ADR431 2.5 0.04 3 0.8 3.5 SOIC-8 ADR435 5 0.04 3 0.8 8 SOIC-8 ADR391 2.5 0.16 9 0.12 5 TSOT-23 ADR395 5 0.10 9 0.12 8 TSOT-23 表10. 适用的ADI精密运算放大器 0.1 Hz至10 Hz 产品型号 电源电压(V) V (最大值)(µV) I 最 大值(nA) 噪声(μV p-p) 电源电流(µA) 封装 OS B OP97 ±2至±20 25 0.1 0.5 600 SOIC-8 OP1177 ±2.5至±15 60 2 0.4 500 MSOP, SOIC-8 AD8551 2.7至5 5 0.05 1 975 MSOP, SOIC-8 AD8603 1.8至6 50 0.001 2.3 50 TSOT AD8628 2.7至6 5 0.1 0.5 850 TSOT, SOIC-8 表11. 适用的ADI高速运算放大器 产品型号 电源电压(V) ACL时带宽(MHz) 压摆率(V/µs) V ( 最大值)(µV ) I 最 大值(nA) 封装 OS B AD8065 5至24 145 180 1500 6000 SOIC-8, SOT-23, MSOP AD8021 ±2.5至±12 490 120 1000 10500 SOIC-8, MSOP AD8038 3至12 350 425 3000 750 SOIC-8, SC70-5 AD9631 ±3至±6 320 1300 10000 7000 SOIC-8 基准电压源选择 放大器选择 选择与AD5424/AD5433/AD5445系列电流输出DAC一起使 电流导引模式的基本要求是放大器具有低输入偏置电流和 用的基准电压源时，要注意基准电压源的输出电压和温度 低输入失调电压。运算放大器的输入失调电压要乘以电路 系数规格。该参数不仅影响满量程误差，还可影响线性度 的可变增益(由于存在DAC的代码相关输出电阻)。由于放 (INL和DNL)性能。基准电压源温度系数必须与系统精度规 大器的输入电压出现失调，因而两个相邻数字小数之间的 格一致。例如，8位系统要求在0°C至50°C温度范围内将整 噪声增益变化会使输出电压产生步进变化。此输出电压变 体规格保持在1 LSB以内，表示随温度变化的最大系统漂移 化与两个代码间所需的输出变化相叠加，引起差分线性误 必须低于78 ppm/°C。 差；如果该误差足够大，可能会导致DAC非单调。一般而 言，为了确保沿各代码步进时保持单调性，输入失调电压 一个在同样温度范围内整体规格低于2 LSB的12位系统则要 应小于1/4 LSB。 求最大漂移为10 ppm/°C。通过选择具有低输出温度系数的 精密基准电压源，可将此误差源降到最低。表9列出了ADI 运算放大器的输入偏置电流也会在电压输出上产生失调， 公司可用的某些基准值，适合与此范围的电流输出DAC一 其原因是偏置电流会流经反馈电阻R 。大多数运算放大器 FB 起使用。 的输入偏置电流都足够低，以防止12位应用中的误差过大。 运算放大器的共模抑制对电压切换电路很重要，因为其会 在电路的电压输出端产生代码相关误差。大多数运算放大 器在8/10/12位分辨率下都有适当的共模抑制能力。 Rev. D | Page 22 of 28

AD5424/AD5433/AD5445 如果DAC开关由真正的宽带低阻抗信号源(V 和AGND)驱 8xC51与AD5424/AD5433/AD5445接口 IN 动，就会迅速建立。因此，电压开关DAC电路的压摆率和 图57显示AD5424/AD5433/AD5445与8xC51系列DSP的接 建立时间主要由输出运算放大器决定。若要获得此配置中 口。为了便于外部数据存储器访问，应使能地址锁存器使 的最小建立时间，重点是将DAC的V 节点(此应用中为电 能(ALE)模式。在访问外部存储器期间，地址的低位字节 REF 压输出节点)的电容降至最低。这可通过使用低输入电容缓 通过此输出脉冲锁存。AD0至AD7是复用低阶地址和数据 冲放大器和精心的电路板设计来实现。 总线，发出1时需要很强的内部上拉电阻。在访问外部存 储器期间，A8至A15是高阶地址字节。这些端口是开漏 大部分单电源电路都将接地作为模拟信号范围的一部分， 型，因而发出1时也需要很强的内部上拉电阻。 这便要求使用一个能够处理轨到轨信号的放大器。ADI提 供大量的单电源放大器。 A8TO A15 ADDRESS BUS 并行接口 数据以8/10/12位并行字格式载入 AD5424/AD5433/ AD5424/ 8051* AD5433/ AD5445。利用控制线CS和R/W，可以写入或读取DAC寄 AD5445* ADDRESS DECODER CS 存器。拉低CS和R/W时，发生写事件，数据线上的数据填 入移位寄存器，CS上升沿锁存数据，并将锁存的数据字传 WR R/W 输到DAC寄存器。DAC锁存器不是透明的，因此写序列必 DB0 TO DB11 8-BIT ALE 须包含CS的下降沿和上升沿，确保数据载入DAC寄存器， LATCH 且其模拟等效内容反映在DAC输出端。 AD0 TO AD7 DATA BUS R/W为高电平而CS为低电平时，发生读事件。新数据从 *ADDITIONAL PINS OMITTED FOR CLARITY 03160-063 DAC寄存器加载，返回输入寄存器，输出到数据线上，控 图57. 8xC51与AD5424/AD5433/AD5445接口 制器可回读以用于验证或诊断目的。 ADSP-BF5xx与AD5424/AD5433/AD5445接口 微处理器接口 ADSP-21xx与AD5424/AD5433/AD5445接口 图58显示AD5424/AD5433/AD5445与ADSP-BF5xx系列DSP 的典型接口。处理器的异步存储器写周期驱动DAC的数字 图56显示AD5424/AD5433/AD5445与用作存储器映射器件 输入。AMSx线实际上是四条存储器选择线。内部ADDR线 的ADSP-21xx系列DSP接口。根据DSP的时钟速度， 解码为AMS ，然后这些线路作为片选插入。接口的其余 AD5424/AD5433/AD5445与ADSP-21xx的接口可能需要一个 3-0 部分是标准的握手操作。 等待状态。该等待状态可通过ADSP-21xx的数据存储器等 待状态控制寄存器设置(详情参见ADSP-21xx系列的用户 ADDR1TO ADDRESS BUS 手册)。 ADRR19 AD5424/ ADDR0TO ADDRESS BUS ADSP-BF5xx AD5433/ ADRR13 AD5445* AMSx DAEDCDORDEESRS CS AD5424/ ADSP-21xx* AD5433/ AWE R/W AD5445* DMS DAEDCDORDEESRS CS DB0 TO DB11 WR R/W DATA 0 TO DB0 TO DB11 *ADDDITAIOTAN A23L PINS OMITTED FOR CLADRAITTYA BUS 03160-057 图58. ADSP-BF5xx与AD5424/AD5433/AD5445接口 DATA 0 TO DATA BUS *ADDDITAIOTAN A23L PINS OMITTED FOR CLARITY 03160-056 图56. ADSP-21xx与AD5424/AD5433/AD5445接口 Rev. D | Page 23 of 28

AD5424/AD5433/AD5445 PCB布局和电源去耦 在任何注重精度的电路中，精心考虑电源和接地回路布局 时钟等快速开关信号应利用数字地屏蔽起来，以免向电路 都有助于确保达到规定的性能。AD5424/AD5433/AD5445 板上的其它器件辐射噪声，并且绝不应靠近基准输入。 的印制电路板应采用模拟部分与数字部分分离设计，并限 避免数字信号与模拟信号交叠。电路板相对两侧上的走线 制在某些电路板区域内。如果DAC所在系统中有多个器件 应当彼此垂直，这样做有助于减小电路板上的馈通效应。 要求AGND至DGND连接，则只能在一个点上进行连接。 微带线技术是目前的最佳选择，但这种技术对于双面电路 星形接地点应尽可能靠近器件。 板未必总是可行。采用这种技术时，电路板的元件侧专用 这些DAC应具有足够大的电源旁路电容10 µF，与电源上的 于接地层，而信号走线则布设在焊接侧。 0.1 µF电容并联，并且尽可能靠近封装，最好是正对着器件。 采用紧凑、最小引线长度的PCB布局设计是很好的做法。 0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联电感 输入的引线应尽可能短，以将IR压降和杂散电感降至最小。 (ESI)，如高频时提供低阻抗接地路径的普通陶瓷型电容， V 与R 之间的PCB金属走线也应当匹配，使增益误差达 以便处理内部逻辑开关所引起的瞬态电流。电源处也应当 REF FB 到最小。为了最大程度优化高频性能，电流至电压放大器 运用低ESR 1 µF至10 µF钽电容或电解电容，以便尽可能减 应尽可能靠近器件。 少瞬态干扰，并滤除低频纹波。 表12. AD54xx和AD55xx器件概览 产品型号 分辨率 DAC编号 INL(LSB) 接口 封装 特性 AD5424 8 1 ±0.25 并行 RU-16, CP-20 10 MHz带宽，17 ns C S脉冲宽度 AD5426 8 1 ±0.25 串行 RM-10 10 MHz带宽，50 MHz串行 AD5428 8 2 ±0.25 并行 RU-20 10 MHz带宽，17 ns C S脉冲宽度 AD5429 8 2 ±0.25 串行 RU-10 10 MHz带宽，50 MHz串行 AD5450 8 1 ±0.25 串行 RJ-8 10 MHz带宽，50 MHz串行 AD5432 10 1 ±0.5 串行 RM-10 10 MHz带宽，50 MHz串行 AD5433 10 1 ±0.5 并行 RU-20, CP-20 10 MHz带宽，17 ns C S脉冲宽度 AD5439 10 2 ±0.5 串行 RU-16 10 MHz带宽，50 MHz串行 AD5440 10 2 ±0.5 并行 RU-24 10 MHz带宽，17 ns CS脉冲宽度 AD5451 10 1 ±0.25 串行 RJ-8 10 MHz带宽，50 MHz串行 AD5443 12 1 ±1 串行 RM-10 10 MHz带宽，50 MHz串行 AD5444 12 1 ±0.5 串行 RM-8 50 MHz串行接口 AD5415 12 2 ±1 串行 RU-24 10 MHz带宽，50 MHz串行 AD5405 12 2 ±1 并行 CP-40 10 MHz带宽，17 ns C S脉冲宽度 AD5445 12 2 ±1 并行 RU-20, CP-20 10 MHz带宽，17 ns C S脉冲宽度 AD5447 12 2 ±1 并行 RU-24 10 MHz带宽，17 ns C S脉冲宽度 AD5449 12 2 ±1 串行 RU-16 10 MHz带宽，50 MHz串行 AD5452 12 1 ±0.5 串行 RJ-8, RM-8 10 MHz带宽，50 MHz串行 AD5446 14 1 ±1 串行 RM-8 10 MHz带宽，50 MHz串行 AD5453 14 1 ±2 串行 UJ-8, RM-8 10 MHz带宽，50 MHz串行 AD5553 14 1 ±1 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5556 14 1 ±1 并行 RU-28 4 MHz带宽，20 ns WR脉冲宽度 AD5555 14 2 ±1 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5557 14 2 ±1 并行 RU-38 4 MHz带宽，20 ns W R脉冲宽度 AD5543 16 1 ±2 串行 RM-8 4 MHz带宽，50 MHz串行时钟 AD5546 16 1 ±2 并行 RU-28 4 MHz带宽，20 ns W R脉冲宽度 AD5545 16 2 ±2 串行 RU-16 4 MHz带宽，50 MHz串行时钟 AD5547 16 2 ±2 并行 RU-38 4 MHz带宽，20 ns W R脉冲宽度 Rev. D | Page 24 of 28

AD5424/AD5433/AD5445 外形尺寸 5.10 5.00 4.90 16 9 4.50 6.40 4.40 BSC 4.30 1 8 PIN 1 1.20 MAX 0.15 0.20 0.05 0.09 0.75 0.30 8° 0.60 B0.S6C5 0.19 SPELAANTIENG 0° 0.45 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图59. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 图示尺寸单位：mm 6.60 6.50 6.40 20 11 4.50 4.40 4.30 6.40 BSC 1 10 PIN 1 0.65 BSC 0.15 1.20 MAX 0.20 0.05 0.09 0.75 0.30 8° 0.60 COPLANARITY 0.19 SEATING 0° 0.45 0.10 PLANE COMPLIANT TO JEDEC STANDARDS MO-153-AC 图60. 20引脚超薄紧缩小型封装[TSSOP] (RU-20) 图示尺寸单位：mm Rev. D | Page 25 of 28

AD5424/AD5433/AD5445 4.10 0.30 4.00SQ 0.25 PIN1 3.90 0.18 INDICATOR PIN1 16 20 INDICATOR 0.50 BSC 15 1 EXPOSED 2.30 PAD 2.10SQ 2.00 11 5 0.65 10 6 0.20MIN TOPVIEW 0.60 BOTTOMVIEW 0.55 0.80 FORPROPERCONNECTIONOF 0.75 THEEXPOSEDPAD,REFERTO 0.05MAX THEPINCONFIGURATIONAND 0.70 0.02NOM FUNCTIONDESCRIPTIONS SECTIONOFTHISDATASHEET. COPLANARITY SEATING 0.08 PLANE COMPLIANTTOJED0E.2C0SRTEAFNDARDSMO-220-WGGD-1. 08-16-2010-B 图61. 20引脚引脚架构芯片级封装[LFCSP_WQ] 4 mm × 4 mm超薄四方体 (CP-20-6) 图示尺寸单位：mm 订购指南 型号1 分辨率(位) INL (LSB) 温度范围 封装描述 封装选项 AD5424YRU 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YRU-REEL 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YRU-REEL7 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YRUZ 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YRUZ-REEL 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YRUZ-REEL7 8 ±0.25 −40°C至+125°C 16引脚 TSSOP RU-16 AD5424YCPZ 8 ±0.25 −40°C至+125°C 20引脚 LFCSP_WQ CP-20-6 AD5424YCPZ-REEL7 8 ±0.25 −40°C至+125°C 20引脚 LFCSP_WQ CP-20-6 AD5433YRU 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YRU-REEL 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YRU-REEL7 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YRUZ 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YRUZ-REEL 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YRUZ-REEL7 10 ±0.5 −40°C至+125°C 20引脚 TSSOP RU-20 AD5433YCPZ 10 ±0.5 −40°C至+125°C 20引脚 LFCSP_WQ CP-20-6 AD5445YRU 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YRU-REEL 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YRU-REEL7 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YRUZ 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YRUZ-REEL 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YRUZ-REEL7 12 ±1 −40°C至+125°C 20引脚 TSSOP RU-20 AD5445YCPZ 12 ±1 −40°C至+125°C 20引脚 LFCSP_WQ CP-20-6 EVAL-AD5445SDZ 评估板 1 1 Z = 符合RoHS标准的器件 。 Rev. D | Page 26 of 28

AD5424/AD5433/AD5445 注释 Rev. D | Page 27 of 28

AD5424/AD5433/AD5445 注释 ©2005–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D03160sc-0-4/13(D) Rev. D | Page 28 of 28