双通道、10位nanoDAC 集成2 ppm/°C基准电压源、SPI接口 AD5313R 产品特性 功能框图 低漂移2.5 V基准电压源：2 ppm/°C(典型值) VDD GND VREF 小型封装：3 mm × 3 mm、16引脚LFCSP AD5313R 总不可调整误差(TUE)：±0.1% of FSR(最大值) VLOGIC 2.5V REFERENCE SCLK 失增调益误误差差：：±±10..51 %m Vof( 最FS大R(值最)大值) SYNC E LOGIC REIGNPISUTTER REGDIASCTER SDTARCIN AG BUFFER VOUTA C 高用驱户动可能选力增：益2：01 m或A2，(G0A.5IN V引(供脚电) 轨) SDIN TERFA REIGNPISUTTER REGDIASCTER SDTARCIN BG VOUTB IN BUFFER 复位到零电平或中间电平(RSTSEL引脚) 1.8 V逻辑兼容 SDO 带回读或菊花链的50 MHz SPI POWER-ON GAIN = POWER- RESET ×1/×2 DOWN 低鲁毛棒刺的：HB0M.5( 额nV定-s值ec为4 kV)和FICDM ESD(额定值为1.5 kV)性 LDAC RESET RSTSEL GAIN LOGIC 11254-001 能 图1. 低功耗：3.3 mW (3 V) 2.7 V至5.5 V电源 温度范围：−40°C至+105°C 应用 光收发器 基站功率放大器 过程控制(PLC I/O卡) 工业自动化 数据采集系统 概述 表1. 相关器件 AD5313R属于nanoDAC®系列，是一款低功耗、双通道、 接口 基准电压源 12位 10位 10位缓冲电压输出数模转换器(DAC)。该器件内置2.5 V、 SPI 内部 AD5687R N/A 外部 AD5687 AD53131 2 ppm/˚C内部基准电压源(默认使能)和增益选择引脚，满 I2C 内部 AD5697R AD5338R1 量程输出为2.5 V(增益=1)或5 V(增益=2)。它采用2.7 V至5.5 V 外部 N/A AD53381 单电源供电，通过设计保证单调性，并具有小于0.1% FSR 1 AD5313R和AD5313引脚或软件不兼容；同样地，AD5338R和AD5338 的增益误差和1.5 mV的偏置误差性能。提供3 mm X 3 mm 引脚或软件不兼容。 LFCSP和TSSOP封装。 产品特色 AD5313R还内置一个上电复位电路和一个RSTSEL引脚，确 1. 精确直流性能。 保DAC输出上电至零电平或中间电平，直到执行一次有效 总不可调整误差：±0.1% of FSR(最大值) 的写操作为止。该器件具有各通道独立掉电特性，在掉电 失调误差：±1.5 mV(最大值) 模式下，器件在3 V时的功耗降至4 µA。 增益误差：±0.1% of FSR(最大值) AD5313R采用多功能串行外设接口(SPI)，时钟速率最高达 2. 低漂移2.5 V片内基准电压源。 50 MHz，并包含一个为1.8 V/3 V/5 V逻辑电平准备的V 典型温度系数为2 ppm/°C LOGIC 引脚。 最大温度系数为5 ppm/°C 3. 两种封装选择。 3 mm × 3 mm、16引脚LFCSP 16引脚TSSOP Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。

AD5313R 目录 特性....................................................................................................1 写命令和更新命令.................................................................20 应用....................................................................................................1 菊花链操作..............................................................................20 功能框图...........................................................................................1 回读操作...................................................................................21 概述....................................................................................................1 掉电工作模式..........................................................................21 产品特色...........................................................................................1 加载DAC(硬件LDAC引脚)..................................................22 修订历史...........................................................................................2 LDAC屏蔽寄存器...................................................................22 技术规格...........................................................................................3 硬件复位(RESET)...................................................................23 交流特性......................................................................................4 复位选择引脚(RSTSEL)........................................................23 时序特性......................................................................................5 内部基准电压源设置.............................................................23 菊花链和回读时序特性...........................................................6 回流焊.......................................................................................23 绝对最大额定值..............................................................................8 长期温度漂移..........................................................................23 ESD警告.......................................................................................8 热滞...........................................................................................24 引脚配置和功能描述.....................................................................9 应用信息........................................................................................25 典型性能参数...............................................................................10 微处理器接口..........................................................................25 术语.................................................................................................16 AD5313R与ADSP-BF531接口..............................................25 工作原理........................................................................................18 AD5313R与SPORT接口........................................................25 数模转换器(DAC)..................................................................18 布局指南...................................................................................25 传递函数...................................................................................18 电流隔离接口..........................................................................25 DAC架构..................................................................................18 外形尺寸........................................................................................26 串行接口...................................................................................19 订购指南...................................................................................26 独立操作...................................................................................20 修订历史 2013年2月—修订版0：初始版 Rev. 0 | Page 2 of 28

AD5313R 技术规格 除非另有说明，V = 2.7 V至5.5 V；1.8 V ≤ V ≤ 5.5 V；所有规格均相对于T 至T 而言。R = 2 kΩ；C = 200 pF。 DD LOGIC MIN MAX L L 表2. 参数 最小 值 典型 值 最大 值 单位 测试条件/注释 静态性能1 分辨率 10 位 相对精度 ±0.12 ±0.5 LSB 差分非线性 ±0.5 LSB 通过设计保证单调性 零代码误差 0.4 1.5 mV DAC寄存器载入全0 失调误差 +0.1 ±1.5 mV 满量程误差 +0.01 ±0.1 % of FSR DAC寄存器载入全1 增益误差 ±0.02 ±0.1 % of FSR 总不可调整误差 ±0.01 ±0.1 % of FSR 外部基准电压源；增益 = 2；TSSOP ±0.2 % of FSR 内部基准电压源；增益 = 1；TSSOP 偏置误差漂移2 ±1 µV/°C 增益温度系数2 ±1 ppm 用FSR/°C表示 直流电源抑制比2 0.15 mV/V DAC代码 = 中间电平；V = 5 V ± 10% DD 直流串扰2 ±2 µV 单通道、满量程输出变化引起 ±3 µV/mA 负载电流变化引起 ±2 µV (各通道)掉电引起 输出特性2 输出电压范围 0 V V 增益 = 1 REF 0 2 × V V 增益 = 2；参见图29 REF 容性负载稳定性 2 nF R = ∞ L 10 nF R = 1 kΩ L 阻性负载 3 1 kΩ 负载调整率 80 µV/mA 5 V ± 10%，DAC代码 = 中间电平； −30 mA ≤ I ≤ 30 mA OUT 80 µV/mA 3 V ± 10%，DAC代码 = 中间电平； −20 mA ≤ I ≤ 20 mA OUT 短路电流 4 40 mA 供电轨上的负载阻抗5 25 Ω 见图29 上电时间 2.5 µs 退出掉电模式；V = 5 V DD 基准输出 输出电压6 2.4975 2.5025 V 环境温度 基准电压温度系数7, 8 2 5 ppm/°C 参见“术语”部分 输出阻抗2 0.04 Ω 输出电压噪声2 12 µV p-p 0.1 Hz至10 Hz 输出电压噪声密度2 240 nV/√Hz 环境温度下；f = 10 kHz，C = 10 nF L 负载调整率(源电流)2 20 µV/mA 环境温度 负载调整率(吸电流)2 40 µV/mA 环境温度 输出电流负载能力2 ±5 mA VDD ≥ 3 V 电压调整率2 100 µV/V 环境温度 长期稳定性/漂移2 12 ppm 处于125°C下1000小时后 热滞2 125 ppm 第一个周期 25 ppm 其它周期 逻辑输入2 输入电流 ±2 µA 每引脚 输入低电压(V ) 0.3 × V V INL LOGIC 输入高电压(V ) 0.7 × V V INH LOGIC 引脚电容 2 pF Rev. 0 | Page 3 of 28

AD5313R 参数 最小 值 典型 值 最大 值 单位 测试条件/注释 逻辑输出(SDO)2 输出低电压(V ) 0.4 V I = 200 µA OL SINK 输出高电压(V ) V − 0.4 V I = 200 µA OH LOGIC SOURCE 悬空态输出电容 4 pF 电源要求 V 1.8 5.5 V LOGIC I 3 µA LOGIC V 2.7 5.5 V 增益= 1 DD V + 1.5 5.5 V 增益= 2 REF I V = V , V = GND, V = 2.7 V至5.5 V DD IH DD IL DD 正常模式9 0.59 0.7 mA 内部基准电压源关闭 1.1 1.3 mA 内部基准电压源开启，满量程 全掉电模式10 1 4 µA −40°C至+85°C 6 µA −40°C至+105°C 1 除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区(10 mV)仅存在于V = V 且增益 = 1时或V /2 = V 且增益 = 2时。线性度计算使用缩减 REF DD REF DD 的代码范围：4至1020。 2 通过设计和特性保证，但未经生产测试。 3 通道A的输出电流最高可达30 mA。类似地，在结温高达110°C下，通道B的输出电流最高可达30 mA。 4 V = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间结温可以超过最大值，但在额定最大结温以上的温度下工作时，器件可靠 DD 性会受影响。 5 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA = 25 mV(见图29)。 6 初始精度预焊回流为±750 µV；输出电压包括预调理漂移的影响。参见“内部基准电压源设置”部分。 7 基准电压源在两个温度上进行调整和测试，且表征温度范围为−40°C至+105°C。 8 基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 9 接口无效，两个DAC均有效，且DAC输出端无负载。 10 两个DAC均掉电。 交流特性 除非另有说明，V = 2.7 V至5.5 V；R = 2 kΩ至GND；C = 200 pF至GND；1.8 V ≤ V ≤ 5.5 V；所有规格均相对于T 至 DD L L LOGIC MIN T 而言。温度范围为 = −40°C至+105°C，典型值25°C。通过设计和特性保证，但未经生产测试。 MAX 表3. 参数1 最小 值 典型 值 最大 值 单位 测试条件/注释 输出电压建立时间 5 7 µs ¼到¾量程建立到±2 LSB 压摆率 0.8 V/µs 数模转换毛刺脉冲 0.5 nV-sec 主进位1 LSB变化 数字馈通 0.13 nV-sec 数字串扰 0.1 nV-sec 模拟串扰 0.2 nV-sec DAC间串扰 0.3 nV-sec 总谐波失真(THD)2 −80 dB 环境温度下；BW = 20 kHz，V = 5 V，f = 1 kHz DD OUT 输出噪声谱密度(NSD) 300 nV/√Hz DAC代码 = 中间电平，10 kHz；增益 = 2 输出噪声 6 µV p-p 0.1 Hz至10 Hz 信噪比(SNR) 90 dB 环境温度下；BW = 20 kHz，V = 5 V，f = 1 kHz DD OUT 无杂散动态范围(SFDR) 83 dB 环境温度下；BW = 20 kHz，V = 5 V，f = 1 kHz DD OUT 信纳比(SINAD) 80 dB 环境温度下；BW = 20 kHz，V = 5 V，f = 1 kHz DD OUT 1 参见术语部分。 2 以数字方式生成频率为1 kHz的正弦波。 Rev. 0 | Page 4 of 28

AD5313R 时序特性 所有规格均为T 至T ，除非另有说明。所有输入信号均在t = t = 1 ns/V (10% to 90% of V )情况下标定并从(V + V )/2 MIN MAX R F DD IL IH 点评器开始计时。见图2。V = 2.7 V至5.5 V，1.8 V ≤ V ≤ 5.5 V；V = 2.5 V。 DD LOGIC REF 表4. 1.8 V ≤ VLOGIC < 2.7 V 2.7 V ≤ VLOGIC ≤ 5.5 V 参数1 最小 值 最大 值 最小 值 最大 值 单位 说明 t 33 20 ns SCLK周期时间 1 t 16 10 ns SCLK高电平时间 2 t 16 10 ns SCLK低电平时间 3 t4 15 10 ns SYNC 到SCLK下降沿建立时间 t 5 5 ns 数据建立时间 5 t 5 5 ns 数据保持时间 6 t 15 10 ns SCLK下降沿到SYNC上升沿 7 t8 20 20 ns 最小SYNC高电平时间(更新单通道或双通道) t9 16 10 ns SYNC 下降沿到SCLK下降沿忽略 t10 25 15 ns LDAC 低电平脉冲宽度 t 30 20 ns SCLK下降沿到LDAC上升沿 11 t 20 20 ns SCLK下降沿到LDAC下降沿 12 t13 30 30 ns RESET 低电平最小脉冲宽度 t14 30 30 ns RESET 脉冲启动时间 上电时间 4.5 4.5 µs 退出掉电模式并进入正常工作模式所需的时间； 第24个时钟沿到DAC中间电平值的90%，且输出端无负载 1 V = 2.7 V至5.5 V且2.7 V ≤ V ≤ V 时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。 DD LOGIC DD t9 t1 SCLK t8 t4 t3 t2 t7 SYNC t6 t5 SDIN DB23 DB0 t12 t10 LDAC1 t11 LDAC2 RESET t13 VOUTX t14 12ASYSNYNCCHHRROONONOUSU SL DLADCAC U PUDPADATET EM MOODDE.E. 11254-002 图2. 串行写入操作 Rev. 0 | Page 5 of 28

AD5313R 菊花链和回读时序特性 所有规格均为T 至T ，除非另有说明。所有输入信号均在t = t = 1 ns/V (10% to 90% of V )情况下标定并从(V + V )/2 MIN MAX R F DD IL IH 点评器开始计时。见图4和图5。V = 2.7 V至5.5 V，1.8 V ≤ V ≤ 5.5 V；V = 2.5 V。V = 2.7 V至5.5 V。 DD LOGIC REF DD 表5. 1.8 V ≤ V < 2.7 V 2.7 V ≤ V ≤ 5.5 V LOGIC LOGIC 参数1 最小 值 最大 值 最小 值 最大 值 单位 说明 t 66 40 ns SCLK周期时间 1 t 33 20 ns SCLK高电平时间 2 t 33 20 ns SCLK低电平时间 3 t4 33 20 ns SYNC 到SCLK下降沿 t 5 5 ns 数据建立时间 5 t 5 5 ns 数据保持时间 6 t 15 10 ns SCLK下降沿到SYNC上升沿 7 t 60 30 ns 最小SYNC高电平时间 8 t 60 30 ns 最小SYNC高电平时间 9 t 36 25 ns SCLK上升沿到SDO数据有效时间 10 t 15 10 ns SCLK下降沿到SYNC上升沿 11 t12 15 10 ns SYNC 上升沿到SCLK上升沿 1 V = 2.7 V至5.5 V且1.8 V ≤ V ≤ V 时，最大SCLK频率为25 MHz或15 MHz。通过设计和特性保证，未经生产测试。 DD LOGIC DD 电路图和时序图 200µA IOL TO OUTPPUINT VOH (MIN) CL 20pF 200µA IOH 11254-003 图3. 数字输出(SDO)时序规格的负载电路 SCLK 24 48 t8 t11 t4 t12 SYNC t6 t5 SDIN DB23 DB0 DB23 DB0 INPUT WORD FOR DAC N INPUT WORD FOR DAC N + 1 t10 SDO DB23 DB0 UNDEFINED INPUT WORD FOR DAC N 11254-004 图4. 菊花链时序图 Rev. 0 | Page 6 of 28

AD5313R t1 SCLK 1 24 1 24 t4 t3 t2 t7 t9 t8 SYNC t6 t5 SDIN DB23 DB0 DB23 DB0 INPUT WORD SPECIFIES NOP CONDITION REGISTER TO BE READ t10 SDO DB23 DB0 DB23 DB0 UNDEFINED SELECCTLEOD CRKEEGDIS OTUETR DATA 11254-005 图5. 回读时序图 Rev. 0 | Page 7 of 28

AD5313R 绝对最大额定值 除非另有说明，T = 25°C。 A 表6. 注意，超出上述绝对最大额定值可能会导致器件永久性损 参数 额定值 坏。这只是额定最值，不表示在这些条件下或者在任何其 V 至GND −0.3 V至+7 V DD 它超出本技术规范操作章节中所示规格的条件下，器件能 V 至GND −0.3 V至+ 7 V LOGIC 够正常工作。长期在绝对最大额定值条件下工作会影响器 V 至GND −0.3 V至V + 0.3 V OUT DD V 至GND −0.3 V至V + 0.3 V 件的可靠性。 REF DD 数字输入电压至GND −0.3 V至V + 0.3 V LOGIC 工作温度范围 −40°C至+105°C ESD警告 存储温度范围 −65°C至+150°C ESD(静电放电)敏感器件。 结温 125°C 带电器件和电路板可能会在没有察觉的情况下放 16引脚 TSSOP，θJA热阻， 112.6°C/W 电。尽管本产品具有专利或专有保护电路，但在遇 0气流(4层板) 到高能量ESD时，器件可能会损坏。因此，应当采 16引脚 LFCSP，θJA热阻， 70°C/W 取适当的ESD防范措施，以避免器件性能下降或功 0气流(4层板) 能丧失。 回流焊峰值温度， 260°C 无铅(J-STD-020) ESD1 4 kV FICDM 1.5 kV 1 人体模型(HBM)分类。 Rev. 0 | Page 8 of 28

AD5313R 引脚配置和功能描述 L E T CN VFER STSR ESER 6 5 4 3 1 1 1 1 VOUTA1 12SDIN GND2 11SYNC VREF 1 16 RSTSEL AD5313R NC 2 15 RESET VDD3 10SCLK NC4 9 VLOGIC VOUTA 3 AD5313R 14 SDIN GND 4 13 SYNC TOP VIEW 5B 6O 7C 8N VDD 5 (Not to Scale) 12 SCLK VTUO DS ADL IAG NC 6 11 VLOGIC TOP VIEW VOUTB 7 10 GAIN (Not to Scale) SDO 8 9 LDAC N12 .. O TNTTHHCEEI SS= E NPXIONP O.CSOENDN EPCATD. MDOUS NTO BTE C TOIENDN ETCOT G TNOD. 11254-006 N1 . O NTTOCE S=T HNIOS PCIONN.NECT. DO NOT CONNECT 11254-007 图6. 16引脚LFCSP的引脚配置 图7. 16引脚TSSOP引脚配置 表7. 引脚功能描述 引脚编号 LFCSP TSSOP 引脚名称 说明 1 3 V A DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 2 4 GND AD5313R上所有电路的接地基准点。 3 5 V 电源输入引脚。AD5313R可以采用2.7 V至5.5 V电源供电， DD 电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 4 6 NC 不连接。请勿连接该引脚。 5 7 V B DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 OUT 6 8 SDO 串行数据输出。SDO可用于以菊花链形式将多个AD5313R器件连接在一起或用于回读。 串行数据在SCLK上升沿传输，而且在该时钟下降沿有效。 7 9 LDAC LDAC 支持两种工作模式：异步和同步。发送脉冲使该引脚变为低电平后， 当输入寄存器有新数据时，可以更新任意或全部DAC寄存器；两个DAC输出可以同时更新。 也可以将该引脚永久接为低电平。 8 10 GAIN 增益选择。当该引脚与GND相连时，两个DAC的输出范围均为0 V至V 。 REF 如果该引脚与V 相连，则两个DAC的输出范围为0 V至2 × V 。 LOGIC REF 9 11 V 数字电源。电压范围为1.8 V至5.5 V。 LOGIC 10 12 SCLK 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。 数据能够以最高50 MHz的速率传输。 11 13 SYNC 低电平有效控制输入。这是输入数据的帧同步信号。 当SYNC变为低电平时，数据在后续24个时钟的下降沿读入。 12 14 SDIN 串行数据输入。该器件有一个24位输入移位寄存器。 数据在串行时钟输入的下降沿读入寄存器。 13 15 RESET 异步复位输入。RESET输入对下降沿敏感。当RESET为低电平时，所有LDAC脉冲都被忽略。 当RESET有效时，输入寄存器和DAC寄存器更新为零电平或中间电平，具体取决于RSTSEL 引脚的状态。 14 16 RSTSEL 上电复位选择。将该引脚连接至GND时，可将两个DAC上电至零电平。 将该引脚连接至V 时，可将两个DAC上电至中间电平。 LOGIC 15 1 V 基准电压。AD5313R具有通用基准电压引脚。使用内部基准电压源时，此引脚为基准输出。 REF 使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输出。 16 2 NC 不连接。请勿连接该引脚。 17 N/A EPAD 裸露焊盘。裸露焊盘必须连接到GND。 Rev. 0 | Page 9 of 28

AD5313R 典型性能参数 2.5020 1600 DDEEVVIICCEE 12 VDD = 5V TVAD D= =2 55°VC 2.5015 DEVICE 3 1400 DEVICE 4 2.5010 DEVICE 5 1200 V (V)REF 22..55000005 D (nV/ Hz) 1080000 S 2.4995 N 600 2.4990 400 2.4985 200 2.4980 0 –40 –20 0 T2E0MPER4A0TURE6 (0°C) 80 100 120 11254-008 10 100 FR1EkQUENCY (1M0Hkz) 100k 1M 11254-012 图8. 内部基准电压与温度的关系 图11. 内部基准电压源噪声谱密度与频率的关系 90 VDD = 5V VDD = 5V T 80 TA = 25°C 70 TS 60 NI U F 50 O R 1 E 40 B M NU 30 20 10 00 0.5 1.0 TE1M.5PER2A.0TURE2. 5DRIF3T.0 (ppm3./5°C) 4.0 4.5 5.0 11254-010 CH1 10µV M1.0s A CH1 160mV 11254-013 图9. 基准电压输出温度漂移直方图 图12. 内部基准电压源噪声(0.1 Hz至10 Hz) 60 015 60H80O HHUOORUURRSS VDD = 5.5V 22..54090909 TVAD D= =2 55°VC 1000 HOURS 50 2.4998 40 S V) 2.4997 HIT 30 (REF V 2.4996 20 2.4995 10 2.4994 0 2.4993 2.498 2.499 V2R.E5F0 0(V) 2.501 2.502 11254-011 –0.005 –0.003 –0.00I1LOAD (A0).001 0.003 0.005 11254-014 图10. 基准电压源长期稳定性/漂移 图13. 内部基准电压与负载电流的关系 Rev. 0 | Page 10 of 28

AD5313R 2.5002 10 TA = 25°C D1 8 2.5000 6 4 2.4998 V) D3 LSB) 2 INL V (REF2.4996 ROR ( 0 DNL R –2 E 2.4994 –4 –6 2.4992 D2 –8 TVAD D= =2 55°VC REFERENCE = 2.5V 2.4990 –10 2.5 3.0 3.5 V4.D0D (V) 4.5 5.0 5.5 11254-015 –40 10 TEMPERATURE6 (0°C) 110 11254-018 图14. 内部基准电压与电源电压的关系 图17. INL误差和DNL误差与温度的关系 0.5 10 8 0.3 6 4 0.1 B) 2 NL(LSB) ROR (LS 0 DINNLL I –0.1 R –2 E –4 –0.3 –6 –8 VDD = 5V TA = 25°C REFERENCE = 2.5V –0.50 156 312 46C8ODE 625 781 938 11254-016 –100 0.5 1.0 1.5 2.0VR2E.F5 (V)3.0 3.5 4.0 4.5 5.0 11254-019 图15. 积分非线性(INL)与代码的关系 图18. INL误差和DNL误差与V 的关系 REF 0.5 10 8 0.3 6 4 B) 0.1 SB) 2 (LS R (L 0 INL NL RO DNL D –0.1 R –2 E –4 –0.3 –6 –8 VDD = 5V TA = 25°C REFERENCE = 2.5V –0.50 156 312 46CC8OODDEE 625 781 938 11254-017 –102.7 3.2 S3U.7PPLY VOL4.T2AGE (V)4.7 5.2 11254-020 图16. 差分非线性(DNL)与代码的关系 图19. INL误差和DNL误差与电源电压的关系 Rev. 0 | Page 11 of 28

AD5313R 0.10 1.5 0.08 1.0 0.06 0.04 R) 0.5 % of FS 0.020 FULL-SCALE ERROR R (mV) 0 ZERO-CODE ERROR R ( GAIN ERROR RO RO–0.02 ER OFFSET ERROR ER–0.04 –0.5 –0.06 –1.0 –0.08 TVAD D= =2 55°VC TVAD D= =2 55°VC REFERENCE = 2.5V INTERNAL REFERENCE = 2.5V –0.10–40 –20 0 T2E0MPER4A0TURE6 (0°C) 80 100 120 11254-021 –1.52.7 3.2 S3U.7PPLY VO4L.T2AGE (V)4.7 5.2 11254-024 图20. 增益误差和满量程误差与温度的关系 图23. 零代码误差和失调误差与电源的关系 1.4 TRVADE DF= E =2R 55E°VCNCE = 2.5V SR) 00..1009 ITVNADTD=E=R25N5°VACLREFERENCE=2.5V 1.2 of F 0.08 % 1.0 ( 0.07 R R (mV) 0.8 ERRO 0.06 O D 0.05 ERR 0.6 USTE 0.04 J D 0.4 ZERO-CODE ERROR NA 0.03 U AL 0.02 0.2 T OFFSET ERROR TO 0.01 0 –40 –20 0 T2E0MPER4A0TURE6 (0°C) 80 100 120 11254-022 0–40 –20 0 T2E0MPER4A0TURE6(0°C) 80 100 120 11254-025 图21. 零代码误差和偏置误差与温度的关系 图24. 总不可调整误差与温度的关系 0.10 0.10 0.08 R) 0.08 S 0.06 of F 0.06 R) 0.04 R(% 0.04 S O F 0.02 R 0.02 % of 0 GAIN ERROR DER 0 R ( TE RO–0.02 FULL-SCALE ERROR US–0.02 ER–0.04 ADJ–0.04 N U –0.06 AL–0.06 –0.08 TIVNADT D=E =R2 5N5°VACL REFERENCE = 2.5V TOT–0.08 ITVNADTD=E=R25N5°VACLREFERENCE=2.5V –0.102.7 3.2 S3U.7PPLY VO4L.T2AGE (V)4.7 5.2 11254-023 –0.102.7 3.2 S3U.7PPLYVO4L.T2AGE(V)4.7 5.2 11254-026 图22. 增益误差和满量程误差与电源的关系 图25. 总不可调整误差与电源电压的关系，增益 = 1 Rev. 0 | Page 12 of 28

AD5313R 0 1.0 R)–0.01 0.8 S of F–0.02 0.6 % (–0.03 0.4 R SINKING 2.7V O RR–0.04 V) 0.2 SINKING 5V USTEDE––00..0056 V (ΔOUT –0.20 J D A–0.07 –0.4 SOURCING 5V N U AL–0.08 –0.6 TOT–0.09 TVADD==255°VC –0.8 SOURCING 2.7V INTERNALREFERENCE=2.5V –0.10 –1.0 0 10000 20000 300C0O0DE 40000 50000 6000065535 11254-027 0 5 1L0OAD CUR1R5ENT (mA2)0 25 30 11254-030 图26. 总不可调整误差与代码的关系 图29. 上裕量/下裕量与负载电流的关系 25 TVEADXDT=E=2R55N°VCAL 76 TVAD D= =2 55°VC REFERENCE=2.5V GAIN = 2 INTERNAL FULL SCALE 20 5 REFERENCE = 2.5V 4 THREE-QUARTER SCALE 15 HITS (V)UT 3 MIDSCALE O 2 V 10 ONE-QUARTER SCALE 1 ZERO SCALE 5 0 –1 0 –2 540 560 IDD5F8U0LLSCAL6E00(V) 620 640 11254-028 –0.06 –0.04 –0.0L2OAD CU0RRENT (A0).02 0.04 0.06 11254-031 图27. 采用外部基准电压源时的I 直方图(V = 5 V) 图30. V = 5 V时的源电流和吸电流能力 DD DD DD 30 ITVNADTD=E=R25N5°VACL 5 TVAD D= =2 53°VC 4 EXTERNAL REFERENCE = 2.5V REFERENCE=2.5V GAIN = 1 25 3 FULL SCALE 20 S V) 2 THREE-QUARTER SCALE HIT 15 V (OUT 1 MIDSCALE 10 ONE-QUARTER SCALE 0 ZERO SCALE 5 –1 0 –2 1000 1020 1040IDD1F0U6L0LSC1A0L8E0(V)1100 1120 1140 11254-029 –0.06 –0.04 –0.0L2OAD CU0RRENT (A0).02 0.04 0.06 11254-032 图28. 采用内部基准电压源时的I 直方图(V = 2.5 V，增益 = 2) 图31. V = 3 V时的源电流和吸电流能力 DD REF DD Rev. 0 | Page 13 of 28

AD5313R 1.4 T 1.2 FULL SCALE A) (m1.0 ZEROCODE T N E R0.8 R CU EXTERNALREFERENCE, FULL-SCALE 1 LY 0.6 P P U S0.4 0.2 VDD=5V TA=25°C 0–40 10 TEMPERATURE6(0°C) 110 11254-033 CIHN1TE1R0NµVALREFERENCE=2.5VM1.0s A CH1 802mV 11254-036 图32. 电源电流与温度的关系 图35. 0.1 Hz至10 Hz输出噪声图，2.5 V内部基准电压源 2.5008 1600 VDD=5V FULL SCALE TA=25°C MIDSCALE 1400 INTERNALREFERENCE=2.5V ZERO SCALE 2.5003 1200 Hz) 1000 V (V)OUT 2.4998 SD(nV/ 800 N 600 2.4993 CHANNEL B 400 TA = 25°C VDD = 5.25V REFERENCE = 2.5V 200 POSITIVE MAJOR CODE TRANSITION ENERGY = 0.227206nV-sec 2.49880 2 4 TIME6 (µs) 8 10 12 11254-034 010 100 FR1kEQUENCY1(H0kz) 100k 1M 11254-037 图33. 数模转换毛刺脉冲 图36. 噪声频谱密度 20 T 0 TVAD D= =2 55°VC REFERENCE = 2.5V –20 –40 V) –60 B 1 D (d –80 H T –100 –120 –140 VDD = 5V –160 TA = 25°C CRHE1 F 1E0RµEVNCE = 2.5V M1.0s A CH1 802mV 11254-035 –1800 2000 4000 6000 F8R00E0QU10E0N0C0Y1 2(H00z0)14000160001800020000 11254-038 图34. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 图37. 1 kHz时的总谐波失真 Rev. 0 | Page 14 of 28

AD5313R 0 –10 B) –20 d H ( T D –30 WI D N A B –40 –50 VDD = 5V TA = 25°C REFERENCE = 2.5V, ±0.1V p-p –6010k 100kFREQUENCY (Hz)1M 10M 11254-039 图38. 乘法带宽(外部基准电压源 = 2.5 V，±0.1 V p-p， 10 kHz至10 MHz) Rev. 0 | Page 15 of 28

AD5313R 术语 相对精度或积分非线性(INL) 输出电压建立时间 输出电压建立时间是指对于一个¼至¾满量程输入变化， 对于DAC，相对精度或积分非线性是指DAC输出与通过 DAC输出建立为指定电平所需的时间。该时间从SYNC上 DAC传递函数的两个端点的直线之间的最大偏差，单位为 升沿开始测量。 LSB。图15给出了典型的INL与代码的关系图。 数模转换毛刺脉冲 差分非线性(DNL) 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 差分非线性是指任意两个相邻编码之间所测得变化值与理 到模拟输出的脉冲。在数字输入代码主进位发生1LSB转换 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线 (0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位 性可确保单调性。本DAC通过设计保证单调性。图16所示 的毛刺面积(见图33)。 为典型的DNL与代码的关系图。 数字馈通 零代码误差 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的 冲，它在DAC输出未更新时进行测量。单位为nV-sec，测 输出误差。理想情况下，输出应为0V。在AD5313R中，零 量数据总线上发生满量程编码变化时的情况，即全0至全 代码误差始终为正值，因为在DAC和输出放大器中的失调 1，反之亦然。 误差的共同作用下，DAC输出不能低于0 V。零代码误差用 mV表示。从图21可以看出零代码误差与温度的关系。 基准馈通 基准馈通是指DAC输出未更新时的DAC输出端的信号幅度 满量程误差 与基准输入之比，用dB表示。 满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时 的输出误差。理想情况下，输出应为V − 1 LSB。满量程误 噪声谱密度(NSD) DD 差用满量程范围的百分比(% FSR)表示。从图20可以看出满 NSD衡量内部产生的随机噪声。随机噪声表示为频谱密 量程误差与温度的关系。 度，单位为nV/√Hz，测量方法是将DAC加载到中间电平， 然后测量输出端噪声。噪声频谱密度曲线图如图36所示。 增益误差 增益误差衡量DAC的量程误差，表示DAC传递特性的斜率 直流串扰 与理想值之间的偏差，用% FSR表示。 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 而发生的直流变化。其测量方法是让一个DAC发生满量程 偏置误差漂移 输出变化(或软件关断并上电)，同时监控另一个保持中间 偏置误差漂移衡量偏置误差随温度的变化，用µV/°C表示。 电平的DAC。单位为μV。 增益温度系数 负载电流变化引起的直流串扰用来衡量一个DAC的负载电 增益温度系数用来衡量增益误差随温度的变化，用ppm 流变化对另一个保持中间电平的DAC的影响。单位为μ FSR/°C表示。 V/mA。 失调误差 数字串扰 失调误差是指传递函数线性区内V (实际)和V (理想)之 OUT OUT 数字串扰是指一个输出为中间电平的DAC，其输出因响应 间的差值，用mV表示。偏置误差在AD5313R上是通过将代 另一个DAC的输入寄存器的满量程编码变化(全0至全1或 码8载入DAC寄存器测得的。该值可以为正，也可为负。 相反)而引起的毛刺脉冲，该值在独立模式下进行测量，用 直流电源抑制比(PSRR) nV-sec表示。 PSRR表示电源电压变化对DAC输出的影响大小，是指 模拟串扰 DAC满量程输出的条件下V 变化量与V 变化量之比， OUT DD 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 用mV/V表示。V 保持在2 V，而V 的变化范围为±10%。 REF DD 化引起毛刺脉冲，它的测量方法是，向一个DAC加载满量 程代码变化(全0至全1或相反)，然后执行软件LDAC并监控 数字编码未改变的DAC的输出。毛刺面积用nV-sec表示。 Rev. 0 | Page 16 of 28

AD5313R DAC间串扰 总谐波失真(THD) DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，其 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 测量方法是使用写入和更新命令让一个通道发生满量程编 输出端存在的谐波。单位为dB。 码变化(全0到全1，或相反)，同时监控处于中间量程的另 基准电压温度系数 一个通道的输出。毛刺的能量用nV-sec表示。 基准电压源TC衡量基准输出电压随温度的变化。基准电压 乘法带宽 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 计算公式如下： 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。  −V  V TC= REFmax REFmin ×106 VREFnom×TempRange 其中： V 是在整个温度范围内测量的最大基准电压输出。 REFmax V 是在整个温度范围内测量的最小基准电压输出。 REFmin V 是标称基准输出电压2.5 V。 REFnom TempRange为额定温度范围：−40°C至+105°C。 Rev. 0 | Page 17 of 28

AD5313R 工作原理 数模转换器(DAC) 阻串与放大器的开关之一闭合。由于它是一个电阻串，因 AD5313R是一款双通道、10位、串行输入、电压输出 此可以保证单调性。 DAC，内置基准电压源，采用2.7 V至5.5 V电源供电。数据 VREF 通过三线式串行接口以24位字格式写入AD5313R。 R AD5313R内置一个上电复位电路，确保DAC输出上电至已 知的输出状态。该器件还具有软件掉电模式，可以将典型 R 功耗降至4 µA。 传递函数 R TAOM POLUIFTIPEURT 内部基准电压源默认使能。若要使用外部基准电压源，只 需不含基准电压源的选项。DAC的输入编码为直接二进 制，使用外部基准电压源时的理想输出电压为： R R 其Ga中in：是输出放大器的增益，默认设置为1。可使用增益选 11254-041 图40. 电阻串结构 择引脚将其设置为×1或×2。当GAIN引脚与GND相连时， 内部基准电压源 两个DAC的输出范围均为0 V至V 。如果GAIN引脚与V REF LOGIC 相连，则两个DAC的输出范围为0 V至2 × V 。 AD5313R的片内基准电压源在上电时开启，可以通过写入 REF D是载入DAC寄存器的二进制编码的十进制等效值：10位 控制寄存器予以禁用。详见“内部基准电压源设置”部分。 器件：0至1,024。 AD5313R内置一个2.5 V、2 ppm/°C基准电压源，满量程输 N为DAC分辨率。 出为2.5 V或5 V，具体取决于GAIN引脚的状态。器件的内 部基准电压通过V 引脚提供。该经过缓冲的基准电压源 DAC架构 REF 能够驱动高达10 mA的外部负载。 DAC架构由一个电阻串DAC和一个连接在其后的输出放大 器构成。图39为DAC架构框图。 输出放大器 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 VREF 围为0 V至V 。实际范围取决于V 的值、GAIN引脚、偏 2.5V DD REF REF 置误差和增益误差。GAIN引脚选择输出的增益，如下所 REF (+) 述： REINGPISUTTER REGDIASCTER RSETSRISINTOGR VOUTX • 如果GAIN引脚连接到GND，则两个DAC输出的增益均 REF (–) GND (GAING =A I1N OR 2) 11254-040 • 为如1果，G且AI输N出引范脚围连为接0到 VV至VRE，F。则两个DAC输出的增益均 图39. DAC单通道架构框图 LOGIC 为2，且输出范围为0 V至2 × V 。 电阻串结构如图40所示。它只是一串电阻，各电阻的值为 REF 这些放大器能驱动连接至GND的一个与2 nF电容并联的1 kΩ R。载入DAC寄存器的代码决定抽取电阻串上哪一个节点 负载。压摆率为0.8 V/µs，¼到¾量程建立时间为5 µs。 的电压，以馈入输出放大器。抽取电压的方法是将连接电 Rev. 0 | Page 18 of 28

AD5313R 串行接口 数据字包括10位输入代码和6个无关位(见图41)。这些数据 AD5313R具有三线式串行接口(SYNC、SCLK和SDIN)，与 位在SCLK的24个下降沿传送至输入移位寄存器，并在 SPI、QSPI™和MICROWIRE®接口标准以及大多数DSP兼 SYNC上升沿进行更新。 容。典型写序列的时序图参见图2。AD5313R带有一个 命令可以在个别DAC通道或两个DAC通道上执行，具体取 SDO引脚，允许用户以菊花链形式将多个器件连接在一起 决于所选的地址位。 (参见“菊花链操作”部分)或回读数据。 表8. 地址命令 输入移位寄存器 地址(n) AD5313R的输入移位寄存器为24位宽，数据以MSB优先 DAC B 0 0 DAC A 选定的DAC通道 0 0 0 1 DAC A (DB23)方式加载。前四位是命令位(C3至C0，参见表9)， 1 0 0 0 DAC B 然后是4位DAC地址(参见表8，由DAC B、两个设为0的无 1 0 0 1 DAC A和DAC B 关位和DAC A组成)。最后是数据字。 表9. 命令定义 命令 C3 C2 C1 C0 说明 0 0 0 0 无操作 0 0 0 1 写入输入寄存器n(取决于LDAC) 0 0 1 0 以输入寄存器n的内容更新DAC寄存器n 0 0 1 1 写入并更新DAC通道n 0 1 0 0 DAC掉电/上电 0 1 0 1 硬件LDAC屏蔽寄存器 0 1 1 0 软件复位(上电复位) 0 1 1 1 内部基准电压源设置寄存器 1 0 0 0 设置DCEN寄存器(菊花链使能) 1 0 0 1 设置回读寄存器(回读使能) 1 0 1 0 保留 … … … … 保留 1 1 1 1 保留 DB23 (MSB) DB0 (LSB) C3 C2 C1 C0 DABC 0 0 DAAC D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X XX X XX DATA BITS COMMAND BITS ADDRESS BITS 11254-042 图41. 输入移位寄存器内容 Rev. 0 | Page 19 of 28

AD5313R 独立操作 AD5313R 写序列通过将SYNC线置为低电平来启动。来自SDIN线的 68HC11* 数据在SCLK的下降沿进入24位输入移位寄存器。输入24个 MOSI SDIN 数据位的最后一位后，应将SYNC拉高。接着执行程序化 SCK SCLK 的功能，即DAC寄存器内容会根据LDAC发生变化，以及/ PC7 SYNC PC6 LDAC 或者工作模式会改变。 MISO SDO 如果在第24个时钟周期之前SYNC变为高电平，则会被视 为有效帧，进而可能向DAC中载入无效数据。SYNC必须 SDIN AD5313R 在下一个写序列之前保持至少20 ns(单通道，参见图2中的t) 8 的高电平，这样才能通过SYNC下降沿启动下一个写序 SCLK 列。在写序列之间空闲时，SYNC应处于电源轨电平，以 SYNC 进一步降低器件功耗。SYNC线在24个SCLK的下降沿保持 LDAC 为低电平，DAC则会在SYNC的上升沿更新。 SDO 当数据传送至寻址DAC的输入寄存器后，两个DAC寄存器 和输出端可以通过将LDAC置为低电平并使SYNC线保持高 SDIN AD5313R 电平来更新。 写命令和更新命令 SCLK 写入输入寄存器n(取决于LDAC) SYNC 命令0001允许用户逐个写入各个DAC的专用输入寄存器。 LDAC SDO 当LDAC为低电平时，输入寄存器是透明的(如果不由 L以D输AC入屏寄蔽存寄器存n器的控内制容)。更新DAC寄存器n *ADDITIONAL PINS OMITTED FOR CLARITY. 11254-043 命令0010会在DAC寄存器/输出中加载选定输入寄存器的内 图42. 以菊花链方式连接多个AD5313R器件 容并直接更新DAC输出。 当SYNC为低电平时，SCLK引脚不断施加到输入移位寄存 器。如果施加24个以上的时钟脉冲，数据将溢出输入移位 写入和更新DAC通道n(与LDAC无关) 寄存器，而出现在SDO线上。此数据在SCLK上升沿逐个输 命令0011允许用户写入DAC寄存器并直接更新DAC输出。 出，并在SCLK的下降沿有效。通过将该线路连接到菊花链 菊花链操作 中下一个DAC的SDIN输入，即可构成菊花链接口。系统中 对于包含数个DAC的系统，可利用SDO引脚通过菊花链方 的每个DAC都需要24个时钟脉冲，因此总时钟周期数必须 式将多个器件连接起来。SDO通过软件可执行菊花链使能 等于24 × N，其中N为要更新的器件总数。如果SYNC在并非 (DCEN)命令来使能。命令1000保留用于该DCEN功能(见 24倍数的时钟周期上变为高电平，则会被视为有效帧，进 表9)。通过将DCEN寄存器的位DB0置1可以使能菊花链模 而可能向DAC中载入无效数据。当对所有器件的串行传输 式。默认设置为独立模式，其中DB0 (LSB) = 0。表10列出了 结束时，SYNC变为高电平，这样可以锁存菊花链中各器 该位的状态与器件工作模式的对应关系。 件的输入数据，防止额外的数据进入输入移位寄存器。串 行时钟可以是连续时钟或选通时钟。只有当SYNC可以在 表10. 菊花链使能(DCEN)寄存器 正确的时钟周期数内保持为低电平时，才能使用连续的 DB0 (LSB) 说明 SCLK时钟源。在选通时钟模式下，必须采用包含确切时钟 0 独立模式(默认) 周期数的突发时钟，在时钟周期结束后必须将SYNC置为 1 DCEN模式 高电平来锁存数据。 Rev. 0 | Page 20 of 28

AD5313R 回读操作 通过设置相应位，可以关断任意DAC或所有DAC(DAC A和 回读模式通过软件可执行回读命令来调用。如果通过控制 DAC B)，使其进入选定模式。表12列出了掉电/上电期间输 寄存器中的菊花链模式禁用位禁用了SDO输出，则读操作 入移位寄存器的内容。 期间会自动启用该输出，之后再次禁用。命令1001保留用 于回读功能。该命令与地址位DAC B或DAC A配合使用来 当输入移位寄存器中的位PDx1和位PDx0(其中x为选定的通 道)均设为0时，AD5313R正常工作，5 V时正常模式功耗为 确定要读取的寄存器。注意，回读期间只能选择一个DAC 4 mA。在AD5313R的三种掉电模式下，5 V时电源电流降至 寄存器。余下的三个地址位(包括两个无关位)必须设为逻 4 μA。不仅是供电电流下降，输出级也从放大器输出切换为 辑0。写序列中的余下数据位都被忽略。如果选择了多个 已知值的电阻网络，这种切换是有好处的，因为在掉电模 地址位或未选择任何地址位，则默认回读DAC通道A。在 式下器件的输出阻抗是已知的。三个掉电选项如下： 下一次SPI写操作期间，SDO输出端的数据包含之前寻址寄 存器的数据。 • 输出通过1 kΩ电阻内部连接到GND。 • 输出通过100 kΩ电阻内部连接到GND。 例如，回读通道A的DAC寄存器时，执行以下序列： • 输出保持开路(三态)。 1. 将0x900000写入AD5313R输入寄存器。此设置会将器件 图43显示了此输出级。 配置为读取模式，同时选中通道A的DAC寄存器。注 意，从DB15至DB0的所有数据位都是无关位。 2. 然后执行第二个写操作，写入NOP条件0x000000。在此 写入期间，来自寄存器的数据在SDO线路上逐个输出。 DAC AMPLIFIER VOUTX DB23至DB20包含未定义的数据，后16位则包含DB19至 DB4 DAC寄存器内容。 掉电工作模式 POWER-DOWN CIRCUITRY RESISTOR A能D(见53表139R)支。持这三些种掉独电立模的式掉可电通模过式软。件命编令程0，10方0控法制是掉设电置功输 NETWORK 11254-044 图43. 掉电模式下的输出级 入移位寄存器中的八个位(位DB7至位DB0)。每个DAC通道 在掉电模式有效时，偏置发生器、输出放大器、电阻串以 对应两个位。表11列出了这两个位的状态与器件工作模式 及其它相关线性电路全部关断。然而，DAC寄存器的内容 的对应关系。 不受掉电模式的影响，且掉电模式下可更新DAC寄存器。 当V = 5 V时，退出掉电模式所需时间通常为4.5 µs。 表11. 工作模式 DD 工作模式 PDx1 PDx0 要进一步降低功耗，可以关闭片上基准电压源(见内部基准 正常工作模式 0 0 电压源设置部分)。 掉电模式 1 kΩ至GND 0 1 100 kΩ至GN 1 0 三态 1 1 表12. 掉电/上电操作的24位输入移位寄存器内容1 DB23 DB0 (MSB) DB22 DB21 DB20 DB19至DB16 DB15至DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 (LSB) 0 1 0 0 X X PDB1 PDB0 1 1 1 1 PDA1 PDA0 命令位(C3至C0) 地址位(无关位) 掉电，选择 置1 置1 掉电，选择 DAC B DAC A 1 X = 无关位。 Rev. 0 | Page 21 of 28

AD5313R 加载DAC(硬件LDAC引脚) DAC迟延更新(LDAC变为低电平) AD5313R DAC具有由两个寄存器库组成的双缓冲接口：输 LDAC 利用命令0001将数据输入输入寄存器时，LDAC保持 入寄存器和DAC寄存器。用户可以写入任意组合的输入寄 高电平。在SYNC变为高电平后通过拉低，异步更新两个 存器。DAC寄存器更新由LDAC引脚控制。 DAC输出。此时在LDAC的下降沿进行更新。 LDAC 屏蔽寄存器 OUTPUT AMPLIFIER 命令0101保留用于软件LDAC屏蔽功能，它允许忽略地址 VREF 10-BIT VOUTX 位。使用命令0101写入DAC将加载4位LDAC屏蔽寄存器 DAC (DB3至DB0)。各通道的默认设置为0，即LDAC引脚正常工 作。将选定的位设为1时，可强制DAC通道忽略LDAC引脚 LDAC REGDIASCTER 上发生的高低跃迁，不管硬件LDAC引脚的状态如何。在 用户希望选择由哪个通道来响应LDAC引脚的应用中，这 种灵活性非常有用。 INPUT REGISTER 利用LDAC屏蔽寄存器，用户可以更加灵活地控制硬件 LDAC引脚(参见表13)。如果将某一DAC通道的LDAC位 (DB3、DB0)设为0，则意味着此通道的更新受硬件LDAC引 SCLK SSYDNICN INTLEORGFIACCE SDO 11254-045 脚的控制。 图44. 单个DAC的输入加载电路示意图 表13. LDAC覆写定义 DAC同步更新(LDAC保持低电平) 加载LDAC寄 存器 LDAC 利用命令0001将数据输入输入寄存器时，SYNC保持 LDAC 位 低电平。被寻址的输入寄存器和DAC寄存器均会在的上升 (DB3、 DB0 ) LDAC 引脚 LDAC 操作 沿更新，并且输出开始发生变化(见表14和表15)。 0 1或0 由LDAC引脚决定。 1 X1 DAC通道更新并覆盖LDAC引脚。 DAC通道视LDAC引脚设置为1。 1 X = 无关位。 表14. 用于 LDAC操作的24位输入移位寄存器内容1 DB23 DB0 (MSB) DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15至DB4 DB3 DB2 DB1 (LSB) 0 0 0 1 X X X X X DAC B 0 0 DAC A 命令位(C3至C0) 地址位(无关位) 无关 LDAC位设为1将覆盖LDAC引脚 1 X = 无关位。 表15. 写命令和LDAC引脚真值表1 硬件LDAC 命令 说明 引脚状态 输入寄存器内容 DAC寄存器内容 0001 写入输入寄存器n(取决于LDAC) V 数据更新 无变化(无更 新) LOGIC GND2 数据更新 数据更新 0010 以输入寄存器n的内容更新DAC V 无变化 用输入寄存器内容更新 LOGIC 寄存器n GND 无变 化 用输入寄存器内容更新 0011 写入并更新DAC通道n V 数据更新 数据更新 LOGIC GND 数据更新 数据更新 1 当硬件LDAC引脚上发生高电平至低电平转换时，始终会以未被LDAC屏蔽寄存器屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。 2 当LDAC引脚永久接为低电平时，LDAC屏蔽位会被忽略。 Rev. 0 | Page 22 of 28

AD5313R 硬件复位(RESET) 回流焊 RESET是低电平有效复位引脚，可用于将输出清零至零电 与所有IC基准电压电路一样，基准电压值存在焊接工艺引 平或中间电平。用户可通过上电复位选择(RSTSEL)引脚来 入的偏移。ADI公司执行称为预调理的可靠性测试，以模 选择清零代码值。RESET必须至少保持一段时间的低电平 拟将器件焊接到电路板而造成的影响。表2所列的输出电 才能完成该操作(见图2)。当RESET信号变回高电平后，输 压规格包含此可靠性测试的影响。 出会保持为清零值，直到设置新值。当RESET引脚为低电 图45显示了通过可靠性测试(预调理)测得的回流焊(SHR) 平时，无法用新值更新输出。还有一个软件可执行的复位 影响。 功能，它可将DAC复位至上电复位代码。命令0110用于该 软件复位功能(见表9)。上电复位期间，LDAC或RESET上 的所有事件都会被忽略。 POSTSOLDER 60 HEATREFLOW PRESOLDER 复位选择引脚(RSTSEL) HEATREFLOW 50 AD5313R具有上电复位电路，可以在上电时控制输出电压。 当RSTSEL引脚与低电平相连(至GND)时，输出上电至零电 40 平。注意，这超出了DAC的线性区域范围。当RSTSEL引脚 TS HI 30 与高电平相连(至V )时，V X上电至中间电平。输出 LOGIC OUT 一直保持该电平，直到向DAC发送有效的写序列。 20 内部基准电压源设置 10 命令0111用于内部基准电压源的设置(参见表9)。片内基准 电寄存压器源中在的上软电件时可默编认程开位启D。B0要来降关低闭功此耗基，准可电通压过源设，置如控表制17 0 2.498 2.499 V2R.E5F00(V) 2.501 2.502 11254-046 所示。表16列出了这些位的状态与工作模式的对应关系。 图45. SHR基准电压偏移 长期温度漂移 图46显示在150°下经过1000小时使用寿命测试后V 值的 表16. 内部基准电压源设置寄存器 REF 变化情况。 内部基准电压源设置 寄存器(DB0) 操作 0HOUR 0 基准电压源开 启(默认 ) 60 168HOURS 500HOURS 1 基准电压源关 闭 1000HOURS 50 40 S T HI 30 20 10 0 2.498 2.499 V2R.E5F00(V) 2.501 2.502 11254-047 图46. 1000小时后的基准电压漂移 表17. 内部基准电压源设置命令的24位输入移位寄存器内容1 DB23 DB0 (MSB) DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15至DB1 (LSB) 0 1 1 1 X X X X X 0或1 命令位(C3至C0) 地址位(A3至A0) 无关 基准电压源设置寄存器 1 X = 无关 Rev. 0 | Page 23 of 28

AD5313R 热滞 9 FIRST TEMPERATURESWEEP 热滞是指当温度从环境温度变冷再变热之后回到环境温度 8 SUBSEQUENT TEMPERATURESWEEPS 时基准电压上出现的电压差。 7 热滞数据如图47所示。其测量条件是从环境温度变为− 6 40°C，再变为+105°C，然后回到环境温度。然后，测得两 5 S T 次环境温度下测量结果之间的偏差V ，如图47中的蓝色 HI 4 REF 部分所示。接着，立即重复相同的温度切换和测量，其结 3 果如图47中的红色部分所示。 2 1 0 –200 –150 D–IS10T0ORTION(–p5p0m) 0 50 11254-048 图47. 热滞 Rev. 0 | Page 24 of 28

AD5313R 应用信息 微处理器接口 在一个电路板上使用多个器件的系统中，提供一定的散热 AD5313R的微处理器接口是通过串行总线实现的，使用与 能力通常有助于功率耗散。 DSP处理器和微控制器兼容的标准协议。通信通道需要一 AD5313R在器件底部具有裸露焊盘，该焊盘与器件的GND 个三线或四线接口，该接口包含一个时钟信号、一个数据 电源相连。为了获得最佳性能，在设计母板和安装器件封 信号和一个同步信号。该器件需要24位数据字，数据在 装时需要有一些特殊考虑。为了改善散热、电气和板级性 SYNC的上升沿有效。 能，需将封装底部的裸露焊盘焊接到PCB上相应的散热焊 AD5313R与ADSP-BF531接口 盘上。为进一步改善散热性能，PCB焊盘区可以设计一些 AD5313R的SPI接口设计旨在能够轻松连接到业界标准DSP 散热通孔。 和微控制器。图48显示AD5313R连接到ADI公司的Blackfin® 可以扩大器件上的GND平面(如图50所示)，以提供自然散 DSP。Blackfin具有一个集成的SPI端口，可以直接连接到 热效应。 AD5313R的SPI引脚。 AD5313R AD5313R ADSP-BF531 SPISELx SYNC SCK SCLK GND MOSI SDIN PLANE 图48. AD5PP3FF1983R与ADSP-BFLR5DE3AS1EC接T 口 11254-049 BOARD 11254-051 AD5313R与SPORT接口 图50. 焊盘与电路板的连接 电流隔离接口 ADI公司的ADSP-BF527有一个SPORT串行端口。图49显示 一个SPORT接口可以用于控制AD5313R。 在许多过程控制应用中，需要在控制器与受控单元之间提 供一个隔离栅，以保护和隔离控制电路遭受可能发生的任 何危险的共模电压。ADI公司iCoupler®产品可提供超过2.5 kV AD5313R 的电压隔离。AD5313R采用串行加载结构，使接口线路数 量保持在最小值，因此成为隔离接口的理想选择。图51显 ADSP-BF527 示使用ADuM1400时与AD5313R的4通道隔离接口。更多信 SPORT_TFS SYNC SPORT_TSCK SCLK 息请访问：http://www.analog.com/icouplers。 SPORT_DTO SDIN GGPPIIOO01 LRDEASECT 11254-050 CONTROLLER ADuM14001 图49. AD5313R与SPORT接口 CLSOECRKIA INL VIA ENCODE DECODE VOA TSOCLK 布局布线指南 在任何注重精度的电路中，精心考虑电源和接地回路布局 DATSAE ROIAULT VIB ENCODE DECODE VOB TSODIN 都有助于确保达到规定的性能。安装AD5313R所用的PCB 应经过专门设计，使AD5313R位于模拟平面。 SYNC OUT VIC ENCODE DECODE VOC TO SYNC AD5313R应当具有足够大的10 µF电源旁路电容，与每个电 源上的0.1 µF电容并联，并且尽可能靠近封装，最好是正对 LOAD DOAUCT VID ENCODE DECODE VOD TLODAC 着低该有器效件串。联1电0 阻µF(电ES容R)应和为低钽有珠效型串电联容电。感0(.E1 SµIF)，电容如应高具频有时 1ADDITIONAL PINS OMITTED FOR CLARITY. 11254-052 提供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻 图51. 隔离接口 辑开关所引起的瞬态电流。 Rev. 0 | Page 25 of 28

AD5313R 外形尺寸 3.10 0.30 3.00 SQ 0.23 PIN 1 2.90 0.18 INDICATOR PIN 1 0.50 13 16 INDICATOR BSC 12 1 EXPOSED 1.75 PAD 1.60 SQ 1.45 9 4 0.50 8 5 0.25 MIN TOP VIEW 0.40 BOTTOM VIEW 0.30 0.80 FOR PROPER CONNECTION OF 0.75 THE EXPOSED PAD, REFER TO 0.05 MAX THE PIN CONFIGURATION AND 0.70 0.02 NOM FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COPLANARITY SEATING 0.08 PLANE 0.20 REF COMPLIANTTOJEDEC STANDARDS MO-220-WEED-6. 08-16-2010-E 图52. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄体 (CP-16-22) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 6.40 4.40 BSC 4.30 1 8 PIN 1 1.20 MAX 0.15 0.20 0.05 0.09 0.75 0.30 8° 0.60 0.65 0.19 SEATING 0° 0.45 BSC PLANE COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图53. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm 订购指南 基准电压源 温度系数 型号1 分辨率 温度范 围 精度 (ppm/°C) 封装描述 封装选项 标识 AD5313RBCPZ-RL7 10 Bits −40°C至+105°C ±2 LSB INL ±5(最大值) 16引脚 LFCSP_WQ CP-16-22 DKZ AD5313RBRUZ 10 Bits −40°C至+105°C ±2 LSB INL ±5 (最大值) 16引脚 TSSOP RU-16 AD5313RBRUZ-RL7 10 Bits −40°C至+105°C ±2 LSB INL ±5(最大值 ) 16引脚 TSSOP RU-16 1 Z = 符合RoHS标准的器件。 Rev. 0 | Page 26 of 28

AD5412/AD5422 注释 Rev. 0 | Page 27 of 28

AD5412/AD5422 注释 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11254sc-0-2/13(0) Rev. 0 | Page 28 of 28