74LV165 8-bit parallel-in/serial-out shift register Rev. 7 — 9 March 2016 Product data sheet 1. General description The 74LV165 is an 8-bit parallel-load or serial-in shift register with complementary serial outputs (Q7 and Q7) available from the last stage. When the parallel-load input (PL) is LOW, parallel data from the inputs D0 to D7 are loaded into the register asynchronously. When input PL is HIGH, data enters the register serially at the input DS. It shifts one place to the right (Q0 Q1 Q2, etc.) with each positive-going clock transition. This feature allows parallel-to-serial converter expansion by tying the output Q7 to the input DS of the succeeding stage. The clock input is a gate-OR structure which allows one input to be used as an active LOW clock enable input (CE) input. The pin assignment for the inputs CP and CE is arbitrary and can be reversed for layout convenience. The LOW-to-HIGH transition of the input CE should only take place while CP HIGH for predictable operation. Either the CP or the CE should be HIGH before the LOW-to-HIGH transition of PL to prevent shifting the data when PL is activated. 2. Features and benefits  Wide supply voltage range from 1.0 Vto5.5V  Synchronous parallel-to-serial applications  Optimized for low voltage applications: 1.0 V to 3.6 V  Synchronous serial input for easy expansion  Latch-up performance exceeds 250 mA  5.5 V tolerant inputs/outputs  Direct interface with TTL levels (2.7 V to 3.6 V)  Power-down mode  Complies with JEDEC standards: JESD8-5 (2.3 Vto2.7V) JESD8B/JESD36 (2.7 Vto3.6V) JESD8-1A (4.5 Vto5.5V)  ESD protection: HBM JESD22-A114-A exceeds 2000V MMJESD22-A115-A exceeds 200V  Specified from 40Cto+85C and from 40Cto+125C

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 3. Ordering information Table 1. Ordering info rmation Type number Package Temperature range Name Description Version 74LV165D 40 C to +125 C SO16 plastic small outline package; 16 leads; body width 3.9 mm SOT109-1 74LV165DB 40 C to +125 C SSOP16 plastic shrink small outline package; 16 leads; SOT338-1 bodywidth5.3mm 74LV165PW 40 C to +125 C TSSOP16 plastic thin shrink small outline package; 16 leads; SOT403-1 bodywidth4.4 mm 4. Functional diagram (cid:54)(cid:53)(cid:42)(cid:27) (cid:20) (cid:38)(cid:21)(cid:62)(cid:47)(cid:50)(cid:36)(cid:39)(cid:64) (cid:42)(cid:20)(cid:62)(cid:54)(cid:43)(cid:44)(cid:41)(cid:55)(cid:64) (cid:20)(cid:24) (cid:149)(cid:3)(cid:20) (cid:20)(cid:19) (cid:21) (cid:20) (cid:38)(cid:22)(cid:18) (cid:39)(cid:54) (cid:20)(cid:20) (cid:39)(cid:19) (cid:20)(cid:19) (cid:20)(cid:21) (cid:22)(cid:39) (cid:39)(cid:20) (cid:20)(cid:20) (cid:20)(cid:22) (cid:21)(cid:39) (cid:39)(cid:21) (cid:20)(cid:21) (cid:20)(cid:23) (cid:21)(cid:39) (cid:39)(cid:22) (cid:20)(cid:22) (cid:22) (cid:39)(cid:23) (cid:23) (cid:20)(cid:23) (cid:39)(cid:24) (cid:24) (cid:28) (cid:22) (cid:39)(cid:25) (cid:52)(cid:26) (cid:25) (cid:26) (cid:23) (cid:39)(cid:26) (cid:52)(cid:26) (cid:20) (cid:24) (cid:51)(cid:47) (cid:28) (cid:38)(cid:51) (cid:38)(cid:40) (cid:25) (cid:26) (cid:21) (cid:20)(cid:24) (cid:80)(cid:81)(cid:68)(cid:28)(cid:27)(cid:24) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:21)(cid:26) Fig 1. Logic symbol Fig 2. IEC logic symbol (cid:20)(cid:20) (cid:20)(cid:21) (cid:20)(cid:22) (cid:20)(cid:23) (cid:22) (cid:23) (cid:24) (cid:25) (cid:39)(cid:19) (cid:39)(cid:20) (cid:39)(cid:21)(cid:39)(cid:22) (cid:39)(cid:23) (cid:39)(cid:24) (cid:39)(cid:25) (cid:39)(cid:26) (cid:20) (cid:51)(cid:47) (cid:20)(cid:19) (cid:39)(cid:54) (cid:52)(cid:26) (cid:28) (cid:21) (cid:38)(cid:51) (cid:27)(cid:16)(cid:37)(cid:44)(cid:55)(cid:3)(cid:54)(cid:43)(cid:44)(cid:41)(cid:55)(cid:3)(cid:53)(cid:40)(cid:42)(cid:44)(cid:54)(cid:55)(cid:40)(cid:53) (cid:51)(cid:36)(cid:53)(cid:36)(cid:47)(cid:47)(cid:40)(cid:47)(cid:16)(cid:44)(cid:49)(cid:18)(cid:54)(cid:40)(cid:53)(cid:44)(cid:36)(cid:47)(cid:16)(cid:50)(cid:56)(cid:55) (cid:52)(cid:26) (cid:26) (cid:20)(cid:24) (cid:38)(cid:40) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:21)(cid:25) Fig 3. Functional diagram 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 2 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:39)(cid:19) (cid:39)(cid:20) (cid:39)(cid:21) (cid:39)(cid:22) (cid:39)(cid:23) (cid:39)(cid:24) (cid:39)(cid:25) (cid:39)(cid:26) (cid:39)(cid:54) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:54)(cid:39) (cid:38)(cid:51) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:39) (cid:52) (cid:52)(cid:26) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:38)(cid:51) (cid:41)(cid:41)(cid:19) (cid:41)(cid:41)(cid:20) (cid:41)(cid:41)(cid:21) (cid:41)(cid:41)(cid:22) (cid:41)(cid:41)(cid:23) (cid:41)(cid:41)(cid:24) (cid:41)(cid:41)(cid:25) (cid:41)(cid:41)(cid:26) (cid:38)(cid:40) (cid:52) (cid:52)(cid:26) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:53)(cid:39) (cid:51)(cid:47) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:21)(cid:27) Fig 4. Logic diagram 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 3 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 5. Pinning information 5.1 Pinning (cid:26)(cid:23)(cid:47)(cid:57)(cid:20)(cid:25)(cid:24) (cid:51)(cid:47) (cid:20) (cid:20)(cid:25) (cid:57)(cid:38)(cid:38) (cid:38)(cid:51) (cid:21) (cid:20)(cid:24) (cid:38)(cid:40) (cid:39)(cid:23) (cid:22) (cid:20)(cid:23) (cid:39)(cid:22) (cid:39)(cid:24) (cid:23) (cid:20)(cid:22) (cid:39)(cid:21) (cid:39)(cid:25) (cid:24) (cid:20)(cid:21) (cid:39)(cid:20) (cid:39)(cid:26) (cid:25) (cid:20)(cid:20) (cid:39)(cid:19) (cid:52)(cid:26) (cid:26) (cid:20)(cid:19) (cid:39)(cid:54) (cid:42)(cid:49)(cid:39) (cid:27) (cid:28) (cid:52)(cid:26) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:21)(cid:23) Fig 5. Pin configuration SO16 and(T)SSOP16 5.2 Pin description Table 2. Pin descripti on Symbol Pin Description PL 1 parallel enable input (active LOW) CP 2 clock input (LOW-to-HIGH edge-triggered) Q7 7 complementary serial output from the last stage GND 8 ground (0 V) Q7 9 serial output from the last stage DS 10 serial data input D0 to D7 11, 12, 13, 14, 3, 4, 5, 6 parallel data inputs CE 15 clock enable input (active LOW) V 16 positive supply voltage CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 4 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 6. Functional description Table 3. Function tab le[1] Operating modes Inputs Qn registers Output PL CE CP DS D0 to D7 Q0 Q1 to Q6 Q7 Q7 parallel load L X X X L L L to L L H L X X X H H H to H H L serial shift H L  l X L q0 to q5 q6 q6 H L  h X H q0 to q5 q6 q6 hold “do nothing” H H X X X q0 q1 to q6 q7 q7 [1] H = HIGH voltage level; h = HIGH voltage level one set-up time prior to the LOW-to-HIGH clock transition; L = LOW voltage level; l = LOW voltage level one set-up time prior to the LOW-to-HIGH clock transition; q = state of the referenced output one set-up time prior to the LOW-to-HIGH clock transition; X = don’t care;  = LOW-to-HIGH clock transition. (cid:38)(cid:51) (cid:38)(cid:40) (cid:39)(cid:54) (cid:51)(cid:47) (cid:39)(cid:19) (cid:39)(cid:20) (cid:39)(cid:21) (cid:39)(cid:22) (cid:39)(cid:23) (cid:39)(cid:24) (cid:39)(cid:25) (cid:39)(cid:26) (cid:52)(cid:26) (cid:52)(cid:26) (cid:76)(cid:81)(cid:75)(cid:76)(cid:69)(cid:76)(cid:87) (cid:86)(cid:72)(cid:85)(cid:76)(cid:68)(cid:79)(cid:3)(cid:86)(cid:75)(cid:76)(cid:73)(cid:87) (cid:80)(cid:81)(cid:68)(cid:28)(cid:28)(cid:22) (cid:79)(cid:82)(cid:68)(cid:71) Fig 6. Timing diagram 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 5 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 7. Limiting values Table 4. Limiting valu es In accordance with the Absolute Maximum Rating System (IEC 60134). Voltages are referenced to GND (ground = 0V)[1] Symbol Parameter Conditions Min Max Unit V supply voltage 0.5 +7 V CC I input clamping current V < 0.5V or V >V +0.5V - 20 mA IK I I CC V input voltage 0.5 +7 V I I output clamping current V >V or V < 0 - 50 mA OK O CC O I output current 0.5V <V < V +0.5V - 25 mA O O CC I supply current - +50 mA CC I ground current 50 - mA GND T storage temperature 65 +150 C stg P total power dissipation T = 40 C to +125C tot amb SO16 package [2] - 500 mW (T)SSOP16 package [3] - 500 mW [1] The input and output voltage ratings may be exceeded if the input and output current ratings are observed. [2] Ptot derates linearly with 8mW/K above 70C. [3] Ptot derates linearly with 5.5mW/K above 60C. 8. Recommended operating conditions Table 5. Recommend ed operating conditions Voltages are referenced to GND (ground = 0V) Symbol Parameter Conditions Min Typ Max Unit V supply voltage 1.0 3.3 5.5 V CC V input voltage 0 - V V I CC V output voltage 0 - V V O CC T ambient temperature 40 - +85 C amb t/V input transition rise and fall rate V = 1.0 V to 2.0 V 0 - 500 ns/V CC V = 2.0 V to 2.7 V 0 - 200 ns/V CC V = 2.7 V to 3.6 V 0 - 100 ns/V CC V = 3.6 V to 5.5 V 0 - 50 ns/V CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 6 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 9. Static characteristics Table 6. Static charac teristics At recommended operating conditions; voltages are referenced to GND (ground=0V). Symbol Parameter Conditions 40C to +85C 40C to +125C Unit Min Typ[1] Max Min Max V HIGH-level V = 1.2V 0.9 - - 0.9 - V IH CC inputvoltage V = 2.3 V to 2.7V 1.4 - - 1.4 - V CC V = 2.7V to 3.6 V 2.0 - - 2.0 - V CC V = 4.5 V to 5.5 V 0.7V - - 0.7V - V CC CC CC V LOW-level V = 1.2V - - 0.3 - 0.3 V IL CC inputvoltage V = 2.3 V to 2.7V - - 0.6 - 0.6 V CC V = 2.7V to 3.6 V - - 0.8 - 0.8 V CC V = 4.5 V to 5.5 V - - 0.3V - 0.3V CC CC CC V HIGH-level V = V or V ; I = 100A OH I IH IL O outputvoltage V = 1.2V - 1.2 - CC V = 2.0V 1.8 2.0 - 1.8 - V CC V = 2.7V 2.5 2.7 - 2.5 - V CC V = 3.0V 2.8 3.0 - 2.8 - V CC V = 4.5V 4.3 4.5 - 4.3 - V CC standard outputs: V = V or V I IH IL V = 3.0V; I = 6mA 2.40 2.82 - 2.20 - V CC O V = 4.5V; I = 12mA 3.60 4.20 - 3.50 - V CC O V LOW-level V = V or V ; I = 100A OL I IH IL O outputvoltage V = 1.2V - 0 - - - CC V = 2.0V - 0 0.2 1.8 0.2 V CC V = 2.7V - 0 0.2 2.5 0.2 V CC V = 3.0V - 0 0.2 2.8 0.2 V CC V = 4.5V - 0 0.2 4.3 0.2 V CC standard outputs: V = V or V I IH IL V = 3.0V; I = 6mA - 0.25 0.40 - 0.50 V CC O V = 4.5V; I = 12mA - 0.35 0.55 - 0.65 V CC O I input leakage V = V or GND; V =5.5V - - 1 - 1 A I I CC CC current I supply current V = V or GND; I =0A; - - 20 - 160 A CC I CC O V =5.5V CC I additional VI = V – 0.6 V; - - 500 - 850 A CC CC supply current V =2.7Vto3.6V CC C input - 3.5 - - - pF I capacitance [1] Typical values are measured at Tamb = 25C. 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 7 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 10. Dynamic characteristics Table 7. Dynamic cha racteristics GND (ground = 0 V); for test circuit, see Figure12 Symbol Parameter Conditions 40C to +85C 40C to +125C Unit Min Typ[1] Max Min Max t propagation CE, CP to Q7, Q7; [2] pd delay seeFigure7andFigure8 V = 1.2 V - 115 - - - ns CC V = 2.0V - 38 61 - 76 ns CC V = 2.7 V - 27 43 - 54 ns CC V = 3.0V to 3.6 V [3] - 22 36 - 45 ns CC V = 3.3 V; C = 15 pF - 18 - - - ns CC L V = 4.5V to 5.5 V [4] - 15 24 - 30 ns CC PL to Q7, Q7; seeFigure8 V = 1.2 V - 110 - - - ns CC V = 2.0V - 35 56 - 70 ns CC V = 2.7 V - 24 39 - 49 ns CC V = 3.0V to 3.6 V [3] - 20 33 - 41 ns CC V = 3.3 V; C = 15 pF - 18 - - - ns CC L V = 4.5V to 5.5 V [4] - 14 22 - 27 ns CC D7 to Q7, Q7; CL = 15 pF; seeFigure9 V = 1.2 V - 90 - - - ns CC V = 2.0V - 28 45 - 56 ns CC V = 2.7 V - 20 32 - 40 ns CC V = 3.0V to 3.6 V [3] - 17 27 - 33 ns CC V = 3.3 V; C = 15 pF - 14 - - - ns CC L V = 4.5V to 5.5 V [4] - 11 18 - 22 ns CC t pulse width CP input HIGHtoLOW; W seeFigure7 V = 2.0V 34 10 - 41 - ns CC V = 2.7 V 25 8 - 30 - ns CC V = 3.0V to 3.6 V [3] 20 7 - 24 - ns CC V = 4.5V to 5.5 V [4] 15 5 - 18 - ns CC PL input LOW; seeFigure8 V = 2.0V 34 10 - 41 - ns CC V = 2.7 V 25 8 - 30 - ns CC V = 3.0V to 3.6 V [3] 20 7 - 24 - ns CC V = 4.5V to 5.5 V [4] 15 5 - 18 - ns CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 8 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register Table 7. Dynamic characteristics …continued GND (ground = 0 V); for test circuit, see Figure12 Symbol Parameter Conditions 40C to +85C 40C to +125C Unit Min Typ[1] Max Min Max t recovery time PL to CP, CE; seeFigure8 rec V = 1.2 V - 40 - - - ns CC V = 2.0V 24 15 - 30 - ns CC V = 2.7 V 18 11 - 23 - ns CC V = 3.0V to 3.6 V [3] 17 10 - 21 - ns CC V = 4.5V to 5.5 V [4] 12 7 - 15 - ns CC t set-up time DS to CP, CE; seeFigure10 su V = 1.2 V - 8 - - - ns CC V = 2.0V 22 2 - 26 - ns CC V = 2.7 V 16 1 - 19 - ns CC V = 3.0V to 3.6 V [3] 13 1 - 15 - ns CC V = 4.5V to 5.5 V [4] 9 0 - 10 - ns CC CE to CP, CP to CE; seeFigure10 V = 1.2 V - 20 - - - ns CC V = 2.0V 22 7 - 26 - ns CC V = 2.7 V 16 5 - 19 - ns CC V = 3.0V to 3.6 V [3] 13 4 - 15 - ns CC V = 4.5V to 5.5 V [4] 9 3 - 10 - ns CC Dn to PL; seeFigure11 V = 1.2 V - 25 - - - ns CC V = 2.0V 22 8 - 26 - ns CC V = 2.7 V 16 6 - 19 - ns CC V = 3.0V to 3.6 V [3] 13 5 - 15 - ns CC V = 4.5V to 5.5 V [4] 9 4 - 10 - ns CC t hold time DS to CP, CE; Dn to PL; h seeFigure10andFigure11 V = 1.2 V - 20 - - - ns CC V = 2.0V 22 7 - 26 - ns CC V = 2.7 V 16 5 - 19 - ns CC V = 3.0V to 3.6 V [3] 13 4 - 15 - ns CC V = 4.5V to 5.5 V [4] 9 3 - 10 - ns CC CE to CP, CP to CE; seeFigure10 V = 1.2 V - 30 - - - ns CC V = 2.0V 5 8 - 5 - ns CC V = 2.7 V 5 6 - 5 - ns CC V = 3.0V to 3.6 V [3] 5 5 - 5 - ns CC V = 4.5V to 5.5 V [4] 5 4 - 5 - ns CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 9 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register Table 7. Dynamic characteristics …continued GND (ground = 0 V); for test circuit, see Figure12 Symbol Parameter Conditions 40C to +85C 40C to +125C Unit Min Typ[1] Max Min Max f maximum seeFigure7 max frequency V = 2.0V 14 40 - 12 - MHz CC V = 2.7 V 19 60 - 16 - MHz CC V = 3.0V to 3.6 V [3] 24 65 - 20 - MHz CC V = 3.3 V; C = 15 pF - 78 - - - MHz CC L V = 4.5V to 5.5 V [4] 36 75 - 30 - MHz CC C power V =GNDtoV ; V = 3.3 V [5] - 35 - pF PD I CC CC dissipation capacitance [1] Typical values are measured at T = 25 °C. amb [2] t is the same as t and t . pd PHL PLH [3] Typical values are measured at V = 3.3 V. CC [4] Typical values are measured at V = 5.0 V. CC [5] CPD is used to determine the dynamic power dissipation PD = CPD  VCC2  fi + (CL  VCC2  fo) (PD in W), where: f = input frequency in MHz; i f = output frequency in MHz; o  (CL  VCC2  fo) = sum of outputs; C = output load capacitance in pF; L V = supply voltage in V. CC 11. Waveforms (cid:20)(cid:18)(cid:73)(cid:80)(cid:68)(cid:91) (cid:57)(cid:44) (cid:38)(cid:51)(cid:15)(cid:3)(cid:38)(cid:40)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:58) (cid:87)(cid:51)(cid:43)(cid:47) (cid:87)(cid:51)(cid:47)(cid:43) (cid:57)(cid:50)(cid:43) (cid:52)(cid:26)(cid:3)(cid:82)(cid:85)(cid:3)(cid:52)(cid:26)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:50)(cid:47) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:21)(cid:28) Measurement points are given in Table8. The changing to output assumes that internal Q6 is opposite state from Q7. Fig 7. Clock pulse (CP) and clock enable (CE) to output (Q7 or Q7) propagation delays, clock pulse width and maximum clock frequency 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 10 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:57)(cid:44) (cid:51)(cid:47)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:58) (cid:87)(cid:85)(cid:72)(cid:80) (cid:57)(cid:44) (cid:38)(cid:40)(cid:15)(cid:3)(cid:38)(cid:51)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:51)(cid:43)(cid:47) (cid:57)(cid:50)(cid:43) (cid:52)(cid:26)(cid:3)(cid:82)(cid:85)(cid:3)(cid:52)(cid:26)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:50)(cid:47) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:22)(cid:19) Measurement points are given in Table8. The changing to output assumes that internal Q6 is opposite state from Q7. Fig 8. Parallel load (PL) pulse width, parallel load to output (Q7 or Q7) propagation delays, parallel load to clock (CP) and clock enable (CE) recovery time (cid:57)(cid:44) (cid:39)(cid:26)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:51)(cid:47)(cid:43) (cid:87)(cid:51)(cid:43)(cid:47) (cid:57)(cid:50)(cid:43) (cid:52)(cid:26)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:50)(cid:47) (cid:87)(cid:51)(cid:43)(cid:47) (cid:87)(cid:51)(cid:47)(cid:43) (cid:57)(cid:50)(cid:43) (cid:52)(cid:26)(cid:3)(cid:82)(cid:88)(cid:87)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:50)(cid:47) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:22)(cid:20) Measurement points are given in Table8. The changing to output assumes that internal Q6 is opposite state from Q7. Fig 9. Data input (Dn) to output (Q7 or Q7) propagation delays when PL is LOW 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 11 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:57)(cid:44) (cid:11)(cid:20)(cid:12) (cid:38)(cid:51)(cid:15)(cid:3)(cid:38)(cid:40)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:75) (cid:87)(cid:75) (cid:87)(cid:86)(cid:88)(cid:3)(cid:11)(cid:47)(cid:12) (cid:87)(cid:86)(cid:88) (cid:57)(cid:44) (cid:86)(cid:87)(cid:68)(cid:69)(cid:79)(cid:72) (cid:39)(cid:54)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:86)(cid:88) (cid:87)(cid:75) (cid:57)(cid:44) (cid:87)(cid:58) (cid:38)(cid:51)(cid:15)(cid:3)(cid:38)(cid:40)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:22)(cid:21) Measurement points are given in Table8. (1) CE may change only from HIGH-to-LOW while CP is LOW. The shaded areas indicate when the input is permitted to change for predictable output performance. Fig 10. Set-up and hold times (cid:57)(cid:44) (cid:39)(cid:81)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:87)(cid:86)(cid:88) (cid:87)(cid:75) (cid:87)(cid:86)(cid:88) (cid:87)(cid:75) (cid:57)(cid:44) (cid:51)(cid:47)(cid:3)(cid:76)(cid:81)(cid:83)(cid:88)(cid:87) (cid:57)(cid:48) (cid:57)(cid:48) (cid:42)(cid:49)(cid:39) (cid:68)(cid:68)(cid:68)(cid:16)(cid:19)(cid:19)(cid:27)(cid:27)(cid:22)(cid:22) Measurement points are given in Table8. Fig 11. Set-up and hold times from the data inputs (Dn) to the parallel load input (PL) Table 8. Measuremen t points Supply voltage Input Output V V V CC M M < 2.7 V 0.5V 0.5V CC CC 2.7V to 3.6V 1.5 V 1.5 V  4.5 V 0.5V 0.5V CC CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 12 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:87)(cid:58) (cid:57)(cid:44) (cid:28)(cid:19)(cid:3)(cid:8) (cid:81)(cid:72)(cid:74)(cid:68)(cid:87)(cid:76)(cid:89)(cid:72)(cid:3) (cid:83)(cid:88)(cid:79)(cid:86)(cid:72) (cid:57)(cid:48) (cid:57)(cid:48) (cid:20)(cid:19)(cid:3)(cid:8) (cid:19)(cid:3)(cid:57) (cid:87)(cid:73) (cid:87)(cid:85) (cid:87)(cid:85) (cid:87)(cid:73) (cid:57)(cid:44) (cid:28)(cid:19)(cid:3)(cid:8) (cid:83)(cid:82)(cid:86)(cid:76)(cid:87)(cid:76)(cid:89)(cid:72)(cid:3) (cid:83)(cid:88)(cid:79)(cid:86)(cid:72) (cid:57)(cid:48) (cid:57)(cid:48) (cid:20)(cid:19)(cid:3)(cid:8) (cid:19)(cid:3)(cid:57) (cid:87)(cid:58) (cid:57)(cid:40)(cid:59)(cid:55) (cid:57)(cid:38)(cid:38) (cid:53)(cid:47) (cid:57)(cid:44) (cid:57)(cid:50) (cid:42) (cid:39)(cid:56)(cid:55) (cid:53)(cid:55) (cid:38)(cid:47) (cid:53)(cid:47) (cid:19)(cid:19)(cid:20)(cid:68)(cid:68)(cid:72)(cid:22)(cid:22)(cid:20) Test data is given in Table9. Definitions for test circuit: RL = Load resistance. C = Load capacitance including jig and probe capacitance. L RT = Termination resistance should be equal to output impedance Zo of the pulse generator. VEXT = External voltage for measuring switching times. Fig 12. Test circuit for measuring switching times Table 9. Test data Supply voltage Input Load V EXT V t, t C R t , t I r f L L PHL PLH < 2.7 V V 2.5ns 50 pF 1k open CC 2.7V to 3.6 V 2.7V 2.5ns 50 pF, 15 pF 1k open  4.5V V 2.5ns 50 pF 1k open CC 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 13 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 12. Package outline (cid:54)(cid:50)(cid:20)(cid:25)(cid:29)(cid:3)(cid:83)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:86)(cid:80)(cid:68)(cid:79)(cid:79)(cid:3)(cid:82)(cid:88)(cid:87)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:83)(cid:68)(cid:70)(cid:78)(cid:68)(cid:74)(cid:72)(cid:30)(cid:3)(cid:20)(cid:25)(cid:3)(cid:79)(cid:72)(cid:68)(cid:71)(cid:86)(cid:30)(cid:3)(cid:69)(cid:82)(cid:71)(cid:92)(cid:3)(cid:90)(cid:76)(cid:71)(cid:87)(cid:75)(cid:3)(cid:22)(cid:17)(cid:28)(cid:3)(cid:80)(cid:80)(cid:3) (cid:54)(cid:50)(cid:55)(cid:20)(cid:19)(cid:28)(cid:16)(cid:20)(cid:3) (cid:39)(cid:3) (cid:40)(cid:3) (cid:36)(cid:3) (cid:59)(cid:3) (cid:70)(cid:3) (cid:92)(cid:3) (cid:43)(cid:3)(cid:40)(cid:3) (cid:89)(cid:3)(cid:48)(cid:3) (cid:36)(cid:3) (cid:61)(cid:3) (cid:20)(cid:25)(cid:3) (cid:28)(cid:3) (cid:52)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3)(cid:36)(cid:3)(cid:20)(cid:3) (cid:11)(cid:36)(cid:3)(cid:22)(cid:3)(cid:3)(cid:12)(cid:3) (cid:36)(cid:3) (cid:83)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3)(cid:76)(cid:81)(cid:71)(cid:72)(cid:91)(cid:3) (cid:537)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:20)(cid:3) (cid:27)(cid:3) (cid:47)(cid:3) (cid:72)(cid:3) (cid:90)(cid:3)(cid:48)(cid:3) (cid:71)(cid:72)(cid:87)(cid:68)(cid:76)(cid:79)(cid:3)(cid:59)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:19)(cid:3) (cid:21)(cid:17)(cid:24)(cid:3) (cid:24)(cid:3)(cid:80)(cid:80)(cid:3) (cid:86)(cid:70)(cid:68)(cid:79)(cid:72)(cid:3) (cid:39)(cid:44)(cid:48)(cid:40)(cid:49)(cid:54)(cid:44)(cid:50)(cid:49)(cid:54)(cid:3)(cid:11)(cid:76)(cid:81)(cid:70)(cid:75)(cid:3)(cid:71)(cid:76)(cid:80)(cid:72)(cid:81)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:71)(cid:72)(cid:85)(cid:76)(cid:89)(cid:72)(cid:71)(cid:3)(cid:73)(cid:85)(cid:82)(cid:80)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:82)(cid:85)(cid:76)(cid:74)(cid:76)(cid:81)(cid:68)(cid:79)(cid:3)(cid:80)(cid:80)(cid:3)(cid:71)(cid:76)(cid:80)(cid:72)(cid:81)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:12)(cid:3) (cid:56)(cid:49)(cid:44)(cid:55)(cid:3) (cid:80)(cid:36)(cid:68)(cid:91)(cid:3)(cid:17)(cid:3) (cid:36)(cid:3)(cid:20)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3) (cid:36)(cid:3)(cid:22)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:70)(cid:3) (cid:39)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:40)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:72)(cid:3) (cid:43)(cid:3)(cid:40)(cid:3) (cid:47)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:52)(cid:3) (cid:89)(cid:3) (cid:90)(cid:3) (cid:92)(cid:3) (cid:61)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:537)(cid:3) (cid:80)(cid:80)(cid:3) (cid:20)(cid:17)(cid:26)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:20)(cid:17)(cid:23)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:23)(cid:28)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:20)(cid:19)(cid:17)(cid:19)(cid:3) (cid:23)(cid:17)(cid:19)(cid:3) (cid:20)(cid:17)(cid:21)(cid:26)(cid:3) (cid:25)(cid:17)(cid:21)(cid:3) (cid:20)(cid:17)(cid:19)(cid:3)(cid:24)(cid:3) (cid:20)(cid:17)(cid:19)(cid:3) (cid:19)(cid:17)(cid:26)(cid:3) (cid:19)(cid:17)(cid:21)(cid:3)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:20)(cid:3) (cid:19)(cid:17)(cid:26)(cid:3) (cid:19)(cid:17)(cid:20)(cid:19)(cid:3) (cid:20)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:22)(cid:25)(cid:3) (cid:19)(cid:17)(cid:20)(cid:28)(cid:3) (cid:28)(cid:17)(cid:27)(cid:3) (cid:22)(cid:17)(cid:27)(cid:3) (cid:24)(cid:17)(cid:27)(cid:3) (cid:19)(cid:17)(cid:23)(cid:3) (cid:19)(cid:17)(cid:25)(cid:3) (cid:19)(cid:17)(cid:22)(cid:3) (cid:27)(cid:3)(cid:82)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:19)(cid:3) (cid:19)(cid:17)(cid:19)(cid:24)(cid:26)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:28)(cid:3)(cid:19)(cid:17)(cid:19)(cid:20)(cid:19)(cid:19)(cid:3) (cid:19)(cid:17)(cid:22)(cid:28)(cid:3) (cid:19)(cid:17)(cid:20)(cid:25)(cid:3) (cid:19)(cid:17)(cid:21)(cid:23)(cid:23)(cid:3) (cid:19)(cid:17)(cid:19)(cid:22)(cid:28)(cid:3) (cid:19)(cid:17)(cid:19)(cid:21)(cid:27)(cid:3) (cid:19)(cid:17)(cid:19)(cid:21)(cid:27)(cid:3) (cid:19)(cid:3)(cid:82)(cid:3) (cid:76)(cid:81)(cid:70)(cid:75)(cid:72)(cid:86)(cid:3) (cid:19)(cid:17)(cid:19)(cid:25)(cid:28)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:24)(cid:3) (cid:19)(cid:17)(cid:19)(cid:23)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:19)(cid:23)(cid:3) (cid:19)(cid:17)(cid:19)(cid:19)(cid:23)(cid:3) (cid:19)(cid:17)(cid:19)(cid:23)(cid:28)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:23)(cid:3)(cid:19)(cid:17)(cid:19)(cid:19)(cid:26)(cid:24)(cid:3) (cid:19)(cid:17)(cid:22)(cid:27)(cid:3) (cid:19)(cid:17)(cid:20)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:21)(cid:27)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:25)(cid:3) (cid:19)(cid:17)(cid:19)(cid:21)(cid:19)(cid:3) (cid:19)(cid:17)(cid:19)(cid:20)(cid:21)(cid:3) (cid:49)(cid:82)(cid:87)(cid:72)(cid:3) (cid:20)(cid:17)(cid:3)(cid:51)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:82)(cid:85)(cid:3)(cid:80)(cid:72)(cid:87)(cid:68)(cid:79)(cid:3)(cid:83)(cid:85)(cid:82)(cid:87)(cid:85)(cid:88)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:19)(cid:17)(cid:20)(cid:24)(cid:3)(cid:80)(cid:80)(cid:3)(cid:11)(cid:19)(cid:17)(cid:19)(cid:19)(cid:25)(cid:3)(cid:76)(cid:81)(cid:70)(cid:75)(cid:12)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:83)(cid:72)(cid:85)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:76)(cid:81)(cid:70)(cid:79)(cid:88)(cid:71)(cid:72)(cid:71)(cid:17)(cid:3)(cid:3) (cid:50)(cid:56)(cid:55)(cid:47)(cid:44)(cid:49)(cid:40)(cid:3) (cid:3)(cid:53)(cid:40)(cid:41)(cid:40)(cid:53)(cid:40)(cid:49)(cid:38)(cid:40)(cid:54)(cid:3) (cid:40)(cid:56)(cid:53)(cid:50)(cid:51)(cid:40)(cid:36)(cid:49)(cid:3) (cid:44)(cid:54)(cid:54)(cid:56)(cid:40)(cid:3)(cid:39)(cid:36)(cid:55)(cid:40)(cid:3) (cid:57)(cid:40)(cid:53)(cid:54)(cid:44)(cid:50)(cid:49)(cid:3) (cid:3)(cid:44)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:39)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:44)(cid:55)(cid:36)(cid:3) (cid:51)(cid:53)(cid:50)(cid:45)(cid:40)(cid:38)(cid:55)(cid:44)(cid:50)(cid:49)(cid:3) (cid:28)(cid:28)(cid:16)(cid:20)(cid:21)(cid:16)(cid:21)(cid:26)(cid:3) (cid:3)(cid:54)(cid:50)(cid:55)(cid:20)(cid:19)(cid:28)(cid:16)(cid:20)(cid:3) (cid:3)(cid:19)(cid:26)(cid:25)(cid:40)(cid:19)(cid:26)(cid:3) (cid:3)(cid:48)(cid:54)(cid:16)(cid:19)(cid:20)(cid:21)(cid:3) (cid:19)(cid:22)(cid:16)(cid:19)(cid:21)(cid:16)(cid:20)(cid:28)(cid:3) Fig 13. Package outline SOT109-1 (SO16) 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 14 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:54)(cid:54)(cid:50)(cid:51)(cid:20)(cid:25)(cid:29)(cid:3)(cid:83)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:86)(cid:75)(cid:85)(cid:76)(cid:81)(cid:78)(cid:3)(cid:86)(cid:80)(cid:68)(cid:79)(cid:79)(cid:3)(cid:82)(cid:88)(cid:87)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:83)(cid:68)(cid:70)(cid:78)(cid:68)(cid:74)(cid:72)(cid:30)(cid:3)(cid:20)(cid:25)(cid:3)(cid:79)(cid:72)(cid:68)(cid:71)(cid:86)(cid:30)(cid:3)(cid:69)(cid:82)(cid:71)(cid:92)(cid:3)(cid:90)(cid:76)(cid:71)(cid:87)(cid:75)(cid:3)(cid:24)(cid:17)(cid:22)(cid:3)(cid:80)(cid:80)(cid:3) (cid:54)(cid:50)(cid:55)(cid:22)(cid:22)(cid:27)(cid:16)(cid:20)(cid:3) (cid:39)(cid:3) (cid:40)(cid:3) (cid:36)(cid:3) (cid:59)(cid:3) (cid:70)(cid:3) (cid:92)(cid:3) (cid:43)(cid:40)(cid:3)(cid:3) (cid:89)(cid:3)(cid:48)(cid:3) (cid:36)(cid:3) (cid:61)(cid:3) (cid:20)(cid:25)(cid:3) (cid:28)(cid:3) (cid:52)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3)(cid:36)(cid:3)(cid:20)(cid:3) (cid:11)(cid:36)(cid:3)(cid:22)(cid:3)(cid:3)(cid:12)(cid:3) (cid:36)(cid:3) (cid:83)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3)(cid:76)(cid:81)(cid:71)(cid:72)(cid:91)(cid:3) (cid:537)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:47)(cid:3) (cid:20)(cid:3) (cid:27)(cid:3) (cid:71)(cid:72)(cid:87)(cid:68)(cid:76)(cid:79)(cid:3)(cid:59)(cid:3) (cid:90)(cid:3)(cid:48)(cid:3) (cid:72)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:19)(cid:3) (cid:21)(cid:17)(cid:24)(cid:3) (cid:24)(cid:3)(cid:80)(cid:80)(cid:3) (cid:86)(cid:70)(cid:68)(cid:79)(cid:72)(cid:3) (cid:39)(cid:44)(cid:48)(cid:40)(cid:49)(cid:54)(cid:44)(cid:50)(cid:49)(cid:54)(cid:3)(cid:11)(cid:80)(cid:80)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:82)(cid:85)(cid:76)(cid:74)(cid:76)(cid:81)(cid:68)(cid:79)(cid:3)(cid:71)(cid:76)(cid:80)(cid:72)(cid:81)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:12)(cid:3) (cid:56)(cid:49)(cid:44)(cid:55)(cid:3) (cid:80)(cid:36)(cid:68)(cid:91)(cid:3)(cid:17)(cid:3) (cid:36)(cid:3)(cid:20)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3) (cid:36)(cid:3)(cid:22)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:70)(cid:3) (cid:39)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:40)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:72)(cid:3) (cid:43)(cid:3)(cid:40)(cid:3) (cid:47)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:52)(cid:3) (cid:89)(cid:3) (cid:90)(cid:3) (cid:92)(cid:3) (cid:61)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:537)(cid:3) (cid:19)(cid:17)(cid:21)(cid:20)(cid:3) (cid:20)(cid:17)(cid:27)(cid:19)(cid:3) (cid:19)(cid:17)(cid:22)(cid:27)(cid:3) (cid:19)(cid:17)(cid:21)(cid:19)(cid:3) (cid:25)(cid:17)(cid:23)(cid:3) (cid:24)(cid:17)(cid:23)(cid:3) (cid:26)(cid:17)(cid:28)(cid:3) (cid:20)(cid:17)(cid:19)(cid:22)(cid:3) (cid:19)(cid:17)(cid:28)(cid:3) (cid:20)(cid:17)(cid:19)(cid:19)(cid:3) (cid:27)(cid:3)(cid:82)(cid:3) (cid:80)(cid:80)(cid:3) (cid:21)(cid:3) (cid:19)(cid:17)(cid:19)(cid:24)(cid:3) (cid:20)(cid:17)(cid:25)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:19)(cid:28)(cid:3) (cid:25)(cid:17)(cid:19)(cid:3) (cid:24)(cid:17)(cid:21)(cid:3) (cid:19)(cid:17)(cid:25)(cid:24)(cid:3) (cid:26)(cid:17)(cid:25)(cid:3) (cid:20)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:25)(cid:22)(cid:3) (cid:19)(cid:17)(cid:26)(cid:3) (cid:19)(cid:17)(cid:21)(cid:3) (cid:19)(cid:17)(cid:20)(cid:22)(cid:3) (cid:19)(cid:17)(cid:20)(cid:3) (cid:19)(cid:17)(cid:24)(cid:24)(cid:3) (cid:19)(cid:3)(cid:82)(cid:3) (cid:49)(cid:82)(cid:87)(cid:72)(cid:3) (cid:20)(cid:17)(cid:3)(cid:51)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:82)(cid:85)(cid:3)(cid:80)(cid:72)(cid:87)(cid:68)(cid:79)(cid:3)(cid:83)(cid:85)(cid:82)(cid:87)(cid:85)(cid:88)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:19)(cid:17)(cid:21)(cid:24)(cid:3)(cid:80)(cid:80)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:83)(cid:72)(cid:85)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:76)(cid:81)(cid:70)(cid:79)(cid:88)(cid:71)(cid:72)(cid:71)(cid:17)(cid:3)(cid:3) (cid:50)(cid:56)(cid:55)(cid:47)(cid:44)(cid:49)(cid:40)(cid:3) (cid:3)(cid:53)(cid:40)(cid:41)(cid:40)(cid:53)(cid:40)(cid:49)(cid:38)(cid:40)(cid:54)(cid:3) (cid:40)(cid:56)(cid:53)(cid:50)(cid:51)(cid:40)(cid:36)(cid:49)(cid:3) (cid:44)(cid:54)(cid:54)(cid:56)(cid:40)(cid:3)(cid:39)(cid:36)(cid:55)(cid:40)(cid:3) (cid:57)(cid:40)(cid:53)(cid:54)(cid:44)(cid:50)(cid:49)(cid:3) (cid:3)(cid:44)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:39)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:44)(cid:55)(cid:36)(cid:3) (cid:51)(cid:53)(cid:50)(cid:45)(cid:40)(cid:38)(cid:55)(cid:44)(cid:50)(cid:49)(cid:3) (cid:28)(cid:28)(cid:16)(cid:20)(cid:21)(cid:16)(cid:21)(cid:26)(cid:3) (cid:3)(cid:54)(cid:50)(cid:55)(cid:22)(cid:22)(cid:27)(cid:16)(cid:20)(cid:3) (cid:3)(cid:48)(cid:50)(cid:16)(cid:20)(cid:24)(cid:19)(cid:3) (cid:19)(cid:22)(cid:16)(cid:19)(cid:21)(cid:16)(cid:20)(cid:28)(cid:3) Fig 14. Package outline SOT338-1 (SSOP16) 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 15 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register (cid:55)(cid:54)(cid:54)(cid:50)(cid:51)(cid:20)(cid:25)(cid:29)(cid:3)(cid:83)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:87)(cid:75)(cid:76)(cid:81)(cid:3)(cid:86)(cid:75)(cid:85)(cid:76)(cid:81)(cid:78)(cid:3)(cid:86)(cid:80)(cid:68)(cid:79)(cid:79)(cid:3)(cid:82)(cid:88)(cid:87)(cid:79)(cid:76)(cid:81)(cid:72)(cid:3)(cid:83)(cid:68)(cid:70)(cid:78)(cid:68)(cid:74)(cid:72)(cid:30)(cid:3)(cid:20)(cid:25)(cid:3)(cid:79)(cid:72)(cid:68)(cid:71)(cid:86)(cid:30)(cid:3)(cid:69)(cid:82)(cid:71)(cid:92)(cid:3)(cid:90)(cid:76)(cid:71)(cid:87)(cid:75)(cid:3)(cid:23)(cid:17)(cid:23)(cid:3)(cid:80)(cid:80)(cid:3) (cid:54)(cid:50)(cid:55)(cid:23)(cid:19)(cid:22)(cid:16)(cid:20)(cid:3) (cid:39)(cid:3) (cid:40)(cid:3) (cid:36)(cid:3) (cid:59)(cid:3) (cid:70)(cid:3) (cid:92)(cid:3) (cid:43)(cid:3)(cid:40)(cid:3) (cid:89)(cid:3)(cid:48)(cid:3) (cid:36)(cid:3) (cid:61)(cid:3) (cid:20)(cid:25)(cid:3) (cid:28)(cid:3) (cid:52)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3) (cid:11)(cid:36)(cid:3)(cid:22)(cid:3)(cid:3)(cid:12)(cid:3) (cid:36)(cid:3) (cid:83)(cid:76)(cid:81)(cid:3)(cid:20)(cid:3)(cid:76)(cid:81)(cid:71)(cid:72)(cid:91)(cid:3) (cid:36)(cid:3)(cid:20)(cid:3) (cid:537)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:47)(cid:3) (cid:20)(cid:3) (cid:27)(cid:3) (cid:71)(cid:72)(cid:87)(cid:68)(cid:76)(cid:79)(cid:3)(cid:59)(cid:3) (cid:90)(cid:3)(cid:48)(cid:3) (cid:72)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:19)(cid:3) (cid:21)(cid:17)(cid:24)(cid:3) (cid:24)(cid:3)(cid:80)(cid:80)(cid:3) (cid:86)(cid:70)(cid:68)(cid:79)(cid:72)(cid:3) (cid:39)(cid:44)(cid:48)(cid:40)(cid:49)(cid:54)(cid:44)(cid:50)(cid:49)(cid:54)(cid:3)(cid:11)(cid:80)(cid:80)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:87)(cid:75)(cid:72)(cid:3)(cid:82)(cid:85)(cid:76)(cid:74)(cid:76)(cid:81)(cid:68)(cid:79)(cid:3)(cid:71)(cid:76)(cid:80)(cid:72)(cid:81)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:12)(cid:3) (cid:56)(cid:49)(cid:44)(cid:55)(cid:3) (cid:80)(cid:36)(cid:68)(cid:91)(cid:3)(cid:17)(cid:3) (cid:36)(cid:3)(cid:20)(cid:3) (cid:36)(cid:3)(cid:21)(cid:3) (cid:36)(cid:3)(cid:22)(cid:3) (cid:69)(cid:3)(cid:83)(cid:3) (cid:70)(cid:3) (cid:39)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:40)(cid:3)(cid:11)(cid:21)(cid:12)(cid:3) (cid:72)(cid:3) (cid:43)(cid:3)(cid:40)(cid:3) (cid:47)(cid:3) (cid:47)(cid:3)(cid:83)(cid:3) (cid:52)(cid:3) (cid:89)(cid:3) (cid:90)(cid:3) (cid:92)(cid:3) (cid:61)(cid:3)(cid:11)(cid:20)(cid:12)(cid:3) (cid:537)(cid:3) (cid:19)(cid:17)(cid:20)(cid:24)(cid:3) (cid:19)(cid:17)(cid:28)(cid:24)(cid:3) (cid:19)(cid:17)(cid:22)(cid:19)(cid:3) (cid:19)(cid:17)(cid:21)(cid:3) (cid:24)(cid:17)(cid:20)(cid:3) (cid:23)(cid:17)(cid:24)(cid:3) (cid:25)(cid:17)(cid:25)(cid:3) (cid:19)(cid:17)(cid:26)(cid:24)(cid:3) (cid:19)(cid:17)(cid:23)(cid:3) (cid:19)(cid:17)(cid:23)(cid:19)(cid:3) (cid:27)(cid:3)(cid:82)(cid:3) (cid:80)(cid:80)(cid:3) (cid:20)(cid:17)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:24)(cid:3) (cid:19)(cid:17)(cid:27)(cid:19)(cid:3) (cid:19)(cid:17)(cid:21)(cid:24)(cid:3) (cid:19)(cid:17)(cid:20)(cid:28)(cid:3) (cid:19)(cid:17)(cid:20)(cid:3) (cid:23)(cid:17)(cid:28)(cid:3) (cid:23)(cid:17)(cid:22)(cid:3) (cid:19)(cid:17)(cid:25)(cid:24)(cid:3) (cid:25)(cid:17)(cid:21)(cid:3) (cid:20)(cid:3) (cid:19)(cid:17)(cid:24)(cid:19)(cid:3) (cid:19)(cid:17)(cid:22)(cid:3) (cid:19)(cid:17)(cid:21)(cid:3) (cid:19)(cid:17)(cid:20)(cid:22)(cid:3) (cid:19)(cid:17)(cid:20)(cid:3) (cid:19)(cid:17)(cid:19)(cid:25)(cid:3) (cid:19)(cid:3)(cid:82)(cid:3) (cid:49)(cid:82)(cid:87)(cid:72)(cid:86)(cid:3) (cid:20)(cid:17)(cid:3)(cid:51)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:82)(cid:85)(cid:3)(cid:80)(cid:72)(cid:87)(cid:68)(cid:79)(cid:3)(cid:83)(cid:85)(cid:82)(cid:87)(cid:85)(cid:88)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:19)(cid:17)(cid:20)(cid:24)(cid:3)(cid:80)(cid:80)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:83)(cid:72)(cid:85)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:76)(cid:81)(cid:70)(cid:79)(cid:88)(cid:71)(cid:72)(cid:71)(cid:17)(cid:3) (cid:21)(cid:17)(cid:3)(cid:51)(cid:79)(cid:68)(cid:86)(cid:87)(cid:76)(cid:70)(cid:3)(cid:76)(cid:81)(cid:87)(cid:72)(cid:85)(cid:79)(cid:72)(cid:68)(cid:71)(cid:3)(cid:83)(cid:85)(cid:82)(cid:87)(cid:85)(cid:88)(cid:86)(cid:76)(cid:82)(cid:81)(cid:86)(cid:3)(cid:82)(cid:73)(cid:3)(cid:19)(cid:17)(cid:21)(cid:24)(cid:3)(cid:80)(cid:80)(cid:3)(cid:80)(cid:68)(cid:91)(cid:76)(cid:80)(cid:88)(cid:80)(cid:3)(cid:83)(cid:72)(cid:85)(cid:3)(cid:86)(cid:76)(cid:71)(cid:72)(cid:3)(cid:68)(cid:85)(cid:72)(cid:3)(cid:81)(cid:82)(cid:87)(cid:3)(cid:76)(cid:81)(cid:70)(cid:79)(cid:88)(cid:71)(cid:72)(cid:71)(cid:17)(cid:3) (cid:50)(cid:56)(cid:55)(cid:47)(cid:44)(cid:49)(cid:40)(cid:3) (cid:3)(cid:53)(cid:40)(cid:41)(cid:40)(cid:53)(cid:40)(cid:49)(cid:38)(cid:40)(cid:54)(cid:3) (cid:40)(cid:56)(cid:53)(cid:50)(cid:51)(cid:40)(cid:36)(cid:49)(cid:3) (cid:44)(cid:54)(cid:54)(cid:56)(cid:40)(cid:3)(cid:39)(cid:36)(cid:55)(cid:40)(cid:3) (cid:57)(cid:40)(cid:53)(cid:54)(cid:44)(cid:50)(cid:49)(cid:3) (cid:3)(cid:44)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:39)(cid:40)(cid:38)(cid:3) (cid:3)(cid:45)(cid:40)(cid:44)(cid:55)(cid:36)(cid:3) (cid:51)(cid:53)(cid:50)(cid:45)(cid:40)(cid:38)(cid:55)(cid:44)(cid:50)(cid:49)(cid:3) (cid:28)(cid:28)(cid:16)(cid:20)(cid:21)(cid:16)(cid:21)(cid:26)(cid:3) (cid:3)(cid:54)(cid:50)(cid:55)(cid:23)(cid:19)(cid:22)(cid:16)(cid:20)(cid:3) (cid:3)(cid:48)(cid:50)(cid:16)(cid:20)(cid:24)(cid:22)(cid:3) (cid:19)(cid:22)(cid:16)(cid:19)(cid:21)(cid:16)(cid:20)(cid:27)(cid:3) Fig 15. Package outline SOT403-1 (TSSOP16) 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 16 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 13. Abbreviations Table 10. Abbreviation s Acronym Description CMOS Complementary Metal-Oxide Semiconductor DUT Device Under Test ESD ElectroStatic Discharge HBM Human Body Model MM Machine Model TTL Transistor-Transistor Logic 14. Revision history T able 11. Revision history Document ID Release date Data sheet status Change notice Supersedes 74LV165 v.7 20160309 Product data sheet - 74LV165 v.6 Modifications: • Type number 74HC165N (SOT38-4) removed. 74LV165 v.6 20140219 Product data sheet - 74LV165 v.5 Modifications: • Typo corrected in Table 2 “Pin description” 74LV165 v.5 20130909 Product data sheet - 74LV165 v.4 Modifications: • Typo corrected in the header of Table 6 “Static characteristics” 74LV165 v.4 20130830 Product data sheet - 74LV165_CNV_3 Modifications: • The format of this data sheet has been redesigned to comply with the new identity guidelines of NXP Semiconductors. • Legal texts have been adapted to the new company name where appropriate. • Family data added, see Section 9 “Static characteristics” 74LV165_CNV_3 December 1998 Product specification - - 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 17 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 15. Legal information 15.1 Data sheet status Document status[1][2] Product status[3] Definition Objective [short] data sheet Development This document contains data from the objective specification for product development. Preliminary [short] data sheet Qualification This document contains data from the preliminary specification. Product [short] data sheet Production This document contains the product specification. [1] Please consult the most recently issued document before initiating or completing a design. [2] The term ‘short data sheet’ is explained in section “Definitions”. [3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status information is available on the Internet at URLhttp://www.nexperia.com. 15.2 Definitions Suitability for use — Nexperia products are not designed, authorized or warranted to be suitable for use in life support, life-critical or safety-critical systems or equipment, nor in applications where failure or Draft — The document is a draft version only. The content is still under malfunction of a Nexperia product can reasonably be expected internal review and subject to formal approval, which may result in to result in personal injury, death or severe property or environmental modifications or additions. Nexperia does not give any damage. Nexperia and its suppliers accept no liability for representations or warranties as to the accuracy or completeness of inclusion and/or use of Nexperia products in such equipment or information included herein and shall have no liability for the consequences of applications and therefore such inclusion and/or use is at the customer’s own use of such information. risk. Short data sheet — A short data sheet is an extract from a full data sheet Applications — Applications that are described herein for any of these with the same product type number(s) and title. A short data sheet is intended products are for illustrative purposes only. Nexperia makes no for quick reference only and should not be relied upon to contain detailed and representation or warranty that such applications will be suitable for the full information. For detailed and full information see the relevant full data specified use without further testing or modification. sheet, which is available on request via the local Nexperia sales office. In case of any inconsistency or conflict with the short data sheet, the Customers are responsible for the design and operation of their applications full data sheet shall prevail. and products using Nexperia products, and Nexperia accepts no liability for any assistance with applications or customer product Product specification — The information and data provided in a Product design. It is customer’s sole responsibility to determine whether the Nexperia data sheet shall define the specification of the product as agreed between product is suitable and fit for the customer’s applications and Nexperia and its customer, unless Nexperia and products planned, as well as for the planned application and use of customer have explicitly agreed otherwise in writing. In no event however, customer’s third party customer(s). Customers should provide appropriate shall an agreement be valid in which the Nexperia product is design and operating safeguards to minimize the risks associated with their deemed to offer functions and qualities beyond those described in the applications and products. Product data sheet. Nexperia does not accept any liability related to any default, damage, costs or problem which is based on any weakness or default in the 15.3 Disclaimers customer’s applications or products, or the application or use by customer’s third party customer(s). Customer is responsible for doing all necessary testing for the customer’s applications and products using Nexperia Limited warranty and liability — Information in this document is believed to products in order to avoid a default of the applications and be accurate and reliable. However, Nexperia does not give any the products or of the application or use by customer’s third party representations or warranties, expressed or implied, as to the accuracy or customer(s). Nexperia does not accept any liability in this respect. completeness of such information and shall have no liability for the consequences of use of such information. Nexperia takes no Limiting values — Stress above one or more limiting values (as defined in responsibility for the content in this document if provided by an information the Absolute Maximum Ratings System of IEC60134) will cause permanent source outside of Nexperia. damage to the device. Limiting values are stress ratings only and (proper) operation of the device at these or any other conditions above those given in In no event shall Nexperia be liable for any indirect, incidental, the Recommended operating conditions section (if present) or the punitive, special or consequential damages (including - without limitation - lost Characteristics sections of this document is not warranted. Constant or profits, lost savings, business interruption, costs related to the removal or repeated exposure to limiting values will permanently and irreversibly affect replacement of any products or rework charges) whether or not such the quality and reliability of the device. damages are based on tort (including negligence), warranty, breach of contract or any other legal theory. Terms and conditions of commercial sale — Nexperia products are sold subject to the general terms and conditions of commercial Notwithstanding any damages that customer might incur for any reason whatsoever, Nexperia’s aggregate and cumulative liability towards sale, as published at http://www.nexperia.com/profile/terms, unless otherwise customer for the products described herein shall be limited in accordance agreed in a valid written individual agreement. In case an individual with the Terms and conditions of commercial sale of Nexperia. agreement is concluded only the terms and conditions of the respective agreement shall apply. Nexperia hereby expressly objects to Right to make changes — Nexperia reserves the right to make applying the customer’s general terms and conditions with regard to the changes to information published in this document, including without purchase of Nexperia products by customer. limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior No offer to sell or license — Nothing in this document may be interpreted or to the publication hereof. construed as an offer to sell products that is open for acceptance or the grant, conveyance or implication of any license under any copyrights, patents or other industrial or intellectual property rights. 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 18 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register Export control — This document as well as the item(s) described herein Nexperia’s specifications such use shall be solely at customer’s may be subject to export control regulations. Export might require a prior own risk, and (c) customer fully indemnifies Nexperia for any authorization from competent authorities. liability, damages or failed product claims resulting from customer design and use of the product for automotive applications beyond Nexperia’s Non-automotive qualified products — Unless this data sheet expressly standard warranty and Nexperia’s product specifications. states that this specific Nexperia product is automotive qualified, the product is not suitable for automotive use. It is neither qualified nor tested Translations — A non-English (translated) version of a document is for in accordance with automotive testing or application requirements. Nexperia reference only. The English version shall prevail in case of any discrepancy accepts no liability for inclusion and/or use of between the translated and English versions. non-automotive qualified products in automotive equipment or applications. In the event that customer uses the product for design-in and use in 15.4 Trademarks automotive applications to automotive specifications and standards, customer (a) shall use the product without Nexperia’s warranty of the Notice: All referenced brands, product names, service names and trademarks product for such automotive applications, use and specifications, and (b) are the property of their respective owners. whenever customer uses the product for automotive applications beyond 16. Contact information For more information, please visit: http://www.nexperia.com For sales office addresses, please send an email to: salesaddresses@nexperia.com 74LV165 All information provided in this document is subject to legal disclaimers. © Nexperia B.V. 2017. All rights reserved Product data sheet Rev. 7 — 9 March 2016 19 of 20

74LV165 Nexperia 8-bit parallel-in/serial-out shift register 17. Contents 1 General description. . . . . . . . . . . . . . . . . . . . . . 1 2 Features and benefits . . . . . . . . . . . . . . . . . . . . 1 3 Ordering information. . . . . . . . . . . . . . . . . . . . . 2 4 Functional diagram . . . . . . . . . . . . . . . . . . . . . . 2 5 Pinning information. . . . . . . . . . . . . . . . . . . . . . 4 5.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 5.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4 6 Functional description . . . . . . . . . . . . . . . . . . . 5 7 Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 6 8 Recommended operating conditions. . . . . . . . 6 9 Static characteristics. . . . . . . . . . . . . . . . . . . . . 7 10 Dynamic characteristics. . . . . . . . . . . . . . . . . . 8 11 Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 12 Package outline. . . . . . . . . . . . . . . . . . . . . . . . 14 13 Abbreviations. . . . . . . . . . . . . . . . . . . . . . . . . . 17 14 Revision history. . . . . . . . . . . . . . . . . . . . . . . . 17 15 Legal information. . . . . . . . . . . . . . . . . . . . . . . 18 15.1 Data sheet status . . . . . . . . . . . . . . . . . . . . . . 18 15.2 Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 15.3 Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 18 15.4 Trademarks. . . . . . . . . . . . . . . . . . . . . . . . . . . 19 16 Contact information. . . . . . . . . . . . . . . . . . . . . 19 17 Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 © Nexperia B.V. 2017. All rights reserved For more information, please visit: http://www.nexperia.com For sales office addresses, please send an email to: salesaddresses@nexperia.com Date of release: 09 March 2016