25AA160A/B, 25LC160A/B 16K SPI Bus Serial EEPROM Device Selection Table Part Number VCC Range Page Size Temp. Ranges Packages 25LC160A 2.5-5.5V 16 Byte I,E P, SN, ST, MS 25AA160A 1.8-5.5V 16 Byte I P, SN, ST, MS 25LC160B 2.5-5.5V 32 Byte I,E P, SN, ST, MS 25AA160B 1.8-5.5V 32 Byte I P, SN, ST, MS Features: Description: • Max. Clock 10 MHz The Microchip Technology Inc. 25AA160A/B, • Low-Power CMOS Technology 25LC160A/B (25XX160A/B*) are 16 Kbit Serial Electrically Erasable PROMs. The memory is accessed • 2048 x 8-bit Organization via a simple Serial Peripheral Interface (SPI) • 16-Byte Page (‘A’ version devices) compatible serial bus. The bus signals required are a • 32-Byte Page (‘B’ version devices) clock input (SCK) plus separate data in (SI) and data • Write Cycle Time: 5 ms max. out (SO) lines. Access to the device is controlled • Self-Timed Erase and Write Cycles through a Chip Select (CS) input. • Block Write Protection: Communication to the device can be paused via the - Protect none, 1/4, 1/2 or all of array hold pin (HOLD). While the device is paused, transi- • Built-In Write Protection: tions on its inputs will be ignored, with the exception of Chip Select, allowing the host to service higher priority - Power-on/off data protection circuitry interrupts. - Write enable latch The 25XX160A/B is available in standard Pb-free pack- - Write-protect pin ages including 8-lead PDIP and SOIC, and advanced • Sequential Read packaging including 8-lead MSOP, and 8-lead TSSOP. • High Reliability: - Endurance: 1,000,000 erase/write cycles Package Types (not to scale) - Data retention: > 200 years - ESD protection: > 4000V TSSOP/MSOP PDIP/SOIC (ST, MS) (P, SN) • Temperature Ranges Supported: - Industrial (I): -40°C to +85°C CS 1 8 VCC CS 1 8 VCC - Automotive (E): -40°C to +125°C WSOP 23 76 SHCOKLD SO 2 7 HOLD • Pb-Free and RoHS Compliant VSS 4 5 SI WP 3 6 SCK VSS 4 5 SI Pin Function Table Name Function CS Chip Select Input SO Serial Data Output WP Write-Protect VSS Ground SI Serial Data Input SCK Serial Clock Input HOLD Hold Input *25XX160A/B is used in this document as a generic part VCC Supply Voltage number for the 25AA160A/B, 25LC160A/B devices. © 2007 Microchip Technology Inc. DS21807D-page 1

25XX160A/B 1.0 ELECTRICAL CHARACTERISTICS Absolute Maximum Ratings(†) VCC.............................................................................................................................................................................7.0V All inputs and outputs w.r.t. VSS.........................................................................................................-0.6V to VCC +1.0V Storage temperature.................................................................................................................................-65°C to 150°C Ambient temperature under bias...............................................................................................................-40°C to 125°C ESD protection on all pins..........................................................................................................................................4kV † NOTICE: Stresses above those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress rating only and functional operation of the device at those or any other conditions above those indicated in the operational listings of this specification is not implied. Exposure to maximum rating conditions for an extended period of time may affect device reliability. TABLE 1-1: DC CHARACTERISTICS Industrial (I): TAMB = -40°C to +85°C VCC = 1.8V to 5.5V DC CHARACTERISTICS Automotive (E): TAMB = -40°C to +125°C VCC = 2.5V to 5.5V Param. Sym. Characteristic Min. Max. Units Test Conditions No. D001 VIH1 High-level input 2.0 VCC +1 V VCC ≥ 2.7V (Note) D002 VIH2 voltage 0.7 VCC VCC +1 V VCC < 2.7V (Note) D003 VIL1 Low-level input -0.3 0.8 V VCC ≥ 2.7V (Note) D004 VIL2 voltage -0.3 0.2 VCC V VCC < 2.7V (Note) D005 VOL Low-level output — 0.4 V IOL = 2.1mA voltage D006 VOL — 0.2 V IOL = 1.0mA, VCC < 2.5V D007 VOH High-level output VCC -0.5 — V IOH = -400μA voltage D008 ILI Input leakage current — ±1 μA CS = VCC, VIN = VSS TO VCC D009 ILO Output leakage — ±1 μA CS = VCC, VOUT = VSS TO VCC current D010 CINT Internal Capacitance — 7 pF TAMB = 25°C, CLK = 1.0MHz, (all inputs and VCC = 5.0V (Note) outputs) D011 ICC Read — 6 mA VCC = 5.5V; FCLK = 10.0MHz; SO = Open Operating Current — 2.5 mA VCC = 2.5V; FCLK = 5.0MHz; SO = Open D012 ICC Write — 3 mA VCC = 5.5V D013 ICCS — 5 μA CS = VCC = 5.5V, Inputs tied to VCC or Standby Current VSS, TAMB = -40°C TO +125°C — 1 μA CS = VCC = 2.5V, Inputs tied to VCC or VSS, TAMB = -40°C TO +85°C Note: This parameter is periodically sampled and not 100% tested. DS21807D-page 2 © 2007 Microchip Technology Inc.

25XX160A/B TABLE 1-2: AC CHARACTERISTICS Industrial (I): TAMB = -40°C to +85°C VCC = 1.8V to 5.5V AC CHARACTERISTICS Automotive (E): TAMB = -40°C to +125°C VCC = 2.5V to 5.5V Param. Sym. Characteristic Min. Max. Units Test Conditions No. 1 FCLK Clock Frequency — 10 MHz 4.5V ≤ VCC ≤ 5.5V — 5 MHz 2.5V ≤ VCC < 4.5V — 3 MHz 1.8V ≤ VCC < 2.5V 2 TCSS CS Setup Time 50 — ns 4.5V ≤ VCC ≤ 5.5V 100 — ns 2.5V ≤ VCC < 4.5V 150 — ns 1.8V ≤ VCC < 2.5V 3 TCSH CS Hold Time 100 — ns 4.5V ≤ VCC ≤ 5.5V 200 — ns 2.5V ≤ VCC < 4.5V 250 — ns 1.8V ≤ VCC < 2.5V 4 TCSD CS Disable Time 50 — ns — 5 Tsu Data Setup Time 10 — ns 4.5V ≤ VCC ≤ 5.5V 20 — ns 2.5V ≤ VCC < 4.5V 30 — ns 1.8V ≤ VCC < 2.5V 6 THD Data Hold Time 20 — ns 4.5V ≤ VCC ≤ 5.5V 40 — ns 2.5V ≤ VCC < 4.5V 50 — ns 1.8V ≤ VCC < 2.5V 7 TR CLK Rise Time — 500 ns (Note1) 8 TF CLK Fall Time — 500 ns (Note1) 9 THI Clock High Time 50 — ns 4.5V ≤ VCC ≤ 5.5V 100 — ns 2.5V ≤ VCC < 4.5V 150 — ns 1.8V ≤ VCC < 2.5V 10 TLO Clock Low Time 50 — ns 4.5V ≤ VCC ≤ 5.5V 100 — ns 2.5V ≤ VCC < 4.5V 150 — ns 1.8V ≤ VCC < 2.5V 11 TCLD Clock Delay Time 50 — ns — 12 TCLE Clock Enable Time 50 — ns — 13 TV Output Valid from Clock — 50 ns 4.5V ≤ VCC ≤ 5.5V Low — 100 ns 2.5V ≤ VCC < 4.5V — 160 ns 1.8V ≤ VCC < 2.5V 14 THO Output Hold Time 0 — ns (Note1) 15 TDIS Output Disable Time — 40 ns 4.5V ≤ VCC ≤ 5.5V (Note1) — 80 ns 2.5V ≤ VCC ≤ 4.5V (Note1) — 160 ns 1.8V ≤ VCC ≤ 2.5V (Note1) 16 THS HOLD Setup Time 20 — ns 4.5V ≤ VCC ≤ 5.5V 40 — ns 2.5V ≤ VCC < 4.5V 80 — ns 1.8V ≤ VCC < 2.5V Note1: This parameter is periodically sampled and not 100% tested. 2: This parameter is not tested but ensured by characterization. For endurance estimates in a specific application, please consult the Total Endurance™ Model which can be obtained from our web site: www.microchip.com. 3: TWC begins on the rising edge of CS after a valid write sequence and ends when the internal write cycle is complete. © 2007 Microchip Technology Inc. DS21807D-page 3

25XX160A/B TABLE 1-2: AC CHARACTERISTICS (CONTINUED) Industrial (I): TAMB = -40°C to +85°C VCC = 1.8V to 5.5V AC CHARACTERISTICS Automotive (E): TAMB = -40°C to +125°C VCC = 2.5V to 5.5V Param. Sym. Characteristic Min. Max. Units Test Conditions No. 17 THH HOLD Hold Time 20 — ns 4.5V ≤ VCC ≤ 5.5V 40 — ns 2.5V ≤ VCC < 4.5V 80 — ns 1.8V ≤ VCC < 2.5V 18 THZ HOLD Low to Output 30 — ns 4.5V ≤ VCC ≤ 5.5V (Note1) High-Z 60 — ns 2.5V ≤ VCC < 4.5V (Note1) 160 — ns 1.8V ≤ VCC < 2.5V (Note1) 19 THV HOLD High to Output 30 — ns 4.5V ≤ VCC ≤ 5.5V Valid 60 — ns 2.5V ≤ VCC < 4.5V 160 — ns 1.8V ≤ VCC < 2.5V 20 TWC Internal Write Cycle Time — 5 ms (NOTE3) 21 — Endurance 1M — E/W (NOTE2) Cycles Note1: This parameter is periodically sampled and not 100% tested. 2: This parameter is not tested but ensured by characterization. For endurance estimates in a specific application, please consult the Total Endurance™ Model which can be obtained from our web site: www.microchip.com. 3: TWC begins on the rising edge of CS after a valid write sequence and ends when the internal write cycle is complete. TABLE 1-3: AC TEST CONDITIONS AC Waveform: VLO = 0.2V — VHI = VCC - 0.2V (Note 1) VHI = 4.0V (Note 2) Timing Measurement Reference Level Input 0.5 VCC Output 0.5 VCC Note 1: For VCC ≤ 4.0V 2: For VCC > 4.0V DS21807D-page 4 © 2007 Microchip Technology Inc.

25XX160A/B FIGURE 1-1: HOLD TIMING CS 17 17 16 16 SCK 18 19 High-Impedance SO n + 2 n + 1 n n n - 1 Don’t Care 5 SI n + 2 n + 1 n n n - 1 HOLD FIGURE 1-2: SERIAL INPUT TIMING 4 CS 12 2 11 7 Mode 1,1 8 3 SCK Mode 0,0 5 6 SI MSB in LSB in High-Impedance SO FIGURE 1-3: SERIAL OUTPUT TIMING CS 9 10 3 Mode 1,1 SCK Mode 0,0 13 15 14 SO MSB out ISB out Don’t Care SI © 2007 Microchip Technology Inc. DS21807D-page 5

25XX160A/B 2.0 FUNCTIONAL DESCRIPTION 2.3 Write Sequence Prior to any attempt to write data to the 25XX160A/B, 2.1 Principles of Operation the write enable latch must be set by issuing the WREN instruction (Figure2-4). This is done by setting CS low The 25XX160A/B are 2048 byte Serial EEPROMs and then clocking out the proper instruction into the designed to interface directly with the Serial Peripheral 25XX160A/B. After all eight bits of the instruction are Interface (SPI) port of many of today’s popular microcontroller families, including Microchip’s PIC® transmitted, the CS must be brought high to set the write enable latch. If the write operation is initiated microcontrollers. It may also interface with microcon- immediately after the WREN instruction without CS trollers that do not have a built-in SPI port by using dis- being brought high, the data will not be written to the crete I/O lines programmed properly with the software. array because the write enable latch will not have been The 25XX160A/B contains an 8-bit instruction register. properly set. The device is accessed via the SI pin, with data being Once the write enable latch is set, the user may clocked in on the rising edge of SCK. The CS pin must proceed by setting the CS low, issuing a WRITE be low and the HOLD pin must be high for the entire instruction, followed by the 16-bit address, with the five operation. MSBs of the address being "don’t care" bits, and then Table2-1 contains a list of the possible instruction the data to be written. Up to 16 bytes (25XX160A) or 32 bytes and format for device operation. All instructions, bytes (25XX160B) of data can be sent to the device addresses, and data are transferred MSB first, LSB before a write cycle is necessary. The only restriction is last. that all of the bytes must reside in the same page. Data (SI) is sampled on the first rising edge of SCK Note: Page write operations are limited to writing after CS goes low. If the clock line is shared with other bytes within a single physical page, peripheral devices on the SPI bus, the user can assert regardless of the number of bytes the HOLD input and place the 25XX160A/B in ‘HOLD’ actually being written. Physical page mode. After releasing the HOLD pin, operation will boundaries start at addresses that are resume from the point when the HOLD was asserted. integer multiples of the page buffer size (or ‘page size’) and, end at addresses that are 2.2 Read Sequence integer multiples of page size – 1. If a Page Write command attempts to write The device is selected by pulling CS low. The 8-bit read across a physical page boundary, the instruction is transmitted to the 25XX160A/B followed result is that the data wraps around to the by the 16-bit address, with the five MSBs of the beginning of the current page (overwriting address being "don’t care" bits. After the correct read data previously stored there), instead of instruction and address are sent, the data stored in the being written to the next page as might be memory at the selected address is shifted out on the expected. It is therefore necessary for the SO pin. The data stored in the memory at the next application software to prevent page write address can be read sequentially by continuing to operations that would attempt to cross a provide clock pulses. The internal Address Pointer is page boundary. automatically incremented to the next higher address after each byte of data is shifted out. When the highest For the data to be actually written to the array, the CS address is reached (07FFh), the address counter rolls must be brought high after the Least Significant bit (D0) over to address 0000h allowing the read cycle to be of the nth data byte has been clocked in. If CS is continued indefinitely. The read operation is terminated brought high at any other time, the write operation will by raising the CS pin (Figure2-1). not be completed. Refer to Figure2-2 and Figure2-3 for more detailed illustrations on the byte write sequence and the page write sequence, respectively. While the write is in progress, the STATUS register may be read to check the status of the WPEN, WIP, WEL, BP1 and BP0 bits (Figure2-6). A read attempt of a memory array location will not be possible during a write cycle. When the write cycle is completed, the write enable latch is reset. DS21807D-page 6 © 2007 Microchip Technology Inc.

25XX160A/B Block Diagram STATUS HV Generator Register EEPROM I/O Control Memory X Array Control Logic Logic Dec Page Latches SI SO Y Decoder CS SCK Sense Amp. HOLD R/W Control WP VCC VSS TABLE 2-1: INSTRUCTION SET Instruction Name Instruction Format Description READ 0000 0011 Read data from memory array beginning at selected address WRITE 0000 0010 Write data to memory array beginning at selected address WRDI 0000 0100 Reset the write enable latch (disable write operations) WREN 0000 0110 Set the write enable latch (enable write operations) RDSR 0000 0101 Read STATUS register WRSR 0000 0001 Write STATUS register FIGURE 2-1: READ SEQUENCE CS 0 1 2 3 4 5 6 7 8 9 10 11 21 22 23 24 25 26 27 28 29 30 31 SCK Instruction 16-bit Address SI 0 0 0 0 0 0 1 1 15 14 13 12 2 1 0 Data Out High-Impedance SO 7 6 5 4 3 2 1 0 © 2007 Microchip Technology Inc. DS21807D-page 7

25XX160A/B FIGURE 2-2: BYTE WRITE SEQUENCE CS Twc 0 1 2 3 4 5 6 7 8 9 10 11 21 22 23 24 25 26 27 28 29 30 31 SCK Instruction 16-bit Address Data Byte SI 0 0 0 0 0 0 1 0 15 14 13 12 2 1 0 7 6 5 4 3 2 1 0 High-Impedance SO FIGURE 2-3: PAGE WRITE SEQUENCE CS 0 1 2 3 4 5 6 7 8 9 10 11 21 22 23 24 25 26 27 28 29 30 31 SCK Instruction 16-bit Address Data Byte 1 SI 0 0 0 0 0 0 1 0 15 14 13 12 2 1 0 7 6 5 4 3 2 1 0 CS 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 SCK Data Byte 2 Data Byte 3 Data Byte n (16/32 max) SI 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 DS21807D-page 8 © 2007 Microchip Technology Inc.

25XX160A/B 2.4 Write Enable (WREN) and Write The following is a list of conditions under which the Disable (WRDI) write enable latch will be reset: • Power-up The 25XX160A/B contains a write enable latch. See • WRDI instruction successfully executed Table2-1 for the Write-Protect Functionality Matrix. This latch must be set before any write operation will be • WRSR instruction successfully executed completed internally. The WREN instruction will set the • WRITE instruction successfully executed latch, and the WRDI will reset the latch. FIGURE 2-4: WRITE ENABLE SEQUENCE (WREN) CS 0 1 2 3 4 5 6 7 SCK SI 0 0 0 0 0 1 1 0 High-Impedance SO FIGURE 2-5: WRITE DISABLE SEQUENCE (WRDI) CS 0 1 2 3 4 5 6 7 SCK SI 0 0 0 0 0 1 10 0 High-Impedance SO © 2007 Microchip Technology Inc. DS21807D-page 9

25XX160A/B 2.5 Read Status Register Instruction The Write Enable Latch (WEL) bit indicates the status (RDSR) of the write enable latch and is read-only. When set to a ‘1’, the latch allows writes to the array, when set to a The Read Status Register instruction (RDSR) provides ‘0’, the latch prohibits writes to the array. The state of access to the STATUS register. The STATUS register this bit can always be updated via the WREN or WRDI may be read at any time, even during a write cycle. The commands regardless of the state of write protection STATUS register is formatted as follows: on the STATUS register. These commands are shown in Figure2-4 and Figure2-5. TABLE 2-2: STATUS REGISTER The Block Protection (BP0 and BP1) bits indicate 7 6 5 4 3 2 1 0 which blocks are currently write-protected. These bits are set by the user issuing the WRSR instruction. These W/R – – – W/R W/R R R bits are nonvolatile, and are shown in Table2-3. WPEN X X X BP1 BP0 WEL WIP See Figure2-6 for the RDSR timing sequence. W/R = writable/readable. R = read-only. The Write-In-Process (WIP) bit indicates whether the 25XX160A/B is busy with a write operation. When set to a ‘1’, a write is in progress, when set to a ‘0’, no write is in progress. This bit is read-only. FIGURE 2-6: READ STATUS REGISTER TIMING SEQUENCE (RDSR) CS 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 SCK Instruction SI 0 0 0 0 0 1 0 1 Data from STATUS Register High-Impedance SO 7 6 5 4 3 2 1 0 DS21807D-page 10 © 2007 Microchip Technology Inc.

25XX160A/B 2.6 Write Status Register Instruction See Figure2-7 for the WRSR timing sequence. (WRSR) TABLE 2-3: ARRAY PROTECTION The Write Status Register instruction (WRSR) allows the user to write to the nonvolatile bits in the STATUS reg- Array Addresses BP1 BP0 ister as shown in Table2-2. The user is able to select Write-Protected one of four levels of protection for the array by writing 0 0 none to the appropriate bits in the STATUS register. The array is divided up into four segments. The user has the 0 1 upper 1/4 ability to write-protect none, one, two or all four of the (0600h-07FFh) segments of the array. The partitioning is controlled as 1 0 upper 1/2 shown in Table2-3. (0400h-07FFh) The Write-Protect Enable (WPEN) bit is a nonvolatile 1 1 all bit that is available as an enable bit for the WP pin. The (0000h-07FFh) Write-Protect (WP) pin and the Write-Protect Enable (WPEN) bit in the STATUS register control the programmable hardware write-protect feature. Hard- ware write protection is enabled when WP pin is low and the WPEN bit is high. Hardware write protection is disabled when either the WP pin is high or the WPEN bit is low. When the chip is hardware write-protected, only writes to nonvolatile bits in the STATUS register are disabled. See Table2-1 for a matrix of functionality on the WPEN bit. FIGURE 2-7: WRITE STATUS REGISTER TIMING SEQUENCE (WRSR) CS 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 SCK Instruction Data to STATUS Register SI 0 0 0 0 0 0 0 1 7 6 5 4 3 2 1 0 High-Impedance SO © 2007 Microchip Technology Inc. DS21807D-page 11

25XX160A/B 2.7 Data Protection 2.8 Power-On State The following protection has been implemented to The 25XX160A/B powers on in the following state: prevent inadvertent writes to the array: • The device is in low-power Standby mode • The write enable latch is reset on power-up (CS=1) • A write enable instruction must be issued to set • The write enable latch is reset the write enable latch • SO is in high-impedance state • After a byte write, page write or STATUS register • A high-to-low-level transition on CS is required to write, the write enable latch is reset enter active state • CS must be set high after the proper number of clock cycles to start an internal write cycle • Access to the array during an internal write cycle is ignored and programming is continued TABLE 2-1: WRITE-PROTECT FUNCTIONALITY MATRIX WEL WPEN WP Protected Blocks Unprotected Blocks STATUS Register (SR bit 1) (SR bit 7) (pin 3) 0 x x Protected Protected Protected 1 0 x Protected Writable Writable 1 1 0 (low) Protected Writable Protected 1 1 1 (high) Protected Writable Writable x = don’t care DS21807D-page 12 © 2007 Microchip Technology Inc.

25XX160A/B 3.0 PIN DESCRIPTIONS The WP pin function is blocked when the WPEN bit in the STATUS register is low. This allows the user to The descriptions of the pins are listed in Table3-1. install the 25XX160A/B in a system with WP pin grounded and still be able to write to the STATUS TABLE 3-1: PIN FUNCTION TABLE register. The WP pin functions will be enabled when the WPEN bit is set high. Name Pin Number Function 3.4 Serial Input (SI) CS 1 Chip Select Input The SI pin is used to transfer data into the device. It SO 2 Serial Data Output receives instructions, addresses and data. Data is WP 3 Write-Protect Pin latched on the rising edge of the serial clock. VSS 4 Ground 3.5 Serial Clock (SCK) SI 5 Serial Data Input The SCK is used to synchronize the communication SCK 6 Serial Clock Input between a master and the 25XX160A/B. Instructions, HOLD 7 Hold Input addresses or data present on the SI pin are latched on the rising edge of the clock input, while data on the SO VCC 8 Supply Voltage pin is updated after the falling edge of the clock input. 3.1 Chip Select (CS) 3.6 Hold (HOLD) A low level on this pin selects the device. A high level The HOLD pin is used to suspend transmission to the deselects the device and forces it into Standby mode. 25XX160A/B while in the middle of a serial sequence However, a programming cycle which is already without having to retransmit the entire sequence again. initiated or in progress will be completed, regardless of It must be held high any time this function is not being the CS input signal. If CS is brought high during a used. Once the device is selected and a serial program cycle, the device will go into Standby mode as sequence is underway, the HOLD pin may be pulled soon as the programming cycle is complete. When the low to pause further serial communication without device is deselected, SO goes to the high-impedance resetting the serial sequence. The HOLD pin must be state, allowing multiple parts to share the same SPI brought low while SCK is low, otherwise the HOLD bus. A low-to-high transition on CS after a valid write function will not be invoked until the next SCK high-to- sequence initiates an internal write cycle. After power- low transition. The 25XX160A/B must remain selected up, a low level on CS is required prior to any sequence during this sequence. The SI, SCK and SO pins are in being initiated. a high-impedance state during the time the device is 3.2 Serial Output (SO) paused and transitions on these pins will be ignored. To resume serial communication, HOLD must be brought The SO pin is used to transfer data out of the high while the SCK pin is low, otherwise serial 25XX160A/B. During a read cycle, data is shifted out on communication will not resume. Lowering the HOLD this pin after the falling edge of the serial clock. line at any time will tri-state the SO line. 3.3 Write-Protect (WP) This pin is used in conjunction with the WPEN bit in the STATUS register to prohibit writes to the nonvolatile bits in the STATUS register. When WP is low and WPEN is high, writing to the nonvolatile bits in the STATUS register is disabled. All other operations function normally. When WP is high, all functions, including writes to the nonvolatile bits in the STATUS register operate normally. If the WPEN bit is set, WP low during a STATUS register write sequence will disable writing to the STATUS register. If an internal write cycle has already begun, WP going low will have no effect on the write. © 2007 Microchip Technology Inc. DS21807D-page 13

25XX160A/B 4.0 PACKAGING INFORMATION 4.1 Package Marking Information 8-Lead MSOP (150 mil) Example: MSOP 1st Line Marking Codes XXXXXXT 5LABI YWWNNN 6281L7 Device Code 25AA160A 5AAA 25AA160B 5AAB 25LC160A 5LAA 25LC160B 5LAB 8-Lead PDIP Example: XXXXXXXX 25LC160B T/XXXNNN I/P e 3 1L7 YYWW 0628 8-Lead SOIC Example: XXXXXXXT 25L160BI XXXXYYWW SN e 3 0628 NNN 1L7 8-Lead TSSOP Example: TSSOP 1st Line Marking Codes XXXX 5LAB TYWW I628 Device Code NNN 1L7 25AA160A 5AAA 25AA160B 5AAB 25LC160A 5LAA 25LC160B 5LAB Legend: XX...X Customer-specific information Y Year code (last digit of calendar year) YY Year code (last 2 digits of calendar year) WW Week code (week of January 1 is week ‘01’) NNN Alphanumeric traceability code e3 Pb-free JEDEC designator for Matte Tin (Sn) * This package is Pb-free. The Pb-free JEDEC designator ( e 3 ) can be found on the outer packaging for this package. Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. DS21807D-page 14 © 2007 Microchip Technology Inc.

25XX160A/B (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:15)(cid:13)(cid:14)(cid:16)(cid:17)(cid:8)(cid:18)(cid:19)(cid:6)(cid:10)(cid:10)(cid:8)(cid:20)(cid:21)(cid:12)(cid:10)(cid:13)(cid:22)(cid:5)(cid:8)(cid:9)(cid:6)(cid:14)(cid:23)(cid:6)(cid:24)(cid:5)(cid:8)(cid:25)(cid:15)(cid:18)(cid:26)(cid:8)(cid:27)(cid:15)(cid:18)(cid:20)(cid:9)(cid:28) (cid:29)(cid:17)(cid:12)(cid:5)(cid:30) -(cid:23)(cid:18)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:19)(cid:23)(cid:9)(cid:17)(cid:7)(cid:24)(cid:10)(cid:18)(cid:18)(cid:14)(cid:6)(cid:17)(cid:7)(cid:30)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)(cid:13)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#(cid:9)(cid:21)(cid:7)(cid:30)(cid:12)(cid:14)(cid:11)(cid:9)(cid:14)(cid:7)(cid:9)(cid:14)(cid:14)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)#(cid:7)%(cid:30)(cid:14)(cid:24)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:11)(cid:17)(cid:7) (cid:26)(cid:17)(cid:17)(cid:30)*//(cid:25)(cid:25)(cid:25)(cid:3)(cid:19)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:3)(cid:24)(cid:23)(cid:19)/(cid:30)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)# D N E E1 NOTE1 1 2 e b c A A2 φ A1 L1 L 0(cid:6)(cid:5)(cid:17)(cid:9) (cid:31)1221(cid:31)(cid:29)+(cid:29),% (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:7)2(cid:5)(cid:19)(cid:5)(cid:17)(cid:9) (cid:31)13 34(cid:31) (cid:31)$5 3(cid:10)(cid:19)(cid:22)(cid:14)(cid:18)(cid:7)(cid:23)(cid:16)(cid:7)(cid:4)(cid:5)(cid:6)(cid:9) 3 6 (cid:4)(cid:5)(cid:17)(cid:24)(cid:26) (cid:14) (cid:3)7!(cid:7)(%) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)8(cid:14)(cid:5)#(cid:26)(cid:17) $ 9 9 (cid:2)(cid:3)(cid:2) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) $(cid:27) (cid:3):! (cid:3)6! (cid:3);! %(cid:17)(cid:11)(cid:6)(cid:13)(cid:23)(cid:16)(cid:16)(cid:7) $(cid:2) (cid:3) 9 (cid:3)(cid:2)! 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29) ’(cid:3); (cid:7)(%) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29)(cid:2) "(cid:3) (cid:7)(%) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) (cid:28) "(cid:3) (cid:7)(%) -(cid:23)(cid:23)(cid:17)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) 2 (cid:3)’ (cid:3)7 (cid:3)6 -(cid:23)(cid:23)(cid:17)(cid:30)(cid:18)(cid:5)(cid:6)(cid:17) 2(cid:2) (cid:3);!(cid:7),(cid:29)- -(cid:23)(cid:23)(cid:17)(cid:7)$(cid:6)#(cid:12)(cid:14) (cid:2) = 9 6= 2(cid:14)(cid:11)(cid:13)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) (cid:24) (cid:3) 6 9 (cid:3)(cid:27)" 2(cid:14)(cid:11)(cid:13)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:22) (cid:3)(cid:27)(cid:27) 9 (cid:3)’ (cid:29)(cid:17)(cid:12)(cid:5)(cid:11)(cid:30) (cid:2)(cid:3) (cid:4)(cid:5)(cid:6)(cid:7)(cid:2)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:12)(cid:7)(cid:5)(cid:6)(cid:13)(cid:14)(cid:15)(cid:7)(cid:16)(cid:14)(cid:11)(cid:17)(cid:10)(cid:18)(cid:14)(cid:7)(cid:19)(cid:11)(cid:20)(cid:7)(cid:8)(cid:11)(cid:18)(cid:20)(cid:21)(cid:7)(cid:22)(cid:10)(cid:17)(cid:7)(cid:19)(cid:10)(cid:9)(cid:17)(cid:7)(cid:22)(cid:14)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:5)(cid:6)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:26)(cid:11)(cid:17)(cid:24)(cid:26)(cid:14)(cid:13)(cid:7)(cid:11)(cid:18)(cid:14)(cid:11)(cid:3) (cid:27)(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:28)(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:29)(cid:2)(cid:7)(cid:13)(cid:23)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:5)(cid:6)(cid:24)(cid:12)(cid:10)(cid:13)(cid:14)(cid:7)(cid:19)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:3)(cid:7)(cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:9)(cid:26)(cid:11)(cid:12)(cid:12)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:14)(cid:15)(cid:24)(cid:14)(cid:14)(cid:13)(cid:7) (cid:3)(cid:2)!(cid:7)(cid:19)(cid:19)(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)(cid:9)(cid:5)(cid:13)(cid:14)(cid:3) "(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:5)(cid:6)#(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:5)(cid:6)#(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)$%(cid:31)(cid:29)(cid:7)&(cid:2)’(cid:3)!(cid:31)(cid:3) (%)* ((cid:11)(cid:9)(cid:5)(cid:24)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:3)(cid:7)+(cid:26)(cid:14)(cid:23)(cid:18)(cid:14)(cid:17)(cid:5)(cid:24)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:14)(cid:15)(cid:11)(cid:24)(cid:17)(cid:7)(cid:8)(cid:11)(cid:12)(cid:10)(cid:14)(cid:7)(cid:9)(cid:26)(cid:23)(cid:25)(cid:6)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:9)(cid:3) ,(cid:29)-* ,(cid:14)(cid:16)(cid:14)(cid:18)(cid:14)(cid:6)(cid:24)(cid:14)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:21)(cid:7)(cid:10)(cid:9)(cid:10)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:21)(cid:7)(cid:16)(cid:23)(cid:18)(cid:7)(cid:5)(cid:6)(cid:16)(cid:23)(cid:18)(cid:19)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:30)(cid:10)(cid:18)(cid:30)(cid:23)(cid:9)(cid:14)(cid:9)(cid:7)(cid:23)(cid:6)(cid:12)(cid:20)(cid:3) (cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)+(cid:14)(cid:24)(cid:26)(cid:6)(cid:23)(cid:12)(cid:23)#(cid:20)(cid:28)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#) ’>(cid:2)(cid:2)(cid:2)( © 2007 Microchip Technology Inc. DS21807D-page 15

25XX160A/B (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:31)(cid:21)(cid:6)(cid:10)(cid:8) (cid:22)(cid:3)(cid:4)(cid:13)(cid:22)(cid:5)(cid:8)(cid:25)(cid:9)(cid:26)(cid:8)!(cid:8)"##(cid:8)(cid:19)(cid:13)(cid:10)(cid:8)$(cid:17)(cid:7)%(cid:8)(cid:27)(cid:9)(cid:31) (cid:9)(cid:28) (cid:29)(cid:17)(cid:12)(cid:5)(cid:30) -(cid:23)(cid:18)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:19)(cid:23)(cid:9)(cid:17)(cid:7)(cid:24)(cid:10)(cid:18)(cid:18)(cid:14)(cid:6)(cid:17)(cid:7)(cid:30)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)(cid:13)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#(cid:9)(cid:21)(cid:7)(cid:30)(cid:12)(cid:14)(cid:11)(cid:9)(cid:14)(cid:7)(cid:9)(cid:14)(cid:14)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)#(cid:7)%(cid:30)(cid:14)(cid:24)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:11)(cid:17)(cid:7) (cid:26)(cid:17)(cid:17)(cid:30)*//(cid:25)(cid:25)(cid:25)(cid:3)(cid:19)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:3)(cid:24)(cid:23)(cid:19)/(cid:30)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)# N NOTE1 E1 1 2 3 D E A A2 L A1 c e eB b1 b 0(cid:6)(cid:5)(cid:17)(cid:9) 13)8(cid:29)% (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:7)2(cid:5)(cid:19)(cid:5)(cid:17)(cid:9) (cid:31)13 34(cid:31) (cid:31)$5 3(cid:10)(cid:19)(cid:22)(cid:14)(cid:18)(cid:7)(cid:23)(cid:16)(cid:7)(cid:4)(cid:5)(cid:6)(cid:9) 3 6 (cid:4)(cid:5)(cid:17)(cid:24)(cid:26) (cid:14) (cid:3)(cid:2) (cid:7)(%) +(cid:23)(cid:30)(cid:7)(cid:17)(cid:23)(cid:7)%(cid:14)(cid:11)(cid:17)(cid:5)(cid:6)#(cid:7)(cid:4)(cid:12)(cid:11)(cid:6)(cid:14) $ 9 9 (cid:3)(cid:27)(cid:2) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) $(cid:27) (cid:3)(cid:2)(cid:2)! (cid:3)(cid:2)" (cid:3)(cid:2);! ((cid:11)(cid:9)(cid:14)(cid:7)(cid:17)(cid:23)(cid:7)%(cid:14)(cid:11)(cid:17)(cid:5)(cid:6)#(cid:7)(cid:4)(cid:12)(cid:11)(cid:6)(cid:14) $(cid:2) (cid:3) (cid:2)! 9 9 %(cid:26)(cid:23)(cid:10)(cid:12)(cid:13)(cid:14)(cid:18)(cid:7)(cid:17)(cid:23)(cid:7)%(cid:26)(cid:23)(cid:10)(cid:12)(cid:13)(cid:14)(cid:18)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29) (cid:3)(cid:27); (cid:3)"(cid:2) (cid:3)"(cid:27)! (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29)(cid:2) (cid:3)(cid:27)’ (cid:3)(cid:27)! (cid:3)(cid:27)6 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) (cid:28) (cid:3)"’6 (cid:3)"7! (cid:3)’ +(cid:5)(cid:30)(cid:7)(cid:17)(cid:23)(cid:7)%(cid:14)(cid:11)(cid:17)(cid:5)(cid:6)#(cid:7)(cid:4)(cid:12)(cid:11)(cid:6)(cid:14) 2 (cid:3)(cid:2)(cid:2)! (cid:3)(cid:2)" (cid:3)(cid:2)! 2(cid:14)(cid:11)(cid:13)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) (cid:24) (cid:3) 6 (cid:3) (cid:2) (cid:3) (cid:2)! 0(cid:30)(cid:30)(cid:14)(cid:18)(cid:7)2(cid:14)(cid:11)(cid:13)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:22)(cid:2) (cid:3) ’ (cid:3) 7 (cid:3) : 2(cid:23)(cid:25)(cid:14)(cid:18)(cid:7)2(cid:14)(cid:11)(cid:13)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:22) (cid:3) (cid:2)’ (cid:3) (cid:2)6 (cid:3) (cid:27)(cid:27) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7),(cid:23)(cid:25)(cid:7)%(cid:30)(cid:11)(cid:24)(cid:5)(cid:6)#(cid:7)(cid:7)? (cid:14)( 9 9 (cid:3)’" (cid:29)(cid:17)(cid:12)(cid:5)(cid:11)(cid:30) (cid:2)(cid:3) (cid:4)(cid:5)(cid:6)(cid:7)(cid:2)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:12)(cid:7)(cid:5)(cid:6)(cid:13)(cid:14)(cid:15)(cid:7)(cid:16)(cid:14)(cid:11)(cid:17)(cid:10)(cid:18)(cid:14)(cid:7)(cid:19)(cid:11)(cid:20)(cid:7)(cid:8)(cid:11)(cid:18)(cid:20)(cid:21)(cid:7)(cid:22)(cid:10)(cid:17)(cid:7)(cid:19)(cid:10)(cid:9)(cid:17)(cid:7)(cid:22)(cid:14)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:26)(cid:11)(cid:17)(cid:24)(cid:26)(cid:14)(cid:13)(cid:7)(cid:11)(cid:18)(cid:14)(cid:11)(cid:3) (cid:27)(cid:3) ?(cid:7)%(cid:5)#(cid:6)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:6)(cid:17)(cid:7))(cid:26)(cid:11)(cid:18)(cid:11)(cid:24)(cid:17)(cid:14)(cid:18)(cid:5)(cid:9)(cid:17)(cid:5)(cid:24)(cid:3) "(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:28)(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:29)(cid:2)(cid:7)(cid:13)(cid:23)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:5)(cid:6)(cid:24)(cid:12)(cid:10)(cid:13)(cid:14)(cid:7)(cid:19)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:3)(cid:7)(cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:9)(cid:26)(cid:11)(cid:12)(cid:12)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:14)(cid:15)(cid:24)(cid:14)(cid:14)(cid:13)(cid:7)(cid:3) (cid:2) @(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)(cid:9)(cid:5)(cid:13)(cid:14)(cid:3) ’(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:5)(cid:6)#(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:5)(cid:6)#(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)$%(cid:31)(cid:29)(cid:7)&(cid:2)’(cid:3)!(cid:31)(cid:3) (%)*(cid:7)((cid:11)(cid:9)(cid:5)(cid:24)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:3)(cid:7)+(cid:26)(cid:14)(cid:23)(cid:18)(cid:14)(cid:17)(cid:5)(cid:24)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:14)(cid:15)(cid:11)(cid:24)(cid:17)(cid:7)(cid:8)(cid:11)(cid:12)(cid:10)(cid:14)(cid:7)(cid:9)(cid:26)(cid:23)(cid:25)(cid:6)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:9)(cid:3) (cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)+(cid:14)(cid:24)(cid:26)(cid:6)(cid:23)(cid:12)(cid:23)#(cid:20)(cid:28)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#) ’> (cid:2)6( DS21807D-page 16 © 2007 Microchip Technology Inc.

25XX160A/B (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:18)(cid:19)(cid:6)(cid:10)(cid:10)(cid:8)(cid:20)(cid:21)(cid:12)(cid:10)(cid:13)(cid:22)(cid:5)(cid:8)(cid:25)(cid:18)(cid:29)(cid:26)(cid:8)!(cid:8)(cid:29)(cid:6)(cid:16)(cid:16)(cid:17)&’(cid:8)"()#(cid:8)(cid:19)(cid:19)(cid:8)$(cid:17)(cid:7)%(cid:8)(cid:27)(cid:18)(cid:20) *(cid:28) (cid:29)(cid:17)(cid:12)(cid:5)(cid:30) -(cid:23)(cid:18)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:19)(cid:23)(cid:9)(cid:17)(cid:7)(cid:24)(cid:10)(cid:18)(cid:18)(cid:14)(cid:6)(cid:17)(cid:7)(cid:30)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)(cid:13)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#(cid:9)(cid:21)(cid:7)(cid:30)(cid:12)(cid:14)(cid:11)(cid:9)(cid:14)(cid:7)(cid:9)(cid:14)(cid:14)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)#(cid:7)%(cid:30)(cid:14)(cid:24)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:11)(cid:17)(cid:7) (cid:26)(cid:17)(cid:17)(cid:30)*//(cid:25)(cid:25)(cid:25)(cid:3)(cid:19)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:3)(cid:24)(cid:23)(cid:19)/(cid:30)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)# D e N E E1 NOTE1 1 2 3 b h α h c A A2 φ A1 L L1 β 0(cid:6)(cid:5)(cid:17)(cid:9) (cid:31)1221(cid:31)(cid:29)+(cid:29),% (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:7)2(cid:5)(cid:19)(cid:5)(cid:17)(cid:9) (cid:31)13 34(cid:31) (cid:31)$5 3(cid:10)(cid:19)(cid:22)(cid:14)(cid:18)(cid:7)(cid:23)(cid:16)(cid:7)(cid:4)(cid:5)(cid:6)(cid:9) 3 6 (cid:4)(cid:5)(cid:17)(cid:24)(cid:26) (cid:14) (cid:2)(cid:3)(cid:27):(cid:7)(%) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)8(cid:14)(cid:5)#(cid:26)(cid:17) $ 9 9 (cid:2)(cid:3):! (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) $(cid:27) (cid:2)(cid:3)(cid:27)! 9 9 %(cid:17)(cid:11)(cid:6)(cid:13)(cid:23)(cid:16)(cid:16)(cid:7)(cid:7)? $(cid:2) (cid:3)(cid:2) 9 (cid:3)(cid:27)! 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29) 7(cid:3) (cid:7)(%) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29)(cid:2) "(cid:3); (cid:7)(%) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) (cid:28) ’(cid:3); (cid:7)(%) )(cid:26)(cid:11)(cid:19)(cid:16)(cid:14)(cid:18)(cid:7)A(cid:23)(cid:30)(cid:17)(cid:5)(cid:23)(cid:6)(cid:11)(cid:12)B (cid:26) (cid:3)(cid:27)! 9 (cid:3)! -(cid:23)(cid:23)(cid:17)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) 2 (cid:3)’ 9 (cid:2)(cid:3)(cid:27): -(cid:23)(cid:23)(cid:17)(cid:30)(cid:18)(cid:5)(cid:6)(cid:17) 2(cid:2) (cid:2)(cid:3) ’(cid:7),(cid:29)- -(cid:23)(cid:23)(cid:17)(cid:7)$(cid:6)#(cid:12)(cid:14) (cid:2) = 9 6= 2(cid:14)(cid:11)(cid:13)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) (cid:24) (cid:3)(cid:2): 9 (cid:3)(cid:27)! 2(cid:14)(cid:11)(cid:13)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:22) (cid:3)"(cid:2) 9 (cid:3)!(cid:2) (cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:28)(cid:18)(cid:11)(cid:16)(cid:17)(cid:7)$(cid:6)#(cid:12)(cid:14)(cid:7)+(cid:23)(cid:30) (cid:4) != 9 (cid:2)!= (cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:28)(cid:18)(cid:11)(cid:16)(cid:17)(cid:7)$(cid:6)#(cid:12)(cid:14)(cid:7)((cid:23)(cid:17)(cid:17)(cid:23)(cid:19) (cid:5) != 9 (cid:2)!= (cid:29)(cid:17)(cid:12)(cid:5)(cid:11)(cid:30) (cid:2)(cid:3) (cid:4)(cid:5)(cid:6)(cid:7)(cid:2)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:12)(cid:7)(cid:5)(cid:6)(cid:13)(cid:14)(cid:15)(cid:7)(cid:16)(cid:14)(cid:11)(cid:17)(cid:10)(cid:18)(cid:14)(cid:7)(cid:19)(cid:11)(cid:20)(cid:7)(cid:8)(cid:11)(cid:18)(cid:20)(cid:21)(cid:7)(cid:22)(cid:10)(cid:17)(cid:7)(cid:19)(cid:10)(cid:9)(cid:17)(cid:7)(cid:22)(cid:14)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:5)(cid:6)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:26)(cid:11)(cid:17)(cid:24)(cid:26)(cid:14)(cid:13)(cid:7)(cid:11)(cid:18)(cid:14)(cid:11)(cid:3) (cid:27)(cid:3) ?(cid:7)%(cid:5)#(cid:6)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:6)(cid:17)(cid:7))(cid:26)(cid:11)(cid:18)(cid:11)(cid:24)(cid:17)(cid:14)(cid:18)(cid:5)(cid:9)(cid:17)(cid:5)(cid:24)(cid:3) "(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:28)(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:29)(cid:2)(cid:7)(cid:13)(cid:23)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:5)(cid:6)(cid:24)(cid:12)(cid:10)(cid:13)(cid:14)(cid:7)(cid:19)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:3)(cid:7)(cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:9)(cid:26)(cid:11)(cid:12)(cid:12)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:14)(cid:15)(cid:24)(cid:14)(cid:14)(cid:13)(cid:7) (cid:3)(cid:2)!(cid:7)(cid:19)(cid:19)(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)(cid:9)(cid:5)(cid:13)(cid:14)(cid:3) ’(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:5)(cid:6)#(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:5)(cid:6)#(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)$%(cid:31)(cid:29)(cid:7)&(cid:2)’(cid:3)!(cid:31)(cid:3) (%)* ((cid:11)(cid:9)(cid:5)(cid:24)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:3)(cid:7)+(cid:26)(cid:14)(cid:23)(cid:18)(cid:14)(cid:17)(cid:5)(cid:24)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:14)(cid:15)(cid:11)(cid:24)(cid:17)(cid:7)(cid:8)(cid:11)(cid:12)(cid:10)(cid:14)(cid:7)(cid:9)(cid:26)(cid:23)(cid:25)(cid:6)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:9)(cid:3) ,(cid:29)-* ,(cid:14)(cid:16)(cid:14)(cid:18)(cid:14)(cid:6)(cid:24)(cid:14)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:21)(cid:7)(cid:10)(cid:9)(cid:10)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:21)(cid:7)(cid:16)(cid:23)(cid:18)(cid:7)(cid:5)(cid:6)(cid:16)(cid:23)(cid:18)(cid:19)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:30)(cid:10)(cid:18)(cid:30)(cid:23)(cid:9)(cid:14)(cid:9)(cid:7)(cid:23)(cid:6)(cid:12)(cid:20)(cid:3) (cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)+(cid:14)(cid:24)(cid:26)(cid:6)(cid:23)(cid:12)(cid:23)#(cid:20)(cid:28)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#) ’> !:( © 2007 Microchip Technology Inc. DS21807D-page 17

25XX160A/B (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)(cid:18)(cid:19)(cid:6)(cid:10)(cid:10)(cid:8)(cid:20)(cid:21)(cid:12)(cid:10)(cid:13)(cid:22)(cid:5)(cid:8)(cid:25)(cid:18)(cid:29)(cid:26)(cid:8)!(cid:8)(cid:29)(cid:6)(cid:16)(cid:16)(cid:17)&’(cid:8)"()#(cid:8)(cid:19)(cid:19)(cid:8)$(cid:17)(cid:7)%(cid:8)(cid:27)(cid:18)(cid:20) *(cid:28) (cid:29)(cid:17)(cid:12)(cid:5)(cid:30) -(cid:23)(cid:18)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:19)(cid:23)(cid:9)(cid:17)(cid:7)(cid:24)(cid:10)(cid:18)(cid:18)(cid:14)(cid:6)(cid:17)(cid:7)(cid:30)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)(cid:13)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#(cid:9)(cid:21)(cid:7)(cid:30)(cid:12)(cid:14)(cid:11)(cid:9)(cid:14)(cid:7)(cid:9)(cid:14)(cid:14)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)#(cid:7)%(cid:30)(cid:14)(cid:24)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:11)(cid:17)(cid:7) (cid:26)(cid:17)(cid:17)(cid:30)*//(cid:25)(cid:25)(cid:25)(cid:3)(cid:19)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:3)(cid:24)(cid:23)(cid:19)/(cid:30)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)# DS21807D-page 18 © 2007 Microchip Technology Inc.

25XX160A/B (cid:2)(cid:3)(cid:4)(cid:5)(cid:6)(cid:7)(cid:8)(cid:9)(cid:10)(cid:6)(cid:11)(cid:12)(cid:13)(cid:14)(cid:8)+,(cid:13)(cid:22)(cid:8)(cid:18),(cid:16)(cid:13)(cid:22)(cid:23)(cid:8)(cid:18)(cid:19)(cid:6)(cid:10)(cid:10)(cid:8)(cid:20)(cid:21)(cid:12)(cid:10)(cid:13)(cid:22)(cid:5)(cid:8)(cid:25)(cid:18)+(cid:26)(cid:8)!(cid:8)-(-(cid:8)(cid:19)(cid:19)(cid:8)$(cid:17)(cid:7)%(cid:8)(cid:27)+(cid:18)(cid:18)(cid:20)(cid:9)(cid:28) (cid:29)(cid:17)(cid:12)(cid:5)(cid:30) -(cid:23)(cid:18)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:19)(cid:23)(cid:9)(cid:17)(cid:7)(cid:24)(cid:10)(cid:18)(cid:18)(cid:14)(cid:6)(cid:17)(cid:7)(cid:30)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)(cid:13)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#(cid:9)(cid:21)(cid:7)(cid:30)(cid:12)(cid:14)(cid:11)(cid:9)(cid:14)(cid:7)(cid:9)(cid:14)(cid:14)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)#(cid:7)%(cid:30)(cid:14)(cid:24)(cid:5)(cid:16)(cid:5)(cid:24)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:11)(cid:17)(cid:7) (cid:26)(cid:17)(cid:17)(cid:30)*//(cid:25)(cid:25)(cid:25)(cid:3)(cid:19)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)(cid:3)(cid:24)(cid:23)(cid:19)/(cid:30)(cid:11)(cid:24).(cid:11)#(cid:5)(cid:6)# D N E E1 NOTE1 1 2 b e c A A2 φ A1 L1 L 0(cid:6)(cid:5)(cid:17)(cid:9) (cid:31)1221(cid:31)(cid:29)+(cid:29),% (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:7)2(cid:5)(cid:19)(cid:5)(cid:17)(cid:9) (cid:31)13 34(cid:31) (cid:31)$5 3(cid:10)(cid:19)(cid:22)(cid:14)(cid:18)(cid:7)(cid:23)(cid:16)(cid:7)(cid:4)(cid:5)(cid:6)(cid:9) 3 6 (cid:4)(cid:5)(cid:17)(cid:24)(cid:26) (cid:14) (cid:3)7!(cid:7)(%) 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)8(cid:14)(cid:5)#(cid:26)(cid:17) $ 9 9 (cid:2)(cid:3)(cid:27) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) $(cid:27) (cid:3)6 (cid:2)(cid:3) (cid:2)(cid:3) ! %(cid:17)(cid:11)(cid:6)(cid:13)(cid:23)(cid:16)(cid:16)(cid:7) $(cid:2) (cid:3) ! 9 (cid:3)(cid:2)! 4(cid:8)(cid:14)(cid:18)(cid:11)(cid:12)(cid:12)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29) 7(cid:3)’ (cid:7)(%) (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:29)(cid:2) ’(cid:3)" ’(cid:3)’ ’(cid:3)! (cid:31)(cid:23)(cid:12)(cid:13)(cid:14)(cid:13)(cid:7)(cid:4)(cid:11)(cid:24).(cid:11)#(cid:14)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) (cid:28) (cid:27)(cid:3); "(cid:3) "(cid:3)(cid:2) -(cid:23)(cid:23)(cid:17)(cid:7)2(cid:14)(cid:6)#(cid:17)(cid:26) 2 (cid:3)’! (cid:3)7 (cid:3):! -(cid:23)(cid:23)(cid:17)(cid:30)(cid:18)(cid:5)(cid:6)(cid:17) 2(cid:2) (cid:2)(cid:3) (cid:7),(cid:29)- -(cid:23)(cid:23)(cid:17)(cid:7)$(cid:6)#(cid:12)(cid:14) (cid:2) = 9 6= 2(cid:14)(cid:11)(cid:13)(cid:7)+(cid:26)(cid:5)(cid:24).(cid:6)(cid:14)(cid:9)(cid:9) (cid:24) (cid:3) ; 9 (cid:3)(cid:27) 2(cid:14)(cid:11)(cid:13)(cid:7)<(cid:5)(cid:13)(cid:17)(cid:26) (cid:22) (cid:3)(cid:2); 9 (cid:3)" (cid:29)(cid:17)(cid:12)(cid:5)(cid:11)(cid:30) (cid:2)(cid:3) (cid:4)(cid:5)(cid:6)(cid:7)(cid:2)(cid:7)(cid:8)(cid:5)(cid:9)(cid:10)(cid:11)(cid:12)(cid:7)(cid:5)(cid:6)(cid:13)(cid:14)(cid:15)(cid:7)(cid:16)(cid:14)(cid:11)(cid:17)(cid:10)(cid:18)(cid:14)(cid:7)(cid:19)(cid:11)(cid:20)(cid:7)(cid:8)(cid:11)(cid:18)(cid:20)(cid:21)(cid:7)(cid:22)(cid:10)(cid:17)(cid:7)(cid:19)(cid:10)(cid:9)(cid:17)(cid:7)(cid:22)(cid:14)(cid:7)(cid:12)(cid:23)(cid:24)(cid:11)(cid:17)(cid:14)(cid:13)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:5)(cid:6)(cid:7)(cid:17)(cid:26)(cid:14)(cid:7)(cid:26)(cid:11)(cid:17)(cid:24)(cid:26)(cid:14)(cid:13)(cid:7)(cid:11)(cid:18)(cid:14)(cid:11)(cid:3) (cid:27)(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:28)(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:29)(cid:2)(cid:7)(cid:13)(cid:23)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:5)(cid:6)(cid:24)(cid:12)(cid:10)(cid:13)(cid:14)(cid:7)(cid:19)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:3)(cid:7)(cid:31)(cid:23)(cid:12)(cid:13)(cid:7)(cid:16)(cid:12)(cid:11)(cid:9)(cid:26)(cid:7)(cid:23)(cid:18)(cid:7)(cid:30)(cid:18)(cid:23)(cid:17)(cid:18)(cid:10)(cid:9)(cid:5)(cid:23)(cid:6)(cid:9)(cid:7)(cid:9)(cid:26)(cid:11)(cid:12)(cid:12)(cid:7)(cid:6)(cid:23)(cid:17)(cid:7)(cid:14)(cid:15)(cid:24)(cid:14)(cid:14)(cid:13)(cid:7) (cid:3)(cid:2)!(cid:7)(cid:19)(cid:19)(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)(cid:9)(cid:5)(cid:13)(cid:14)(cid:3) "(cid:3) (cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:5)(cid:6)#(cid:7)(cid:11)(cid:6)(cid:13)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:5)(cid:6)#(cid:7)(cid:30)(cid:14)(cid:18)(cid:7)$%(cid:31)(cid:29)(cid:7)&(cid:2)’(cid:3)!(cid:31)(cid:3) (%)* ((cid:11)(cid:9)(cid:5)(cid:24)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:3)(cid:7)+(cid:26)(cid:14)(cid:23)(cid:18)(cid:14)(cid:17)(cid:5)(cid:24)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:14)(cid:15)(cid:11)(cid:24)(cid:17)(cid:7)(cid:8)(cid:11)(cid:12)(cid:10)(cid:14)(cid:7)(cid:9)(cid:26)(cid:23)(cid:25)(cid:6)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:9)(cid:3) ,(cid:29)-* ,(cid:14)(cid:16)(cid:14)(cid:18)(cid:14)(cid:6)(cid:24)(cid:14)(cid:7)(cid:28)(cid:5)(cid:19)(cid:14)(cid:6)(cid:9)(cid:5)(cid:23)(cid:6)(cid:21)(cid:7)(cid:10)(cid:9)(cid:10)(cid:11)(cid:12)(cid:12)(cid:20)(cid:7)(cid:25)(cid:5)(cid:17)(cid:26)(cid:23)(cid:10)(cid:17)(cid:7)(cid:17)(cid:23)(cid:12)(cid:14)(cid:18)(cid:11)(cid:6)(cid:24)(cid:14)(cid:21)(cid:7)(cid:16)(cid:23)(cid:18)(cid:7)(cid:5)(cid:6)(cid:16)(cid:23)(cid:18)(cid:19)(cid:11)(cid:17)(cid:5)(cid:23)(cid:6)(cid:7)(cid:30)(cid:10)(cid:18)(cid:30)(cid:23)(cid:9)(cid:14)(cid:9)(cid:7)(cid:23)(cid:6)(cid:12)(cid:20)(cid:3) (cid:31)(cid:5)(cid:24)(cid:18)(cid:23)(cid:24)(cid:26)(cid:5)(cid:30)+(cid:14)(cid:24)(cid:26)(cid:6)(cid:23)(cid:12)(cid:23)#(cid:20)(cid:28)(cid:18)(cid:11)(cid:25)(cid:5)(cid:6)#) ’> 67( © 2007 Microchip Technology Inc. DS21807D-page 19

25XX160A/B APPENDIX A: REVISION HISTORY Revision D (10/07) Added Pb-free to Features section; Section 1.0, revised Ambient Temp.; Replaced Package Drawings; Revised Product ID section. DS21807D-page 20 © 2007 Microchip Technology Inc.

25AA160A/B, 25LC160A/B THE MICROCHIP WEB SITE CUSTOMER SUPPORT Microchip provides online support via our WWW site at Users of Microchip products can receive assistance www.microchip.com. This web site is used as a means through several channels: to make files and information easily available to • Distributor or Representative customers. Accessible by using your favorite Internet • Local Sales Office browser, the web site contains the following • Field Application Engineer (FAE) information: • Technical Support • Product Support – Data sheets and errata, • Development Systems Information Line application notes and sample programs, design resources, user’s guides and hardware support Customers should contact their distributor, documents, latest software releases and archived representative or field application engineer (FAE) for software support. Local sales offices are also available to help • General Technical Support – Frequently Asked customers. A listing of sales offices and locations is Questions (FAQ), technical support requests, included in the back of this document. online discussion groups, Microchip consultant Technical support is available through the web site program member listing at: http://support.microchip.com • Business of Microchip – Product selector and ordering guides, latest Microchip press releases, listing of seminars and events, listings of Microchip sales offices, distributors and factory representatives CUSTOMER CHANGE NOTIFICATION SERVICE Microchip’s customer notification service helps keep customers current on Microchip products. Subscribers will receive e-mail notification whenever there are changes, updates, revisions or errata related to a specified product family or development tool of interest. To register, access the Microchip web site at www.microchip.com, click on Customer Change Notification and follow the registration instructions. © 2007 Microchip Technology Inc. DS21807D-page 21

25AA160A/B, 25LC160A/B READER RESPONSE It is our intention to provide you with the best documentation possible to ensure successful use of your Microchip prod- uct. If you wish to provide your comments on organization, clarity, subject matter, and ways in which our documentation can better serve you, please FAX your comments to the Technical Publications Manager at (480) 792-4150. Please list the following information, and use this outline to provide us with your comments about this document. To: Technical Publications Manager Total Pages Sent ________ RE: Reader Response From: Name Company Address City / State / ZIP / Country Telephone: (_______) _________ - _________ FAX: (______) _________ - _________ Application (optional): Would you like a reply? Y N Device: 25AA160A/B, 25LC160A/B Literature Number: DS21807D Questions: 1. What are the best features of this document? 2. How does this document meet your hardware and software development needs? 3. Do you find the organization of this document easy to follow? If not, why? 4. What additions to the document do you think would enhance the structure and subject? 5. What deletions from the document could be made without affecting the overall usefulness? 6. Is there any incorrect or misleading information (what and where)? 7. How would you improve this document? DS21807D-page 22 © 2007 Microchip Technology Inc.

25XX160A/B PRODUCT IDENTIFICATION SYSTEM To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office. PART NO. X – X /XX Examples: Device Tape & Reel Temp Range Package a) 25AA160A-I/MS = 16 Kbit, 16-byte page, 1.8V Serial EEPROM, Industrial temp., MSOP package b) 25AA160AT-I/SN = 16 Kbit, 16-byte page, 1.8V Serial EEPROM, Industrial temp., Tape & Reel, Device: 25AA160A 16 Kbit, 1.8V, 16 Byte Page SPI Serial EEPROM SOIC package 25AA160B 16 Kbit, 1.8V, 32 Byte Page SPI Serial EEPROM c) 25LC160BT-I/SN = 16 Kbit, 32-byte page, 2.5V 25LC160A 16 Kbit, 2.5V, 16 Byte Page SPI Serial EEPROM Serial EEPROM, Industrial temp., Tape & Reel, 25LC160B 16 Kbit, 2.5V, 32 Byte Page SPI Serial EEPROM SOIC package d) 25LC160BT-I/ST = 16 Kbit, 32-byte page, 2.5V Tape & Reel: Blank = Standard packaging Serial EEPROM, Industrial temp., Tape & Reel, T = Tape & Reel TSSOP package Temperature I = -40°C to+85°C Range: E = -40°C to+125°C Package: MS = Plastic MSOP (Micro Small Outline), 8-lead P = Plastic DIP (300 mil body), 8-lead SN = Plastic SOIC (3.90 mm body), 8-lead ST = TSSOP, 8-lead © 2007 Microchip Technology Inc. DS21807D-page 23

25XX160A/B NOTES: DS21807D-page 24 © 2007 Microchip Technology Inc.

Note the following details of the code protection feature on Microchip devices: • Microchip products meet the specification contained in their particular Microchip Data Sheet. • Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the intended manner and under normal conditions. • There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip’s Data Sheets. Most likely, the person doing so is engaged in theft of intellectual property. • Microchip is willing to work with the customer who is concerned about the integrity of their code. • Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not mean that we are guaranteeing the product as “unbreakable.” Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our products. Attempts to break Microchip’s code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act. Information contained in this publication regarding device Trademarks applications and the like is provided only for your convenience The Microchip name and logo, the Microchip logo, Accuron, and may be superseded by updates. It is your responsibility to dsPIC, KEELOQ, KEELOQ logo, microID, MPLAB, PIC, ensure that your application meets with your specifications. PICmicro, PICSTART, PROMATE, rfPIC and SmartShunt are MICROCHIP MAKES NO REPRESENTATIONS OR registered trademarks of Microchip Technology Incorporated WARRANTIES OF ANY KIND WHETHER EXPRESS OR in the U.S.A. and other countries. IMPLIED, WRITTEN OR ORAL, STATUTORY OR OTHERWISE, RELATED TO THE INFORMATION, AmpLab, FilterLab, Linear Active Thermistor, Migratable INCLUDING BUT NOT LIMITED TO ITS CONDITION, Memory, MXDEV, MXLAB, SEEVAL, SmartSensor and The QUALITY, PERFORMANCE, MERCHANTABILITY OR Embedded Control Solutions Company are registered FITNESS FOR PURPOSE. Microchip disclaims all liability trademarks of Microchip Technology Incorporated in the arising from this information and its use. Use of Microchip U.S.A. devices in life support and/or safety applications is entirely at Analog-for-the-Digital Age, Application Maestro, CodeGuard, the buyer’s risk, and the buyer agrees to defend, indemnify and dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN, hold harmless Microchip from any and all damages, claims, ECONOMONITOR, FanSense, FlexROM, fuzzyLAB, suits, or expenses resulting from such use. No licenses are In-Circuit Serial Programming, ICSP, ICEPIC, Mindi, MiWi, conveyed, implicitly or otherwise, under any Microchip MPASM, MPLAB Certified logo, MPLIB, MPLINK, PICkit, intellectual property rights. PICDEM, PICDEM.net, PICLAB, PICtail, PowerCal, PowerInfo, PowerMate, PowerTool, REAL ICE, rfLAB, Select Mode, Smart Serial, SmartTel, Total Endurance, UNI/O, WiperLock and ZENA are trademarks of Microchip Technology Incorporated in the U.S.A. and other countries. SQTP is a service mark of Microchip Technology Incorporated in the U.S.A. All other trademarks mentioned herein are property of their respective companies. © 2007, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. Printed on recycled paper. Microchip received ISO/TS-16949:2002 certification for its worldwide headquarters, design and wafer fabrication facilities in Chandler and Tempe, Arizona; Gresham, Oregon and design centers in California and India. The Company’s quality system processes and procedures are for its PIC® MCUs and dsPIC® DSCs, KEELOQ® code hopping devices, Serial EEPROMs, microperipherals, nonvolatile memory and analog products. In addition, Microchip’s quality system for the design and manufacture of development systems is ISO 9001:2000 certified. © 2007 Microchip Technology Inc. DS21807D-page 25

WORLDWIDE SALES AND SERVICE AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE Corporate Office Asia Pacific Office India - Bangalore Austria - Wels 2355 West Chandler Blvd. Suites 3707-14, 37th Floor Tel: 91-80-4182-8400 Tel: 43-7242-2244-39 Chandler, AZ 85224-6199 Tower 6, The Gateway Fax: 91-80-4182-8422 Fax: 43-7242-2244-393 Tel: 480-792-7200 Harbour City, Kowloon India - New Delhi Denmark - Copenhagen Fax: 480-792-7277 Hong Kong Tel: 91-11-4160-8631 Tel: 45-4450-2828 Technical Support: Tel: 852-2401-1200 Fax: 91-11-4160-8632 Fax: 45-4485-2829 http://support.microchip.com Web Address: Fax: 852-2401-3431 India - Pune France - Paris www.microchip.com Australia - Sydney Tel: 91-20-2566-1512 Tel: 33-1-69-53-63-20 Tel: 61-2-9868-6733 Fax: 91-20-2566-1513 Fax: 33-1-69-30-90-79 ADtullaunthta, GA Fax: 61-2-9868-6755 Japan - Yokohama Germany - Munich Tel: 678-957-9614 China - Beijing Tel: 81-45-471- 6166 Tel: 49-89-627-144-0 Tel: 86-10-8528-2100 Fax: 49-89-627-144-44 Fax: 678-957-1455 Fax: 81-45-471-6122 Fax: 86-10-8528-2104 Italy - Milan Boston Korea - Daegu Westborough, MA China - Chengdu Tel: 82-53-744-4301 Tel: 39-0331-742611 Tel: 774-760-0087 Tel: 86-28-8665-5511 Fax: 82-53-744-4302 Fax: 39-0331-466781 Fax: 774-760-0088 Fax: 86-28-8665-7889 Korea - Seoul Netherlands - Drunen Chicago China - Fuzhou Tel: 82-2-554-7200 Tel: 31-416-690399 Itasca, IL Tel: 86-591-8750-3506 Fax: 82-2-558-5932 or Fax: 31-416-690340 Tel: 630-285-0071 Fax: 86-591-8750-3521 82-2-558-5934 Spain - Madrid Fax: 630-285-0075 China - Hong Kong SAR Malaysia - Kuala Lumpur Tel: 34-91-708-08-90 Dallas Tel: 852-2401-1200 Tel: 60-3-6201-9857 Fax: 34-91-708-08-91 Addison, TX Fax: 852-2401-3431 Fax: 60-3-6201-9859 UK - Wokingham Tel: 972-818-7423 China - Nanjing Malaysia - Penang Tel: 44-118-921-5869 Fax: 972-818-2924 Tel: 86-25-8473-2460 Tel: 60-4-646-8870 Fax: 44-118-921-5820 Detroit Fax: 86-25-8473-2470 Fax: 60-4-646-5086 Farmington Hills, MI China - Qingdao Philippines - Manila Tel: 248-538-2250 Tel: 86-532-8502-7355 Tel: 63-2-634-9065 Fax: 248-538-2260 Fax: 86-532-8502-7205 Fax: 63-2-634-9069 Kokomo China - Shanghai Singapore Kokomo, IN Tel: 86-21-5407-5533 Tel: 65-6334-8870 Tel: 765-864-8360 Fax: 86-21-5407-5066 Fax: 65-6334-8850 Fax: 765-864-8387 China - Shenyang Taiwan - Hsin Chu Los Angeles Tel: 86-24-2334-2829 Tel: 886-3-572-9526 Mission Viejo, CA Fax: 86-24-2334-2393 Fax: 886-3-572-6459 Tel: 949-462-9523 Fax: 949-462-9608 China - Shenzhen Taiwan - Kaohsiung Tel: 86-755-8203-2660 Tel: 886-7-536-4818 Santa Clara Fax: 86-755-8203-1760 Fax: 886-7-536-4803 Santa Clara, CA China - Shunde Taiwan - Taipei Tel: 408-961-6444 Tel: 86-757-2839-5507 Tel: 886-2-2500-6610 Fax: 408-961-6445 Fax: 86-757-2839-5571 Fax: 886-2-2508-0102 Toronto China - Wuhan Thailand - Bangkok Mississauga, Ontario, Tel: 86-27-5980-5300 Tel: 66-2-694-1351 Canada Fax: 86-27-5980-5118 Fax: 66-2-694-1350 Tel: 905-673-0699 Fax: 905-673-6509 China - Xian Tel: 86-29-8833-7252 Fax: 86-29-8833-7256 09/10/07 DS21807D-page 26 © 2007 Microchip Technology Inc.